KR100452694B1 - Plasma display panel - Google Patents

Plasma display panel Download PDF

Info

Publication number
KR100452694B1
KR100452694B1 KR10-2002-0001441A KR20020001441A KR100452694B1 KR 100452694 B1 KR100452694 B1 KR 100452694B1 KR 20020001441 A KR20020001441 A KR 20020001441A KR 100452694 B1 KR100452694 B1 KR 100452694B1
Authority
KR
South Korea
Prior art keywords
electrode
electrodes
discharge
cutouts
display panel
Prior art date
Application number
KR10-2002-0001441A
Other languages
Korean (ko)
Other versions
KR20030061078A (en
Inventor
박헌건
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR10-2002-0001441A priority Critical patent/KR100452694B1/en
Priority to US10/338,755 priority patent/US6940224B2/en
Publication of KR20030061078A publication Critical patent/KR20030061078A/en
Application granted granted Critical
Publication of KR100452694B1 publication Critical patent/KR100452694B1/en

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20Constructional details
    • H01J11/22Electrodes, e.g. special shape, material or configuration
    • H01J11/24Sustain electrodes or scan electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20Constructional details
    • H01J11/22Electrodes, e.g. special shape, material or configuration
    • H01J11/32Disposition of the electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20Constructional details
    • H01J11/34Vessels, containers or parts thereof, e.g. substrates
    • H01J11/42Fluorescent layers

Abstract

본 발명은 방전의 균일성을 향상시킬 수 있도록 한 플라즈마 디스플레이 패널에 관한 것이다.The present invention relates to a plasma display panel capable of improving the uniformity of discharge.

본 발명의 플라즈마 디스플레이 패널은 투명전극으로 이루어진 다수의 제 1 및 제 2전극과; 상기 제 1 및 제 2전극의 일측에 상기 제 1 및 제 2전극과 나란하게 형성되는 버스전극들과; 상기 제 1 및 제 2전극상에 다수 형성되는 절결부를 구비하며; 상기 절결부의 간격은 상기 픽셀의 1/n(n은 양의 정수)로 설정된다.The plasma display panel of the present invention comprises: a plurality of first and second electrodes made of transparent electrodes; Bus electrodes formed on one side of the first and second electrodes in parallel with the first and second electrodes; A plurality of cutouts formed on the first and second electrodes; The spacing of the cutouts is set to 1 / n (n is a positive integer) of the pixel.

Description

플라즈마 디스플레이 패널{PLASMA DISPLAY PANEL}Plasma Display Panel {PLASMA DISPLAY PANEL}

본 발명은 플라즈마 디스플레이 패널에 관한 것으로 특히, 방전의 균일성을 향상시킬 수 있도록 한 플라즈마 디스플레이 패널에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a plasma display panel, and more particularly, to a plasma display panel capable of improving the uniformity of discharge.

최근, 음극선관(Cathode Ray Tube)의 단점인 무게와 부피를 줄일 수 있는 각종 평판 표시장치들이 개발되고 있다. 이러한 평판표시장치는 액정표시장치(Liquid Crystal Display : LCD), 전계 방출 표시장치(Field Emission Display : FED), 플라즈마 디스플레이 패널(Plasma Display Panel : PDP) 및 일렉트로 루미네센스(Electro-Luminescence : EL) 표시장치 등이 있다.Recently, various flat panel displays have been developed to reduce weight and volume, which are disadvantages of cathode ray tubes. Such flat panel displays include Liquid Crystal Display (LCD), Field Emission Display (FED), Plasma Display Panel (PDP), and Electro-Luminescence (EL). And display devices.

이중 PDP는 기체방전을 이용한 표시소자로서 대형패널의 제작이 용이하다는 장점이 있다. PDP로는 도 1에 도시된 바와 같이 3전극을 구비하고 교류전압에 의해 구동되는 3전극 교류 면방전형 PDP가 대표적이다.PDP is a display device using a gas discharge has the advantage that it is easy to manufacture a large panel. As a PDP, a three-electrode AC surface discharge type PDP having three electrodes and driven by an alternating voltage is typical.

도 1을 참조하면, 3전극 교류 면방전형 PDP의 방전셀은 상부기판(10) 상에 형성되어진 제 1전극(12Y) 및 제 2전극(12Z)과, 하부기판(18) 상에 형성되어진 어드레스전극(20X)을 구비한다.Referring to FIG. 1, a discharge cell of a three-electrode AC surface discharge type PDP has a first electrode 12Y and a second electrode 12Z formed on the upper substrate 10, and an address formed on the lower substrate 18. An electrode 20X is provided.

제 1 및 제 2전극(12Y,12Z)은 방전셀로부터 공급되는 빛을 투과하기 위하여 투명물질로 형성된다. 제 1전극(12Y)과 제 2전극(12Z)의 배면에는 금속물질로 형성된 버스전극(13Y,13Z)이 제 1 및 제 2전극(12Y,12Z)과 나란하게 형성된다. 이와 같은 버스전극(13Y,13Z)은 높은 저항값을 가지는 제 1 및 제 2전극(12Y,12Z)에 구동신호를 공급하기 위하여 이용된다.The first and second electrodes 12Y and 12Z are made of a transparent material to transmit light supplied from the discharge cells. Bus electrodes 13Y and 13Z formed of a metal material are formed on the rear surfaces of the first electrode 12Y and the second electrode 12Z to be parallel to the first and second electrodes 12Y and 12Z. The bus electrodes 13Y and 13Z are used to supply driving signals to the first and second electrodes 12Y and 12Z having high resistance values.

제 1전극(12Y)과 제 2전극(12Z)이 나란하게 형성된 상부기판(10)에는 상부 유전층(14)과 보호막(16)이 적층된다. 상부 유전층(14)에는 플라즈마 방전시 발생된 벽전하가 축적된다. 보호막(16)은 플라즈마 방전시 발생된 스퍼터링에 의한 상부 유전층(14)의 손상을 방지함과 아울러 2차 전자의 방출 효율을 높이게 된다. 보호막(16)으로는 통상 산화마그네슘(MgO)이 이용된다.The upper dielectric layer 14 and the passivation layer 16 are stacked on the upper substrate 10 having the first electrode 12Y and the second electrode 12Z side by side. Wall charges generated during plasma discharge are accumulated in the upper dielectric layer 14. The protective layer 16 prevents damage to the upper dielectric layer 14 due to sputtering generated during plasma discharge, and increases emission efficiency of secondary electrons. As the protective film 16, magnesium oxide (MgO) is usually used.

어드레스전극(20X)이 형성된 하부기판(18) 상에는 하부 유전층(22) 및 격벽(24)이 형성되며, 하부 유전층(22)과 격벽(24) 표면에는 형광체(26)가 도포된다. 어드레스전극(20X)은 제 1전극(12Y) 및 제 2전극(12Z)과 교차되는 방향으로 형성된다. 격벽(24)은 어드레스전극(20X)과 나란하게 형성되어 방전에 의해 생성된 자외선 및 가시광이 인접한 방전셀에 누설되는 것을 방지한다.The lower dielectric layer 22 and the partition wall 24 are formed on the lower substrate 18 on which the address electrode 20X is formed, and the phosphor 26 is coated on the surfaces of the lower dielectric layer 22 and the partition wall 24. The address electrode 20X is formed in the direction crossing the first electrode 12Y and the second electrode 12Z. The partition wall 24 is formed in parallel with the address electrode 20X to prevent ultraviolet rays and visible light generated by the discharge from leaking to the adjacent discharge cells.

형광체(26)는 플라즈마 방전시 발생된 자외선에 의해 여기되어 적색, 녹색 또는 청색 중 어느 하나의 가시광선을 발생하게 된다. 상/하판과 격벽 사이에 마련된 방전공간에는 가스방전을 위해 He+Ne, He+Xe 또는 He+Ne+Xe 등의 불활성 가스가 주입된다.The phosphor 26 is excited by ultraviolet rays generated during plasma discharge to generate visible light of any one of red, green, and blue. An inert gas such as He + Ne, He + Xe or He + Ne + Xe is injected into the discharge space provided between the upper and lower plates and the partition wall.

이와 같은 종래의 PDP에서 제 1전극(12Y) 및 제 2전극(12Z)은 도 2와 같이방전셀들(1) 각각에서 서로 대향되도록 설치된다. 제 1전극(12Y)에는 리셋펄스, 스캔펄스 및 제 1서스테인펄스가 공급된다. 제 2전극(12Y)에는 제 2서스테인펄스가 공급된다.In the conventional PDP, the first electrode 12Y and the second electrode 12Z are installed to face each other in each of the discharge cells 1 as shown in FIG. 2. The reset pulse, the scan pulse and the first sustain pulse are supplied to the first electrode 12Y. The second sustain pulse is supplied to the second electrode 12Y.

제 1전극(12Y)에 리셋펄스가 공급될 때 방전셀들이 초기화된다. 제 1전극(12Y)에 스캔펄스가 공급될 때 어드레스전극(20X)에는 스캔펄스에 동기되는 데이터펄스가 공급된다. 이때, 스캔펄스 및 데이터펄스가 공급된 방전셀들에서는 어드레스 방전이 일어난다.The discharge cells are initialized when the reset pulse is supplied to the first electrode 12Y. When scan pulses are supplied to the first electrode 12Y, data pulses synchronized with the scan pulses are supplied to the address electrode 20X. At this time, address discharge occurs in the discharge cells supplied with the scan pulse and the data pulse.

방전셀들에서 어드레스 방전이 발생된 후 제 1전극(12Y) 및 제 2전극(12Z)에 교번적으로 제 1 및 제 2서스테인펄스가 공급된다. 제 1전극(12Y) 및 제 2전극(12Z)에 제 1 및 제 2서스테인펄스가 공급되면 어드레스 방전이 일어난 방전셀들에서 서스테인 방전이 일어난다. 이와 같은 서스테인 방전은 계조값에 따라 방전시간이 결정되고, 이에 따라 계조값에 따른 화상이 표시된다.After the address discharge is generated in the discharge cells, the first and second sustain pulses are alternately supplied to the first electrode 12Y and the second electrode 12Z. When the first and second sustain pulses are supplied to the first electrode 12Y and the second electrode 12Z, the sustain discharge occurs in the discharge cells in which the address discharge has occurred. In this sustain discharge, the discharge time is determined according to the gray scale value, so that an image corresponding to the gray scale value is displayed.

한편, 종래의 제 1전극(12Y) 및 제 2전극(12Z)은 방전셀들에서 넓은 면적을 가지고 서로 대향되게 형성된다. 이와 같이, 제 1전극(12Y) 및 제 2전극(12Z)이 넓은 면적을 가지면 많은 전력이 소비되고, 이에 따라 PDP의 방전효율이 저하된다.Meanwhile, the conventional first electrode 12Y and the second electrode 12Z are formed to face each other with a large area in the discharge cells. As described above, when the first electrode 12Y and the second electrode 12Z have a large area, a large amount of power is consumed, thereby lowering the discharge efficiency of the PDP.

이와같은 단점을 극복하기 위하여 도 3과 같은 "T"자형 전극구조가 제안되었다.In order to overcome this disadvantage, the "T" shaped electrode structure as shown in FIG. 3 has been proposed.

도 3을 참조하면, 종래의 다른실시예에 의한 PDP는 어드레스전극(32X)과, 어드레스전극과 교차되는 방향으로 설치되는 제 1 및 제 2버스전극(31Y,31Z)과, 제 1버스전극(31Y)으로부터 신장되는 제 1전극(30Y)과, 제 2버스전극(31Z)으로부터 신장되는 제 2전극(30Z)을 구비한다.Referring to FIG. 3, a PDP according to another exemplary embodiment of the present invention may include an address electrode 32X, first and second bus electrodes 31Y and 31Z provided in a direction crossing the address electrode, and a first bus electrode ( A first electrode 30Y extending from 31Y and a second electrode 30Z extending from the second bus electrode 31Z are provided.

제 1전극(30Y)은 제 1버스전극(31Y)으로부터 "T"자형으로 신장된다. 제 2전극(30Z)은 제 2버스전극(31Z)으로부터 "T"자형으로 신장된다. 이와 같이 제 1 및 제 2전극(30Y,30Z)이 "T"자형으로 형성되면 전극의 길이를 충분히 길게 유지하면서도 총 면적을 줄일 수 있다. 따라서, 제 1 및 제 2전극(30Y,30Z)의 면적이 줄어드는 만큼 소비전력이 감소하고, 이에 따라 방전효율이 향상된다. 실례도, "T"자형 전극구조가 설치된 PDP는 도 1에 도시된 PDP에 비해 약 15% 정도의 발광효율이 향상된다.The first electrode 30Y extends from the first bus electrode 31Y in a "T" shape. The second electrode 30Z extends from the second bus electrode 31Z in a "T" shape. As such, when the first and second electrodes 30Y and 30Z are formed in a “T” shape, the total area may be reduced while keeping the length of the electrode sufficiently long. Therefore, power consumption is reduced as the area of the first and second electrodes 30Y and 30Z is reduced, thereby improving the discharge efficiency. For example, the PDP in which the "T" -shaped electrode structure is installed improves luminous efficiency by about 15% compared to the PDP shown in FIG.

이와 같은 "T"자형 전극을 구비한 종래의 PDP는 제 1 및 제 2전극(30Y,30Z)이 격벽(24) 사이에 정확히 얼라인되어야 한다. 하지만, PDP의 상/하부기판(10,18)의 합착과정에서 수 마이크로 미터(㎛)에서 수십 마이크로 미터(㎛) 정도의 움직임이 발생된다. 이와 같이 상부기판(10) 및/또는 하부기판(18)이 합착과정에서 움직이게 되면 제 1 및 제 2전극(30Y,30Z)은 도 4와 같이 방전셀의 중심부에 설치되지 못한다.In a conventional PDP having such a “T” -shaped electrode, the first and second electrodes 30Y and 30Z must be exactly aligned between the partition walls 24. However, a movement of several micrometers (μm) to several tens of micrometers (μm) occurs during the bonding process of the upper and lower substrates 10 and 18 of the PDP. As such, when the upper substrate 10 and / or the lower substrate 18 move in the bonding process, the first and second electrodes 30Y and 30Z may not be installed at the center of the discharge cell as shown in FIG. 4.

이와 같이 "T"자 형의 제 1 및 제 2전극(30Y,30Z)이 방전셀에 중심부에 설치되지 못하면 셀 마다 방전이 불균일하게 발생된다. 또한, 정상적인 어드레스 및 서스테인 방전이 발생되지 못한다. 아울러, 방전전압 특성의 변화를 초래하고, 결국 화질에 악영향을 끼치게 된다.As described above, when the “T” shaped first and second electrodes 30Y and 30Z are not installed at the center of the discharge cell, discharge is unevenly generated for each cell. In addition, normal address and sustain discharges do not occur. In addition, a change in discharge voltage characteristics is caused, which in turn adversely affects image quality.

이와 같은 단점을 극복하기 위하여 도 5와 같은 PDP가 제안되었다.In order to overcome this disadvantage, the PDP as shown in FIG. 5 has been proposed.

도 5를 참조하면, 종래의 또 다른 실시예에 의한 PDP는 투명전극으로 형성된제 1 및 제 2전극(40Y,40Z) 상에 적어도 2개 이상의 절결부(42)가 형성된다. 절결부(42)는 투명전극 상에서 일정간격으로 배치됨과 아울러 버스전극들(41Y,41Z)과 중첩되지 않도록 형성된다.Referring to FIG. 5, in the PDP according to another exemplary embodiment, at least two cutouts 42 are formed on the first and second electrodes 40Y and 40Z formed of transparent electrodes. The cutouts 42 are disposed at regular intervals on the transparent electrode and are formed so as not to overlap the bus electrodes 41Y and 41Z.

이와 같은 종래의 또 다른 실시예에 의한 PDP는 방전셀의 중심부에 "T"형 전극이 위치되어야 하는 도 3과 같은 PDP에 비해 얼라인이 용이한 장점이 있다. 다시 말하여, 본 발명의 제 1 및 제 2전극(40Y,40Z)은 절결부(42)의 위치에 무관하게 설치될 수 있다. 아울러, 절결부(42)가 형성된 면적만큼 소비전력이 감소하고, 이에 따라 방전효율이 향상된다.The PDP according to another exemplary embodiment as described above has an advantage of being easier to align than the PDP as shown in FIG. In other words, the first and second electrodes 40Y and 40Z of the present invention may be installed regardless of the position of the cutout 42. In addition, the power consumption is reduced by the area where the cutout portion 42 is formed, thereby improving the discharge efficiency.

하지만, 종래의 또 다른 실시예에 의한 제 1 및 제 2전극(40Y,40Z)이 PDP에 설치될 때 셀들에서 제 1 및 제 2전극(40Y,40Z)과 어드레스 전극(44X)이 중첩되는 면적이 상이하게 된다. 다시 말하여, 도 6과 같이 절결부(42)는 각각의 방전셀들에서 100% 내지 수%의 범위에서 어드레스전극(44X)과 중첩된다. 또한, 절결부(42)는 어드레스전극(44X)과 중첩되지 않을 수 있다.However, when the first and second electrodes 40Y and 40Z according to another exemplary embodiment are installed in the PDP, the areas where the first and second electrodes 40Y and 40Z and the address electrode 44X overlap in the cells are provided. This will be different. In other words, as shown in FIG. 6, the cutout 42 overlaps the address electrode 44X in the range of 100% to several% in each of the discharge cells. In addition, the cutout 42 may not overlap the address electrode 44X.

이와 같이 방전셀들 각각에서 어드레스전극(44X)과 절결부(42)과 중첩되는 면적이 상이하게 되면 어드레스방전이 불균일하게 된다.As such, when the areas overlapping the address electrodes 44X and the cutouts 42 are different in each of the discharge cells, the address discharge becomes uneven.

따라서, 본 발명의 목적은 방전의 균일성을 향상시킬 수 있도록 한 플라즈마 디스플레이 패널을 제공하는데 있다.Accordingly, it is an object of the present invention to provide a plasma display panel capable of improving the uniformity of discharge.

도 1은 종래의 3전극 교류 면방전형 플라즈마 디스플레이 패널을 나타내는 사시도.1 is a perspective view showing a conventional three-electrode AC surface discharge type plasma display panel.

도 2는 도 1에 도시된 플라즈마 디스플레이 패널의 전극구조를 나타내는 도면.FIG. 2 is a view showing an electrode structure of the plasma display panel shown in FIG.

도 3 및 도 4는 종래의 다른 실시예에 의한 플라즈마 디스플레이 패널을 나타내는 도면.3 and 4 illustrate a plasma display panel according to another conventional embodiment.

도 5 및 도 6은 종래의 또 다른 실시예에 의한 플라즈마 디스플레이 패널을 나타내는 도면.5 and 6 illustrate a plasma display panel according to another conventional embodiment.

도 7 및 도 8은 본 발명의 실시예에 의한 플라즈마 디스플레이 패널을 나타내는 도면.7 and 8 illustrate a plasma display panel according to an embodiment of the present invention.

< 도면의 주요 부분에 대한 부호의 설명 ><Description of Symbols for Main Parts of Drawings>

10 : 상부기판 12Y,30Y,40Y,50Y : 제 1전극10: upper substrate 12Y, 30Y, 40Y, 50Y: first electrode

12Z,30Z,40Z : 제 2전극 13Y,13Z,31Y,31Z,41Y,41Z,51Y : 버스전극12Z, 30Z, 40Z: Second electrode 13Y, 13Z, 31Y, 31Z, 41Y, 41Z, 51Y: Bus electrode

14,22 : 유전체층 16 : 보호막14,22 dielectric layer 16: protective film

18 : 하부기판 20X,32X,44X,54X : 어드레스전극18: lower substrate 20X, 32X, 44X, 54X: address electrode

24,52 : 격벽 26 : 형광체층24, 52: bulkhead 26: phosphor layer

42,56 : 절결부42,56: notch

상기 목적을 달성하기 위하여 본 발명의 플라즈마 디스플레이 패널은 투명전극으로 이루어진 다수의 제 1 및 제 2전극과; 상기 제 1 및 제 2전극의 일측에 상기 제 1 및 제 2전극과 나란하게 형성되는 버스전극들과; 상기 제 1 및 제 2전극상에 다수 형성되는 절결부를 구비하며; 상기 절결부의 간격은 상기 픽셀의 1/n(n은 양의 정수)로 설정된다.In order to achieve the above object, the plasma display panel of the present invention includes a plurality of first and second electrodes made of transparent electrodes; Bus electrodes formed on one side of the first and second electrodes in parallel with the first and second electrodes; A plurality of cutouts formed on the first and second electrodes; The spacing of the cutouts is set to 1 / n (n is a positive integer) of the pixel.

상기 절결부들은 버스전극과 중첩되지 않도록 배치된다.The cutouts are disposed not to overlap with the bus electrode.

본 발명의 플라즈마 디스플레이 패널은 투명전극으로 이루어진 다수의 제 1 및 제 2전극과; 상기 제 1 및 제 2전극의 일측에 상기 제 1 및 제 2전극과 나란하게 형성되는 버스전극들과; 상기 제 1 및 제 2전극상에 다수 형성되는 절결부를 구비하며; 상기 절결부의 간격이 상기 서브픽셀의 1/n(n은 양의 정수)로 설정된다.The plasma display panel of the present invention comprises: a plurality of first and second electrodes made of transparent electrodes; Bus electrodes formed on one side of the first and second electrodes in parallel with the first and second electrodes; A plurality of cutouts formed on the first and second electrodes; The spacing of the cutouts is set to 1 / n (n is a positive integer) of the subpixels.

상기 절결부들은 버스전극과 중첩되지 않도록 배치된다.The cutouts are disposed not to overlap with the bus electrode.

상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.Other objects and features of the present invention in addition to the above objects will become apparent from the description of the embodiments with reference to the accompanying drawings.

이하 도 7 내지 도 8을 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described with reference to FIGS. 7 to 8.

도 7은 본 발명의 실시예에 의한 플라즈마 디스플레이 패널을 나타내는 도면이다. 도 7에 도시된 PDP는 적색, 녹색 및 청색의 형광체에 무관하게 서브픽셀의 크기가 동일하다고 가정한다.7 is a diagram illustrating a plasma display panel according to an embodiment of the present invention. The PDP shown in FIG. 7 assumes that the sizes of the subpixels are the same regardless of the red, green, and blue phosphors.

도 7을 참조하면, 본 발명의 실시예에 의한 PDP는 제 1전극(50Y)과, 제 1전극(50Y)의 일측단에 형성되어 제 1전극(50Y)에 구동펄스를 공급하기 위한 버스전극(51Y)과, 제 1전극(50Y)과 교차되는 방향으로 형성되는 어드레스전극(54X)과, 어드레스전극(54X)과 나란하게 형성되어 방전에 의해 생성된 자외선 및 가시광이 인접된 방전셀에 누설되는 것을 방지하는 격벽(52)을 구비한다.Referring to FIG. 7, a PDP according to an embodiment of the present invention is formed at one end of the first electrode 50Y and the first electrode 50Y to supply a driving pulse to the first electrode 50Y. (51Y), the address electrode (54X) formed in the direction crossing the first electrode (50Y) and the address electrode (54X) formed side by side, ultraviolet rays and visible light generated by the discharge leak to the adjacent discharge cells It is provided with a partition wall 52 which prevents it from becoming.

도 7의 도면에는 제 1전극(50Y)만이 도시되었지만, 실제로 방전셀에는 제 1전극(50Y)과 대향됨과 아울러 동일한 형태로 도시되지 않는 제 2전극이 형성된다.Although only the first electrode 50Y is shown in the drawing of FIG. 7, the discharge cell is actually formed with a second electrode facing the first electrode 50Y and not shown in the same form.

본 발명의 실시예에 의한 제 1전극(50Y)에는 다수의 절결부(56)가 형성된다. 이와 같이 제 1전극(50Y)에 다수의 절결부(56)가 형성되므로써 절결부(56)가 형성된 면적만큼 소비전력이 감소하고, 이에 따라 방전효율이 향상된다.A plurality of cutouts 56 are formed in the first electrode 50Y according to the embodiment of the present invention. As described above, since the plurality of cutouts 56 are formed in the first electrode 50Y, the power consumption is reduced by the area where the cutouts 56 are formed, thereby improving the discharge efficiency.

한편, 본 발명에서 절결부(56)의 간격(T1)은 서브픽셀(적색, 녹색 또는 청색의 방전셀)의 1/n(n은 0 이상의 정수)로 설정된다. 이와 같이 절결부(56)의 간격(T1)이 서브픽셀의 1/n로 설정되면 도 7과 같이 모든 방전셀들에서 어드레스전극(54X)과 제 1전극(50Y)이 중첩되는 면적이 동일하게 된다.Meanwhile, in the present invention, the interval T1 of the notch 56 is set to 1 / n (n is an integer of 0 or more) of the subpixel (red, green or blue discharge cells). As such, when the interval T1 of the notches 56 is set to 1 / n of the subpixels, as shown in FIG. 7, the area where the address electrode 54X and the first electrode 50Y overlap in all the discharge cells is the same. do.

다시 말하여, 절결부(56)의 간격(T1)이 서브픽셀의 1/n로 설정되면 서브픽셀의 비율로 절결부(56)들이 배치되게 된다. 따라서, 어느 특정셀에서 절결부(56)가 어드레스전극(54X)과 일부 중첩되게 배치되었다면, 다른 모든 셀들에서도 절결부(56)가 어드레스전극(54X)과 일부 중첩되게 배치된다. 또한, 도 8과 같이 어느 특정셀에서 절결부(56)가 어드레스전극(54X)과 완전히 중첩되게 배치되었다면, 다른 모든 셀들에서도 절결부(56)가 어드레스전극(54X)과 완전히 중첩되게 배치된다.In other words, when the interval T1 of the cutouts 56 is set to 1 / n of the subpixels, the cutouts 56 are arranged at the ratio of the subpixels. Therefore, if the cutout 56 is partially overlapped with the address electrode 54X in one particular cell, the cutout 56 is partially overlapped with the address electrode 54X in all other cells. In addition, as shown in FIG. 8, when the cutout 56 is completely overlapped with the address electrode 54X in one specific cell, the cutout 56 is disposed to completely overlap with the address electrode 54X in all other cells.

이와 같이 본 발명에서는 모든 방전셀들에서 어드레스전극(54X)과 제 1전극(50Y)이 중첩되는 면적이 동일하게 되므로써 어드레스 방전의 균일성을 확보할 수 있다.As described above, in the present invention, the area where the address electrode 54X and the first electrode 50Y overlap each other is the same, thereby ensuring uniformity of address discharge.

한편, 본 발명에서는 절결부(56)들의 간격(T1)은 적색, 녹색 및 청색 방전셀이 합쳐져 이루어지는 픽셀의 1/n로 설정될 수 있다. 절결부(56)들의 간격이 픽셀의 1/n로 설정되면 모든 방전셀들에서 어드레스전극(54X)과 제 1전극(50Y)이 중첩되는 면적이 동일하게 되어 어드레스 방전의 균일성을 확보할 수 있다.Meanwhile, in the present invention, the interval T1 of the cutouts 56 may be set to 1 / n of the pixel formed by combining the red, green, and blue discharge cells. If the spacing of the cutouts 56 is set to 1 / n of the pixel, the area where the address electrode 54X and the first electrode 50Y overlap in all discharge cells is the same to ensure uniformity of address discharge. have.

상술한 바와 같이, 본 발명에 따른 플라즈마 디스플레이 패널에 의하면 제 1 및 제 2전극에 다수 형성된 절결부들의 간격이 픽셀 또는 서브픽셀의 1/n로 설정된다. 절결부들의 간격이 픽셀 또는 서브픽셀의 1/n로 설정되면 모든 방전셀들에서 제 1전극(또는 제 2전극)과 어드레스전극이 중첩되는 면적이 일정하게 된다. 즉, 본 발명에서는 어드레스전극과 제 1전극(또는 제 2전극)이 중첩되는 면적을 일정하게 유지시킴으로써 방전의 균일성을 확보할 수 있다.As described above, according to the plasma display panel according to the present invention, the spacing between the plurality of cutouts formed in the first and second electrodes is set to 1 / n of the pixel or the subpixel. If the interval between the cutouts is set to 1 / n of the pixel or subpixel, the area where the first electrode (or the second electrode) and the address electrode overlap in all the discharge cells becomes constant. That is, in the present invention, the uniformity of the discharge can be ensured by keeping the area where the address electrode and the first electrode (or the second electrode) overlap each other.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.Those skilled in the art will appreciate that various changes and modifications can be made without departing from the technical spirit of the present invention. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification but should be defined by the claims.

Claims (4)

적색, 녹색 및 청색의 형광체가 도포된 서브픽셀이 합쳐져 픽셀을 이루는 플라즈마 디스플레이 패널에 있어서;A plasma display panel in which red, green, and blue phosphors are coated to form pixels. 투명전극으로 이루어진 다수의 제 1 및 제 2전극과;A plurality of first and second electrodes made of a transparent electrode; 상기 제 1 및 제 2전극의 일측에 상기 제 1 및 제 2전극과 나란하게 형성되는 버스전극들과;Bus electrodes formed on one side of the first and second electrodes in parallel with the first and second electrodes; 상기 제 1 및 제 2전극상에 다수 형성되는 절결부를 구비하며;A plurality of cutouts formed on the first and second electrodes; 상기 절결부의 간격은 상기 픽셀의 1/n(n은 양의 정수)로 설정되는 것을 특징으로 하는 플라즈마 디스플레이 패널.Wherein the interval between the cutouts is set to 1 / n of the pixel (n is a positive integer). 제 1항에 있어서,The method of claim 1, 상기 절결부들은 상기 버스전극과 중첩되지 않도록 배치되는 것을 특징으로 하는 플라즈마 디스플레이 패널.And the cutouts are disposed not to overlap the bus electrode. 적색, 녹색 및 청색의 형광체가 도포된 서브픽셀이 합쳐져 픽셀을 이루는 플라즈마 디스플레이 패널에 있어서;A plasma display panel in which red, green, and blue phosphors are coated to form pixels. 투명전극으로 이루어진 다수의 제 1 및 제 2전극과;A plurality of first and second electrodes made of a transparent electrode; 상기 제 1 및 제 2전극의 일측에 상기 제 1 및 제 2전극과 나란하게 형성되는 버스전극들과;Bus electrodes formed on one side of the first and second electrodes in parallel with the first and second electrodes; 상기 제 1 및 제 2전극상에 다수 형성되는 절결부를 구비하며;A plurality of cutouts formed on the first and second electrodes; 상기 절결부의 간격이 상기 서브픽셀의 1/n(n은 양의 정수)로 설정되는 것을 특징으로 하는 플라즈마 디스플레이 패널.And the interval between the cutouts is set to 1 / n (n is a positive integer) of the subpixels. 제 3항에 있어서,The method of claim 3, wherein 상기 절결부들은 상기 버스전극과 중첩되지 않도록 배치되는 것을 특징으로 하는 플라즈마 디스플레이 패널.And the cutouts are disposed not to overlap the bus electrode.
KR10-2002-0001441A 2002-01-10 2002-01-10 Plasma display panel KR100452694B1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR10-2002-0001441A KR100452694B1 (en) 2002-01-10 2002-01-10 Plasma display panel
US10/338,755 US6940224B2 (en) 2002-01-10 2003-01-09 Plasma display panel having specifically spaced holes formed in the electrodes

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0001441A KR100452694B1 (en) 2002-01-10 2002-01-10 Plasma display panel

Publications (2)

Publication Number Publication Date
KR20030061078A KR20030061078A (en) 2003-07-18
KR100452694B1 true KR100452694B1 (en) 2004-10-14

Family

ID=32217583

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0001441A KR100452694B1 (en) 2002-01-10 2002-01-10 Plasma display panel

Country Status (1)

Country Link
KR (1) KR100452694B1 (en)

Also Published As

Publication number Publication date
KR20030061078A (en) 2003-07-18

Similar Documents

Publication Publication Date Title
KR100453163B1 (en) Plasma display panel
KR100467078B1 (en) Plasma display panel
US6940224B2 (en) Plasma display panel having specifically spaced holes formed in the electrodes
KR100452694B1 (en) Plasma display panel
KR100700516B1 (en) Plasma Display Panel
KR100452698B1 (en) Plasma display panel
KR100456142B1 (en) Plasma display panel and fabricating mehtod thereof
KR100447121B1 (en) Plasma display panel
KR100433226B1 (en) Plasma display panel
KR100844837B1 (en) Plasma display panel
KR100444511B1 (en) Plasma display panel
KR100489875B1 (en) Plasma display panel
KR100421496B1 (en) Plasma display panel
KR100480168B1 (en) Driving method of plasma display panel
KR20020001181A (en) Plasma Display Panel With electrode of Ladder Pattern Form
KR100531482B1 (en) Plasma Display Panel
KR100452696B1 (en) Plasma display panel
KR100433228B1 (en) Plasma display panel
KR100570964B1 (en) Plasma display panel
KR100517470B1 (en) Plasma display panel
KR20030071157A (en) Plasma display panel
KR100774907B1 (en) Plasma display panel
KR20030080685A (en) Plasma display panel
KR100421488B1 (en) Plasma Display Panel
KR20040060337A (en) Plasma display panel

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090929

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee