KR100425145B1 - Method for fabricating capacifor of semiconducfor pevice - Google Patents

Method for fabricating capacifor of semiconducfor pevice Download PDF

Info

Publication number
KR100425145B1
KR100425145B1 KR1019970020517A KR19970020517A KR100425145B1 KR 100425145 B1 KR100425145 B1 KR 100425145B1 KR 1019970020517 A KR1019970020517 A KR 1019970020517A KR 19970020517 A KR19970020517 A KR 19970020517A KR 100425145 B1 KR100425145 B1 KR 100425145B1
Authority
KR
South Korea
Prior art keywords
tantalum
layer
storage node
forming
silicon oxide
Prior art date
Application number
KR1019970020517A
Other languages
Korean (ko)
Other versions
KR19980084671A (en
Inventor
주재현
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019970020517A priority Critical patent/KR100425145B1/en
Publication of KR19980084671A publication Critical patent/KR19980084671A/en
Application granted granted Critical
Publication of KR100425145B1 publication Critical patent/KR100425145B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers

Abstract

PURPOSE: A method for fabricating a capacitor of a semiconductor device is provided to form a dielectric layer made of a tantalum oxide layer and prevent a silicon oxide layer from being formed on an interface between a poly plug and a storage node by forming the storage node made of tantalum metal. CONSTITUTION: An interlayer dielectric(22) having a hole is formed on a conductive region(21) of a semiconductor substrate(20). A poly plug(24) is formed to fill the hole. The first tantalum layer and a silicon oxide layer are formed on the poly plug. After the second tantalum layer of a cylindrical type is formed along the side surface of the first tantalum layer and the silicon oxide layer, the silicon oxide layer is removed so that a cylindrical storage node(28) made of tantalum metal is formed to contact the poly plug. Tantalum nitride(29) is formed on the storage node. A dielectric layer(31) is formed on the tantalum nitride. A plate node(32) is formed on the dielectric layer.

Description

반도체 소자의 캐패시터 제조방법{Method for fabricating capacifor of semiconducfor pevice}Method for fabricating capacitors in semiconductor devices {Method for fabricating capacifor of semiconducfor pevice}

본 발명은 디램의 캐패시터 제조방법에 대한 것으로, 특히 고집적소자에서고유전용량을 갖기에 적당한 반도체 소자의 캐패시터의 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a capacitor of a DRAM, and more particularly, to a method of manufacturing a capacitor of a semiconductor device suitable for high capacitance in a high integrated device.

일반적으로 DRAM 메모리셀은 하나의 트랜지스터와 하나의 커패시터로 구성되고, 이와 같이 하나의 트랜지스터와 하나의 캐패시터로 구성된 메모리셀에 있어서 신호 전하는 트랜지스터(스위칭 트랜지스터)에 연결되는 캐패시터의 스토리지 노드(Storage Node)에 저장되게 된다.In general, a DRAM memory cell is composed of one transistor and one capacitor, and in the memory cell composed of one transistor and one capacitor, a signal node of a capacitor connected to a transistor (switching transistor) is a storage node of a capacitor. Will be stored in.

그리고 반도체 메모리 소자의 고집적화로 인해 메모리셀의 크기가 작아질 수록 캐패시터의 크기도 작아지게되므로 스토리지 노드에 저장할 수 있는 전하의 수도 감소하게 된다.In addition, due to the high integration of semiconductor memory devices, the smaller the size of the memory cell, the smaller the size of the capacitor, thereby reducing the number of charges that can be stored in the storage node.

그러므로 원하는 신호를 오동작 하는 일없이 전달하기 위해서는 신호전달에 필요한 캐패시터 용량확보를 위해 메모리셀의 캐패시터 스토리지 노드가 어떤 정해진 값 이상의 표면적을 가져야 한다. 그리고 캐패시터의 용량확보를 위해서는 캐패시터의 스토리지 노드가 반도체 기판의 제한된 영역내에 상대적으로 큰 표면적을 가져야 한다.Therefore, in order to deliver the desired signal without malfunctioning, the capacitor storage node of the memory cell must have a surface area above a certain value in order to secure the capacity of the capacitor required for signal transmission. In order to secure the capacity of the capacitor, the storage node of the capacitor must have a relatively large surface area within a limited area of the semiconductor substrate.

그러므로 평판(Parallel Plate) 구조에서 핀(FIN) 또는 필라(Pillar) 구조를 갖는 캐패시터가 대두 되고 있다.Therefore, a capacitor having a fin or pillar structure has emerged in a parallel plate structure.

특히 256M급 이상의 고집적도를 가지는 디램소자를 제작하기 위해서는 원통형의 필라구조등 입체 구조로 제작하여야 하고, 유전체막도 탄탈륨산화막과 같은 고유전막을 사용해서 형성해야 한다.In particular, in order to fabricate a DRAM device having a high integration level of 256M or higher, it should be manufactured in a three-dimensional structure such as a cylindrical pillar structure, and a dielectric film should be formed using a high dielectric film such as tantalum oxide film.

이와 같이 원통모양의 스토리지 노드와 탄탈륨산화막을 유전체막으로 사용하여 캐패시터를 형성한 종래 반도체 소자의 캐패시터 제조방법을 첨부 도면을 참조하여 설명하면 다음과 같다.A capacitor manufacturing method of a conventional semiconductor device in which a capacitor is formed using a cylindrical storage node and a tantalum oxide film as a dielectric film will be described with reference to the accompanying drawings.

도 1a내지 도 1b는 종래 반도체 소자의 캐패시터 제조방법을 나타낸 단면도이다.1A to 1B are cross-sectional views illustrating a method of manufacturing a capacitor of a conventional semiconductor device.

종래 캐패시터의 제조방법은 도 1a에 도시된 바와 같이 반도체 기판(1)에 형성된 도전영역(2)상에 층간절연막(3)을 증착한다. 이후에 상기 층간절연막(3)상에 감광막(도면에는 도시되지 않았음)을 도포한 후 소정영역을 선택적으로 패터닝한다. 이후에 패터닝된 감광막을 마스크로 하여 층간절연막(3)을 제거하여 소정영역에 홀을 형성한다. 이후에 반도체 기판(1)에 화학기상 증착법으로 폴리실리콘층을 증착한 후 에치백이나 화학적 기계적 연마법(Chemical Mechanical Polishing:CMP)으로 상기 층간절연막(3)에 형성된 홀을 채우며 상기 층간절연막(3)과 같은 높이를 갖도록 평탄화하여 폴리플러그를 형성한다. 그리고 전면에 폴리실리콘층을 증착하고 이방성식각하여 상기 폴리플러그와 접하는 원통모양의 스토리지 노드(4)를 형성한다. 이후에 스토리지 노드(4)상에 유전체막으로 탄탈륨산화막(5)을 형성한다.In a conventional capacitor manufacturing method, an interlayer insulating film 3 is deposited on a conductive region 2 formed in a semiconductor substrate 1 as shown in FIG. 1A. Thereafter, a photoresist film (not shown) is applied on the interlayer insulating film 3, and then a predetermined region is selectively patterned. Thereafter, the interlayer insulating film 3 is removed using the patterned photosensitive film as a mask to form a hole in a predetermined region. Subsequently, a polysilicon layer is deposited on the semiconductor substrate 1 by chemical vapor deposition, followed by etch back or chemical mechanical polishing (CMP) to fill the holes formed in the interlayer insulating film 3 and the interlayer insulating film 3 Flatten to have a height such as) to form a poly plug. Then, a polysilicon layer is deposited on the front surface and anisotropically etched to form a cylindrical storage node 4 in contact with the polyplug. After that, a tantalum oxide film 5 is formed on the storage node 4 as a dielectric film.

도 1b에 도시한 바와 같이 상기 탄탈륨산화막(5)상에 금속층을 증착하여 플레이트 노드(7)를 형성한다.As shown in FIG. 1B, a metal layer is deposited on the tantalum oxide film 5 to form a plate node 7.

이때 상기 탄탈륨산화막(5)을 형성하기 위한 공정을 할 때 반도체 기판(1)의 온도는 400℃정도이지만 유전체막의 특성을 향상시키기 위해서는 700℃ 정도의 온도에서 열처리를 하여야 한다. 이와 같이 고온에서 열처리를 진행할 경우에 스토리지 노드(4)를 구성하는 폴리실리콘층의 표면이 산화되어 도면에 도시된 바와 같이 실리콘산화막(6)이 생성되므로 전체유효축전량이 감소하게 된다.At this time, when the tantalum oxide film 5 is formed, the temperature of the semiconductor substrate 1 is about 400 ° C., but heat treatment is required at about 700 ° C. to improve the characteristics of the dielectric film. As such, when the heat treatment is performed at a high temperature, the surface of the polysilicon layer constituting the storage node 4 is oxidized to generate the silicon oxide film 6 as shown in the drawing, thereby reducing the total effective capacitance.

상기와 같은 종래 반도체 소자의 캐패시터 제조방법은 다음과 같은 문제점이 있었다.The conventional method of manufacturing a capacitor of a semiconductor device as described above has the following problems.

유전체막으로 고유전막인 탄탈늄산화막을 형성하기 위하여 열처리를 진행할 때 스토리지 노드를 구성하는 폴리실리콘층의 표면도 같이 산화되어 실리콘산화막이 생성되므로 유전율이 감소하게 된다.When the heat treatment is performed to form a tantalum oxide film as a dielectric film, the surface of the polysilicon layer constituting the storage node is also oxidized to form a silicon oxide film, thereby reducing the dielectric constant.

본 발명은 상기와 같은 문제점을 해결하기 위하여 안출한 것으로 고유전율을 확보하기에 적당한 반도체 소자의 캐패시터 제조방법을 제공하는 데 그 목적이 있다.An object of the present invention is to provide a method for manufacturing a capacitor of a semiconductor device suitable for securing a high dielectric constant to solve the above problems.

도 1a 내지 1b는 종래 반도체 소자의 캐패시터 제조방법을 나타낸 단면도1A to 1B are cross-sectional views illustrating a method of manufacturing a capacitor of a conventional semiconductor device.

도 2a 내지 2h는 본 발명 반도체 소자의 캐패시터의 제조방법을 나타낸 단면도2A to 2H are cross-sectional views illustrating a method of manufacturing a capacitor of a semiconductor device of the present invention.

도면의 주요 부분에 대한 부호의 설명Explanation of symbols for the main parts of the drawings

20: 반도체 기판 21: 도전영역20: semiconductor substrate 21: conductive region

22: 층간절연막 23: 블로킹층22: interlayer insulating film 23: blocking layer

24: 폴리플러그 25: 제 1 탄탈륨층24: polyplug 25: first tantalum layer

26: 실리콘산화막 27: 제 2 탄탈륨층26 silicon oxide film 27 second tantalum layer

28: 스토리지노드 29: 탄탈륨 나이트라이드28: storage node 29: tantalum nitride

30: 탄탈륨 실리사이드 31: 유전체막30 tantalum silicide 31 dielectric film

32: 플레이트 노드32: plate node

상기와 같은 목적을 달성하기 위한 본 발명 반도체 소자의 캐패시터 제조방법은 반도체 기판의 도전영역상에 홀을 갖은 층간절연막을 형성하는 공정과, 상기 홀을 채우도록 폴리플러그를 형성하는 공정과, 상기 폴리플러그와 접하도록 탄탈륨금속으로 구성된 원통모양의 스토리지 노드를 형성하는 공정과, 상기 스토리지 노드 표면에 탄탈륨 나이트라이드를 형성하는 공정과, 상기 탄탈륨나이트라이드 표면에 유전체막을 형성하는 공정과, 상기 유전체막상에 플레리트 노드를 형성하는 공정을 포함함을 특징으로 한다.A method of manufacturing a capacitor of a semiconductor device according to the present invention for achieving the above object comprises the steps of forming an interlayer insulating film having holes on a conductive region of a semiconductor substrate, forming a polyplug to fill the holes, and Forming a cylindrical storage node made of tantalum metal in contact with a plug, forming tantalum nitride on the surface of the storage node, forming a dielectric film on the tantalum nitride surface, and forming a dielectric film on the dielectric film And a process of forming a flat node.

종래와 같이 탄탈륨산화막을 형성할 경우 실리콘산화막이 스토리지 노드와 탄탈륨산화막의 사이에 형성되어 유전율이 감소되는 것을 방지하기 위하여 엠-아이-엠(MIM:Metal-Insulator-Metal)구성의 캐패시터를 제작하는 기술이 시도되고 있다. 이와 같은 구성을 갖는 본 발명 반도체 소자의 캐패시터 제조방법을 도면을 참조하여 설명하면 다음과 같다.In the case of forming a tantalum oxide film as in the related art, a silicon oxide film is formed between a storage node and a tantalum oxide film to fabricate a capacitor having a metal-insulator-metal (MIM) configuration to prevent the dielectric constant from decreasing. Technology is being tried. A capacitor manufacturing method of the semiconductor device of the present invention having such a configuration will be described below with reference to the accompanying drawings.

도 2a 내지 2h는 본 발명 반도체 소자의 캐패시터의 제조방법을 나타낸 단면도이다.2A to 2H are cross-sectional views illustrating a method of manufacturing a capacitor of a semiconductor device of the present invention.

본 발명의 반도체 소자의 캐패시터의 제조방법은 도 2a에 도시한 바와 같이 반도체 기판(20)에 형성된 도전영역(21)상에 층간절연막(22)과 블로킹층(23)을 증착한다. 이후에 상기 층간절연막(22)상에 감광막(도면에는 도시되지 않았음)을 도포한 후 소정영역을 선택적으로 패터닝한다. 이후에 패터닝된 감광막을 마스크로 하여 층간절연막(22)과 블로킹층(23)을 제거하여 소정영역에 홀을 형성한다. 이후에 반도체 기판(20)에 화학기상 증착법으로 폴리실리콘층을 증착한 후 에치백이나 화학적 기계적 연마법(Chemical Mechanical Polishing:CMP)으로 상기 블로킹층(23)과 층간절연막(22)에 형성된 홀을 채우며 상기 블로킹층(23)과 층간절연막(22)과 같은 높이를 갖도록 평탄화하여 폴리플러그(24)를 형성한다.In the method of manufacturing the capacitor of the semiconductor device of the present invention, as shown in FIG. 2A, the interlayer insulating film 22 and the blocking layer 23 are deposited on the conductive region 21 formed in the semiconductor substrate 20. Thereafter, a photoresist film (not shown) is applied on the interlayer insulating film 22, and then a predetermined region is selectively patterned. Subsequently, the interlayer insulating film 22 and the blocking layer 23 are removed using the patterned photosensitive film as a mask to form a hole in a predetermined region. Thereafter, a polysilicon layer is deposited on the semiconductor substrate 20 by chemical vapor deposition, and then holes formed in the blocking layer 23 and the interlayer insulating layer 22 are formed by etch back or chemical mechanical polishing (CMP). It fills and is flattened to have the same height as the blocking layer 23 and the interlayer insulating film 22 to form a poly plug 24.

도 2b에 도시한 바와 같이 반도체 기판(20)에 제 1 탄탈륨(Ta)층(25)을 증착한다. 이때 제 1 탄탈륨층(25)은 화학기상 증착법이나 스퍼터링이나 열산화법등 일반적인 박막증착법 중 어느 것으로 증착하여도 된다.As shown in FIG. 2B, a first tantalum (Ta) layer 25 is deposited on the semiconductor substrate 20. At this time, the first tantalum layer 25 may be deposited by any of general thin film deposition methods such as chemical vapor deposition, sputtering, and thermal oxidation.

도 2c에 도시한 바와 같이 상기 제 1 탄탈륨층(25)상에 실리콘산화막(26)을 형성한다. 이때 실리콘산화막(26)의 증착하는 두께에 따라서 차후에 형성될 원통모양의 스토리지 노드의 높이가 결정된다.As shown in FIG. 2C, a silicon oxide film 26 is formed on the first tantalum layer 25. At this time, the height of the cylindrical storage node to be formed later is determined according to the thickness of the silicon oxide film 26 to be deposited.

도 2d에 도시한 바와 같이 상기 실리콘산화막(26)상에 감광막(도면에는 도시되지 않았음)을 도포한 후 선택적으로 패터닝한다. 그리고 패터닝된 감광막을 마스크로 하여 실리콘산화막(26)과 제 1 탄탈륨층(25)을 이방성 식각한 후 감광막을 제거한다. 이때 상기 제거되고 남은 제 1 탄탈륨층(25)은 상기 폴리플러그(24)와 연결되도록 형성한다.As shown in FIG. 2D, a photosensitive film (not shown) is coated on the silicon oxide film 26 and then selectively patterned. The silicon oxide film 26 and the first tantalum layer 25 are anisotropically etched using the patterned photoresist as a mask, and then the photoresist is removed. In this case, the removed first tantalum layer 25 is formed to be connected to the poly plug 24.

도 2e에 도시한 바와 같이 전면에 스텝커버리지가 우수한 화학기상 증착법으로 제 2 탄탈륨(Ta)층(27)을 증착한다. 제 2 탄탈륨층(27)을 증착할 때 유기 금속층으로는 Ta(N(CH3)2)5, Ta(C5H5)2H3(Cp2TaH3), TaF5, TaCl5, TaBr5등 Ta를 포함한 소스 중 어느 하나를 사용하여 할 수 있다.As illustrated in FIG. 2E, the second tantalum (Ta) layer 27 is deposited on the entire surface by chemical vapor deposition with excellent step coverage. The second with an organic metal layer to deposit the tantalum layer 27 is Ta (N (CH 3) 2 ) 5, Ta (C 5 H 5) 2 H 3 (Cp 2 TaH 3), TaF 5, TaCl 5, TaBr 5 and the like can be using any one of sources, including Ta.

도 2f에 도시한 바와 같이 상기 제 2 탄탈륨층(27)을 에치백하여 제 1 탄탈륨층(25)과 실리콘산화막(26)측면을 따라 둘러싸도록 형성하므로써 제 1 탄탈륨층(25)와 제 2 탄탈륨층(27)으로 구성된 원통모양의 스토리지노드(28)를 형성한다.As shown in FIG. 2F, the first tantalum layer 25 and the second tantalum are formed by etching back the second tantalum layer 27 to surround the first tantalum layer 25 and the silicon oxide layer 26. A cylindrical storage node 28 composed of layers 27 is formed.

도 2g에 도시한 바와 같이 스토리지 노드(28)로 감싸여 있는 상기 실리콘산화막(26)을 불산이 들은 용액에 넣어 제거한다. 여기서 상기 제 1 탄탈륨층(25)상에 실리콘산화막(26)을 증착하는 공정에서 상기 제 1 탄탈륨층(25)상에 실리콘을 함유한 탄탈륨산화막(Ta2O5)이 형성되더라도 실리콘산화막(26)을 불산을 이용하여 제거하는 공정에 의하여 같이 제거되어 순수한 탄탈륨금속으로 이루어진 스토리지 노드(28)가 형성된다.As illustrated in FIG. 2G, the silicon oxide layer 26, which is wrapped in the storage node 28, is removed in a solution containing hydrofluoric acid. Here, the silicon oxide film 26 may be formed even though a tantalum oxide film Ta 2 O 5 containing silicon is formed on the first tantalum layer 25 in the process of depositing the silicon oxide film 26 on the first tantalum layer 25. ) Is removed together with hydrofluoric acid to form a storage node 28 made of pure tantalum metal.

이후에 질소가 함유된 상태에서 NH3와 N2상태에서 고온으로 급속열처리하여상기 스토리지노드(28)의 표면에 탄탈륨 나이트라이드(29)를 얇게 형성한다. 이때 고온에서 급속열처리하는 대신에 유리나 관상로에서 열처리하여 형성할 수도 있다. 또한 탄탈륨 나이트라이드(29)를 형성하기 위하여 600℃이상에서 열처리 공정을 할 때 제 1 탄탈륨층(25)과 폴리플러그(24)가 접하는 부분에서 탄탈륨 실리사이드(30)가 형성되어 콘택저항을 줄일 수 있다.Subsequently, the tantalum nitride 29 is thinly formed on the surface of the storage node 28 by rapid heat treatment at a high temperature in a state of NH 3 and N 2 in a state containing nitrogen. At this time, instead of rapid heat treatment at high temperature, it may be formed by heat treatment in glass or tubular furnace. In addition, the tantalum silicide 30 may be formed at the contact portion of the first tantalum layer 25 and the polyplug 24 when the heat treatment process is performed at 600 ° C. or more to form tantalum nitride 29, thereby reducing contact resistance. have.

도 2h에 도시한 바와 같이 상기 탄탈륨 실리사이드(30)상에 화학기상 증착법으로 탄탈륨산화막(Ta2O5)로 이루어진 유전체막(29)을 형성한다. 이때 화학기상 증착법은 Ta(N(CH3)2)5, Ta(C5H5)2H3(Cp2TaH3), TaF5, TaCl5, TaBr5, Ta(OCH3), Ta(OC2H5)5, Ta(i-OCH3H7)5, Ta(OR)5R=C3H7, n-C4H9등 Ta를 포함한 소스를 사용하여 형성한다. 이후에 탄탈륨산화막을 급속 열처리 할 수 있다.As shown in FIG. 2H, a dielectric film 29 made of a tantalum oxide film Ta 2 O 5 is formed on the tantalum silicide 30 by chemical vapor deposition. The chemical vapor deposition is Ta (N (CH 3) 2 ) 5, Ta (C 5 H 5) 2 H 3 (Cp2TaH 3), TaF 5, TaCl 5, TaBr 5, Ta (OCH 3), Ta (OC 2 H 5 ) 5 , Ta (i-OCH 3 H 7 ) 5 , Ta (OR) 5 R = C 3 H 7 , nC 4 H 9 It is formed using a source containing Ta. After that, the tantalum oxide film may be rapidly heat treated.

이후에 상기 유전막(31)상에 TaN, Ta, TiN, W중 하나를 증착하여 플레이트 노드(32)를 형성한다.Thereafter, one of TaN, Ta, TiN, and W is deposited on the dielectric layer 31 to form a plate node 32.

상기와 같은 본 발명 반도체 소자의 캐패시터 제조방법은 다음과 같은 효과가 있다.The capacitor manufacturing method of the semiconductor device of the present invention as described above has the following effects.

첫째, 스토리지 노드를 탄탈륨 금속으로 형성하므로 유전체막이 탄탈륨산화막으로 구성되어 있으며, 폴리플러그와 스토리지 노드의 계면에 실리콘산화막이 생성되는 것을 막을 수 있어서 고용량의 캐패시터를 제조할 수 있다.First, since the storage node is formed of tantalum metal, the dielectric film is composed of a tantalum oxide film, and the silicon oxide film can be prevented from being formed at the interface between the polyplug and the storage node, thereby manufacturing a high capacity capacitor.

둘째, 스토리지 노드표면에 내산화성이 우수한 탄탈륨 나이트라이드가 형성되기 때문에 스토리지 노드상에 탄탈륨산화막이 형성되지 않도록 하여 탄탈륨층이 손상되지 않도록 할 수 있다.Second, since tantalum nitride having excellent oxidation resistance is formed on the surface of the storage node, the tantalum oxide layer may not be formed on the storage node so that the tantalum layer may not be damaged.

Claims (2)

반도체 기판의 도전영역상에 홀을 갖은 층간절연막을 형성하는 공정과,Forming an interlayer insulating film having holes on the conductive region of the semiconductor substrate, 상기 홀을 채우도록 폴리플러그를 형성하는 공정과,Forming a polyplug to fill the hole; 상기 폴리플러그상에 제 1 탄탈륨층과 실리콘산화막을 형성하고, 상기 제 1 탄탈륨층과 상기 실리콘산화막 측면을 따라 원통모양의 제 2 탄탈륨층을 형성한 후에 상기 실리콘산화막을 제거하여 상기 폴리플러그와 접하도록 탄탈륨금속으로 구성된 원통모양의 스토리지 노드를 형성하는 공정과,Forming a first tantalum layer and a silicon oxide film on the polyplug, forming a cylindrical tantalum layer along the side surface of the first tantalum layer and the silicon oxide film, and then removing the silicon oxide film to contact the polyplug. Forming a cylindrical storage node composed of tantalum metal, 상기 스토리지 노드 표면에 탄탈륨 나이트라이드를 형성하는 공정과,Forming tantalum nitride on a surface of the storage node; 상기 탄탈륨나이트라이드 표면에 유전체막을 형성하는 공정과,Forming a dielectric film on the tantalum nitride surface; 상기 유전체막상에 플레이트 노드를 형성하는 공정을 포함함을 특징으로 하는 반도체 소자의 캐패시터 제조방법.And forming a plate node on said dielectric film. 제 1 항에 있어서, 상기 스토리지 노드를 형성하기 위하여 제 1 탄탈륨층과 제 2 탄탈륨층을 화학기상증착법으로 증착할 경우에, Ta(N(CH3)2)5, Ta(C5H5)2H3(Cp2TaH3), TaF5, TaCl5, TaBr5와 같이 Ta를 포함한 소오스 가스를 사용하여 형성하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.The method of claim 1, wherein when depositing the first tantalum layer and the second tantalum layer by chemical vapor deposition to form the storage node, Ta (N (CH 3 ) 2 ) 5 , Ta (C 5 H 5 ) A method for manufacturing a capacitor of a semiconductor device, characterized in that formed using a source gas containing Ta, such as 2 H 3 (Cp2TaH 3 ), TaF 5 , TaCl 5 , TaBr 5 .
KR1019970020517A 1997-05-24 1997-05-24 Method for fabricating capacifor of semiconducfor pevice KR100425145B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970020517A KR100425145B1 (en) 1997-05-24 1997-05-24 Method for fabricating capacifor of semiconducfor pevice

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970020517A KR100425145B1 (en) 1997-05-24 1997-05-24 Method for fabricating capacifor of semiconducfor pevice

Publications (2)

Publication Number Publication Date
KR19980084671A KR19980084671A (en) 1998-12-05
KR100425145B1 true KR100425145B1 (en) 2004-05-17

Family

ID=37329243

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970020517A KR100425145B1 (en) 1997-05-24 1997-05-24 Method for fabricating capacifor of semiconducfor pevice

Country Status (1)

Country Link
KR (1) KR100425145B1 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000007363A (en) * 1998-07-02 2000-02-07 제임스 알. 데니히 Tantalum, film of which principal ingredient is tantalum, and manufacturing method thereof
KR100549567B1 (en) * 1998-10-29 2007-12-07 주식회사 하이닉스반도체 Capacitor Formation Method of Semiconductor Device
KR100319171B1 (en) * 1999-12-30 2001-12-29 박종섭 Manufacturing method for capacitor of semiconductor device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR930003380A (en) * 1991-07-10 1993-02-24 오가 노리오 Capacitors in Semiconductor Memory and Manufacturing Method Thereof
JPH06244364A (en) * 1993-02-17 1994-09-02 Nec Corp Manufacture of semiconductor device
KR960042870A (en) * 1995-05-31 1996-12-21 김광호 Capacitor using silicide film as electrode and manufacturing method thereof
KR970018592A (en) * 1995-09-29 1997-04-30 김광호 Capacitor Manufacturing Method of Semiconductor Memory Device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR930003380A (en) * 1991-07-10 1993-02-24 오가 노리오 Capacitors in Semiconductor Memory and Manufacturing Method Thereof
JPH06244364A (en) * 1993-02-17 1994-09-02 Nec Corp Manufacture of semiconductor device
KR960042870A (en) * 1995-05-31 1996-12-21 김광호 Capacitor using silicide film as electrode and manufacturing method thereof
KR970018592A (en) * 1995-09-29 1997-04-30 김광호 Capacitor Manufacturing Method of Semiconductor Memory Device

Also Published As

Publication number Publication date
KR19980084671A (en) 1998-12-05

Similar Documents

Publication Publication Date Title
US6259128B1 (en) Metal-insulator-metal capacitor for copper damascene process and method of forming the same
US6541812B2 (en) Capacitor and method for forming the same
CA2113958C (en) Semiconductor device and method for manufacturing the same
US5918118A (en) Dual deposition methods for forming contact metallizations, capacitors, and memory devices
US6288446B2 (en) Semiconductor device with pillar-shaped capacitor storage node
US7741671B2 (en) Capacitor for a semiconductor device and manufacturing method thereof
KR100533971B1 (en) Method of manufacturing capacitor for semiconductor device
KR20000053455A (en) Novel methods to fabricate MOM capacitors
KR100425145B1 (en) Method for fabricating capacifor of semiconducfor pevice
US6271099B1 (en) Method for forming a capacitor of a DRAM cell
US6399457B2 (en) Semiconductor device having capacitor and method of manufacturing the same
US6218239B1 (en) Manufacturing method of a bottom plate
US7642187B2 (en) Method of forming wiring of a semiconductor memory device
KR20010004276A (en) Method of forming a storage node for a capacitor
US6306666B1 (en) Method for fabricating ferroelectric memory device
KR20040059895A (en) Method of fabrication capacitor
US6762090B2 (en) Method for fabricating a capacitor
KR100370130B1 (en) method for manufacturing of semiconductor device
KR100359786B1 (en) Method for Fabricating of Semiconductor Device
KR100587078B1 (en) Method for forming storage node electrode of capacitor
KR100418856B1 (en) Method for manufacturing capacitor of semiconductor device
KR0175006B1 (en) Capacitor & its fabrication of semiconductor device
KR100694991B1 (en) Method of forming a capacitor in a semiconductor device
KR100707799B1 (en) Method for fabricating capacitor
JP2001085640A (en) Semiconductor device and fabrication method thereof

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110222

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee