JP2001085640A - Semiconductor device and fabrication method thereof - Google Patents

Semiconductor device and fabrication method thereof

Info

Publication number
JP2001085640A
JP2001085640A JP25822999A JP25822999A JP2001085640A JP 2001085640 A JP2001085640 A JP 2001085640A JP 25822999 A JP25822999 A JP 25822999A JP 25822999 A JP25822999 A JP 25822999A JP 2001085640 A JP2001085640 A JP 2001085640A
Authority
JP
Japan
Prior art keywords
electrode
film
dielectric film
insulating film
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP25822999A
Other languages
Japanese (ja)
Inventor
Keiichi Ono
圭一 大野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP25822999A priority Critical patent/JP2001085640A/en
Publication of JP2001085640A publication Critical patent/JP2001085640A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To obtain a stacked capacitor in which deterioration of characteristics due to oxidation of an adhesion layer (or barrier layer) is prevented by employing a structure where the adhesion layer (or barrier layer) is spaced apart from a dielectric film. SOLUTION: The semiconductor device comprises a tubular bottomed first electrode 21, a dielectric film 22 formed at least on the inner surface of the first electrode 21, and a second electrode 23 formed at least on the inside of the first electrode 21 through the dielectric film 22 wherein an adhesion layer 15 is provided at least on the bottom of the first electrode 21. The adhesion layer 15 is isolated from the dielectric film 22 by means of an insulation film 16, a sidewall 17 or the first electrode 21.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体装置および
その製造方法に関し、詳しくはリーク電流の少ない金属
−絶縁膜−金属型キャパシタを備えた半導体装置および
その製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device and a method of manufacturing the same, and more particularly, to a semiconductor device having a metal-insulating film-metal capacitor having a small leakage current and a method of manufacturing the same.

【0002】[0002]

【従来の技術】DRAM(ダイナミックランダムアクセ
スメモリ)は、スイッチング用のMOSFETとメモリ
キャパシタとを有するメモリセル構造を有している。こ
のDRAMは、半導体デバイスにおけるプロセスドライ
バーとして、学会レベルにおいては数Gbitの記憶容
量を持つDRAMの発表も行われているなど、近年益々
微細化され、大容量化、高集積化が進められている。そ
の微細化にともないメモリセルの縮小化が図られ、メモ
リキャパシタの占有面積も縮小化している。そして、D
RAMなどのメモリキャパシタで最も重要なことは、記
憶したデータの信頼性を高めるために、メモリキャパシ
タの蓄積容量を必要量確保することである。
2. Description of the Related Art A DRAM (Dynamic Random Access Memory) has a memory cell structure having a switching MOSFET and a memory capacitor. In recent years, this DRAM has been increasingly miniaturized, and its capacity and integration have been promoted. For example, a DRAM having a storage capacity of several Gbits has been announced at the academic level as a process driver in a semiconductor device. . With the miniaturization, the size of memory cells has been reduced, and the area occupied by memory capacitors has also been reduced. And D
The most important thing for a memory capacitor such as a RAM is to secure a required amount of storage capacity of the memory capacitor in order to increase the reliability of stored data.

【0003】その蓄積容量値は、デバイスの世代に係わ
らず、一般的に、20pF〜40pF程度が必要であ
る。この値は、α線によるソフトエラー耐性を確保す
るため、チップ面積の削減のためにビット線に接続さ
れるセル数が増大してビット線の総容量や総リーク電流
が増加する傾向にあるため、セルトランジスタのリー
ク電流の観点からVthが下げられないにもかかわらず低
電圧化が進み、それにともなって蓄積信号電圧が下がる
ので、小信号の読み出しを確保するため等により決定さ
れる。したがって、メモリキャパシタは微細化するにし
たがい、その占有面積を縮小化しているにもかかわら
ず、蓄積容量は必要量確保する必要があり、そのために
さまざまな工夫がなされている。
In general, the storage capacitance value needs to be about 20 pF to 40 pF regardless of the device generation. This value is because the number of cells connected to the bit line tends to increase to reduce the chip area and to increase the total capacity and the total leakage current of the bit line in order to secure the soft error resistance due to the α-ray. Since Vth cannot be reduced from the viewpoint of the leakage current of the cell transistor, the voltage is reduced, and the accumulated signal voltage is reduced accordingly. This is determined in order to ensure reading of a small signal. Therefore, as the memory capacitor is miniaturized, it is necessary to secure a required amount of storage capacity, despite the occupation area thereof being reduced, and various measures have been taken for that purpose.

【0004】また、DRAM混載ロジックデバイスなど
への適用の要求として、ロジックデバイスに使用されて
いるサリサイド技術やデュアルゲート技術などの耐熱請
求項の低いプロセスとの整合性の観点から、キャパシタ
の作製温度の低温化の要求も強い。
[0004] Further, as a demand for application to a logic device embedded with a DRAM, there is a demand for a manufacturing temperature of a capacitor from the viewpoint of consistency with a process having a low heat resistance claim such as a salicide technique or a dual gate technique used for a logic device. There is also a strong demand for lower temperatures.

【0005】以上のような背景から、MIM構造を基礎
として、キャパシタ電極材料と絶縁膜の構成材料を改良
することによって、要求を達成する試みが行われてい
る。例えば、キャパシタ絶縁膜に、酸化タンタル(Ta
2 5 )のような高誘電体膜またはBST(SrBi2
Ta2 9 :ビスマスストロンチウムタンタル酸化
物)、STO(Sr2 Ta2 7 :ストロンチウムタン
タル酸化物)などの金属酸化物のような強誘電体膜を用
いる技術も開発されている。また金属電極材料は金属酸
化物と接触して熱処理が行われると酸化されて素性の悪
化した絶縁膜になるため、耐酸化性の高い材料〔例えば
窒化タングステン(W2 N)、白金(Pt)等〕、もし
くは酸化されても導電性を示す材料〔ルテニウム(R
u)、イリジウム(Ir)〕等を電極に用いる技術が提
案されている。
[0005] From the above background, attempts have been made to achieve the requirements by improving the capacitor electrode material and the constituent material of the insulating film based on the MIM structure. For example, tantalum oxide (Ta)
High dielectric film or BST like 2 O 5) (SrBi 2
A technique using a ferroelectric film such as a metal oxide such as Ta 2 O 9 : bismuth strontium tantalum oxide) and STO (Sr 2 Ta 2 O 7 : strontium tantalum oxide) has also been developed. When a metal electrode material is contacted with a metal oxide and subjected to a heat treatment, the material is oxidized to become an insulating film having deteriorated characteristics. Therefore, a material having high oxidation resistance [for example, tungsten nitride (W 2 N), platinum (Pt)] Etc.) or a material exhibiting conductivity even when oxidized [ruthenium (R
u), iridium (Ir)] and the like have been proposed for electrodes.

【0006】次に、MIM構造のキャパシタの製造方法
に係わる第1の従来の技術を、図7の製造工程図によっ
て説明し、第2の従来の技術を、図8の製造工程図によ
って説明する。
Next, a first prior art relating to a method of manufacturing a capacitor having an MIM structure will be described with reference to a manufacturing process diagram of FIG. 7, and a second conventional technology will be described with reference to a manufacturing process diagram of FIG. .

【0007】まず、第1の従来の技術を説明する。図7
の(1)に示すように、基板111上には層間絶縁膜1
12が形成され、その層間絶縁膜112に記憶ノードコ
ンタクトとなる接続孔113を形成する。その後、既知
のポリシリコン埋め込み技術により接続孔113の内部
にポリシリコンプラグ114を形成する。
First, a first conventional technique will be described. FIG.
As shown in (1), the interlayer insulating film 1 is formed on the substrate 111.
12 are formed, and a connection hole 113 serving as a storage node contact is formed in the interlayer insulating film 112. Thereafter, a polysilicon plug 114 is formed inside the connection hole 113 by a known polysilicon embedding technique.

【0008】次いで図7の(2)に示すように、上記層
間絶縁膜112上にポリシリコンプラグ114を覆う密
着層115をチタン膜と窒化チタン膜との積層構造で形
成する。さらに下部電極材料層116をタングステンも
しくは窒化タングステンで形成する。そして、図7の
(3)に示すように、通常のリソグラフィー技術とエッ
チング技術を用いて上記下部電極材料層116と上記密
着層115をパターニングして、密着層115を介して
ポリシリコンプラグ114に接続する下部電極117を
形成する。
Next, as shown in FIG. 7B, an adhesion layer 115 covering the polysilicon plug 114 is formed on the interlayer insulating film 112 in a laminated structure of a titanium film and a titanium nitride film. Further, the lower electrode material layer 116 is formed of tungsten or tungsten nitride. Then, as shown in (3) of FIG. 7, the lower electrode material layer 116 and the adhesion layer 115 are patterned by using a normal lithography technique and an etching technique, and the polysilicon plug 114 is formed through the adhesion layer 115. A lower electrode 117 to be connected is formed.

【0009】その後、図7の(4)に示すように、上記
下部電極117を覆うキャパシタ誘電体膜118を酸化
タンタルで形成する。さらにキャパシタ誘電体膜118
上に上部電極119をタングステン、窒化タングステン
もしくは窒化チタンで形成する。
Thereafter, as shown in FIG. 7D, a capacitor dielectric film 118 covering the lower electrode 117 is formed of tantalum oxide. Further, the capacitor dielectric film 118
The upper electrode 119 is formed thereon with tungsten, tungsten nitride, or titanium nitride.

【0010】次に、第2の従来の技術を説明する。図8
の(1)に示すように、基板111上には層間絶縁膜1
12が形成され、その層間絶縁膜112に記憶ノードコ
ンタクトとなる接続孔113を形成する。その後、既知
のポリシリコン埋め込み技術により接続孔113の内部
にポリシリコンプラグ114を形成する。
Next, a second conventional technique will be described. FIG.
As shown in (1), the interlayer insulating film 1 is formed on the substrate 111.
12 are formed, and a connection hole 113 serving as a storage node contact is formed in the interlayer insulating film 112. Thereafter, a polysilicon plug 114 is formed inside the connection hole 113 by a known polysilicon embedding technique.

【0011】次いで、上記層間絶縁膜112上にポリシ
リコンプラグ114を覆うストッパ層121を窒化シリ
コンで形成する。さらにストッパ層121上にコア酸化
膜122を形成する。そして通常のリソグラフィー技術
とエッチング技術を用いて上記コア酸化膜122と上記
ストッパ層121をパターニングして、ポリシリコンプ
ラグ114に達するキャパシタを形成するための孔12
3を形成する。
Next, a stopper layer 121 covering the polysilicon plug 114 is formed on the interlayer insulating film 112 by using silicon nitride. Further, a core oxide film 122 is formed on the stopper layer 121. Then, the core oxide film 122 and the stopper layer 121 are patterned using a normal lithography technique and an etching technique to form a hole 12 for forming a capacitor reaching the polysilicon plug 114.
Form 3

【0012】次いで図8の(2)に示すように、上記孔
123の内面およびコア酸化膜122上に密着層124
をチタン膜と窒化チタン膜との積層構造で形成する。さ
らに下部電極材料層125をタングステンで形成する。
上記密着層124は、ポリシリコンプラグ114と後に
形成する上部電極との反応防止するバリア層としての機
能も有する。
Next, as shown in FIG. 8B, an adhesion layer 124 is formed on the inner surface of the hole 123 and the core oxide film 122.
Is formed in a laminated structure of a titanium film and a titanium nitride film. Further, the lower electrode material layer 125 is formed of tungsten.
The adhesion layer 124 also has a function as a barrier layer for preventing a reaction between the polysilicon plug 114 and an upper electrode formed later.

【0013】そして、コア酸化膜122上の下部電極材
料層125と密着層124とを除去するとともに、コア
酸化膜122を除去する。その結果、図8の(3)に示
すように、密着層124により底部および外側を包まれ
た有底筒状の下部電極材料125からなる下部電極12
6が形成された。
Then, the lower electrode material layer 125 and the adhesion layer 124 on the core oxide film 122 are removed, and the core oxide film 122 is removed. As a result, as shown in FIG. 8C, the lower electrode 12 made of a bottomed cylindrical lower electrode material 125 whose bottom and outside are wrapped by the adhesion layer 124.
6 was formed.

【0014】その後、図8の(4)に示すように、上記
下部電極126覆う誘電体膜127を酸化タンタルで形
成する。さらに誘電体膜127上に上部電極128をタ
ングステン、窒化タングステンもしくは窒化チタンで形
成する。
Thereafter, as shown in FIG. 8D, a dielectric film 127 covering the lower electrode 126 is formed of tantalum oxide. Further, an upper electrode 128 is formed on the dielectric film 127 using tungsten, tungsten nitride, or titanium nitride.

【0015】上記説明したように、下部電極材料として
タングステンのような金属膜を用いる場合、膜剥がれを
防止するために、予め密着層を形成する必要がある。ま
たDRAMセルの特に記憶ノードは低接合リークを維持
するためにポリシリコンプラグを用いる。その場合、電
極材料との反応防止膜として、ポリシリコンプラグ11
4上にいわゆるバリア層が必要となる。以上のような理
由から、タングステンを電極材料に用いる場合には、チ
タンと窒化チタンとの積層膜もしくは窒化チタンの単層
膜のようなバリア層となる膜および密着層となる膜が必
要になる。
As described above, when a metal film such as tungsten is used as the lower electrode material, it is necessary to form an adhesion layer in advance to prevent film peeling. In addition, a polysilicon plug is used for a DRAM cell, particularly a storage node, in order to maintain a low junction leak. In this case, a polysilicon plug 11 is used as a film for preventing reaction with the electrode material.
4 requires a so-called barrier layer. For the above reasons, when tungsten is used for the electrode material, a film to be a barrier layer and a film to be an adhesion layer such as a stacked film of titanium and titanium nitride or a single layer film of titanium nitride are required. .

【0016】[0016]

【発明が解決しようとする課題】しかしながら、スタッ
ク型キャパシタの一般的な製造方法によれば、上記説明
した密着層(バリア層)は、記憶ノード電極の側壁部分
に露出するため、誘電体膜と直接接触することになる。
上記誘電体膜は金属酸化物からなる高誘電体材料で形成
されているためにその膜中の酸素によって、もしくは、
誘電体膜の特性を改善するために行われる酸化雰囲気中
での熱処理によって、密着層(バリア層)部分が酸化さ
れ、その酸化された部分でリーク電流の増加を引き起こ
すこととなり、電気的特性の劣化となる。
However, according to the general method of manufacturing a stacked capacitor, the above-described adhesion layer (barrier layer) is exposed on the side wall portion of the storage node electrode, so that the dielectric film and the barrier layer are not exposed. You will be in direct contact.
Because the dielectric film is formed of a high dielectric material made of a metal oxide, the oxygen in the film, or
The heat treatment in an oxidizing atmosphere performed to improve the characteristics of the dielectric film oxidizes the adhesion layer (barrier layer), causing an increase in leakage current in the oxidized portion, and the electrical characteristics. Deterioration occurs.

【0017】[0017]

【課題を解決するための手段】本発明は、上記課題を解
決するためになされた半導体装置およびその製造方法で
ある。
SUMMARY OF THE INVENTION The present invention is directed to a semiconductor device and a method of manufacturing the same to solve the above-mentioned problems.

【0018】半導体装置は、底を有する筒状の第1の電
極と、前記第1の電極の少なくとも内面に形成された誘
電体膜と、前記誘電体膜を介して少なくとも前記第1の
電極の内部に形成された第2の電極とを備えたもので、
前記第1の電極の少なくとも底部に密着層を備え、前記
密着層と前記誘電体膜とが離間された状態に形成されて
いるものである。
The semiconductor device comprises a first cylindrical electrode having a bottom, a dielectric film formed on at least an inner surface of the first electrode, and at least a first electrode formed on the first electrode through the dielectric film. And a second electrode formed inside,
An adhesive layer is provided at least on the bottom of the first electrode, and the adhesive layer and the dielectric film are formed in a separated state.

【0019】具体的には、前記密着層は前記第1の電極
の底部に形成され、前記誘電体膜は前記第1の電極の内
面およびその上部に形成され、前記第2の電極は前記誘
電体膜を介して前記第1の電極の内部およびその上部に
形成されているものである。
Specifically, the adhesion layer is formed on the bottom of the first electrode, the dielectric film is formed on the inner surface of and above the first electrode, and the second electrode is formed on the dielectric. The first electrode is formed inside and above the first electrode via a body film.

【0020】もしくは、前記密着層は前記第1の電極の
底部に形成され、前記誘電体膜は前記第1の電極の内面
およびその外側面に連続して形成され、前記第2の電極
は前記誘電体膜を介して前記第1の電極の内面およびそ
の外側面に連続して形成されているものである。
Alternatively, the adhesion layer is formed on the bottom of the first electrode, the dielectric film is continuously formed on the inner surface and the outer surface of the first electrode, and the second electrode is formed on the inner surface of the first electrode. The first electrode is formed continuously on the inner surface and the outer surface of the first electrode via a dielectric film.

【0021】もしくは、前記密着層は前記第1の電極の
底部およびその外側面に連続して形成され、前記誘電体
膜は前記第1の電極の内面およびその上部に形成され、
前記第2の電極は前記誘電体膜を介して前記第1の電極
の内部およびその上部に形成されているものである。
Alternatively, the adhesion layer is formed continuously on the bottom of the first electrode and the outer surface thereof, and the dielectric film is formed on the inner surface of the first electrode and the upper thereof,
The second electrode is formed inside and above the first electrode via the dielectric film.

【0022】上記半導体装置では、密着層と誘電体膜と
が離間された状態に形成されていることから、誘電体膜
が金属酸化物からなる高誘電体材料で形成されていて
も、その誘電体膜に含まれている酸素によって、密着層
部分が酸化されることはないので、密着層の酸化による
密着層部分でのリーク電流の増加は起こらず、電気的特
性は劣化しない。
In the above-described semiconductor device, since the adhesion layer and the dielectric film are formed apart from each other, even if the dielectric film is formed of a high dielectric material made of metal oxide, the dielectric Since the adhesive layer portion is not oxidized by oxygen contained in the body film, an increase in leak current in the adhesive layer portion due to oxidation of the adhesive layer does not occur, and electrical characteristics do not deteriorate.

【0023】半導体装置の第1の製造方法は、基板上に
密着層を介して柱状の第1の電極パターンを形成する工
程と、前記基板上の前記第1の電極パターン間を前記第
1の電極パターンよりも高い状態に絶縁膜で埋め込む工
程と、前記第1の電極パターンの上部側周に絶縁膜から
なるサイドウォールを形成する工程と、前記サイドウォ
ールをマスクにして前記第1の電極パターンをエッチン
グして前記第1の電極パターンで底を有する筒状の第1
の電極を形成する工程と、前記第1の電極の少なくとも
内面に誘電体膜を形成する工程と、前記誘電体膜を被覆
する第2の電極を形成する工程とを備えた製造方法であ
る。
A first method of manufacturing a semiconductor device includes a step of forming a columnar first electrode pattern on a substrate via an adhesion layer, and a step of forming the first electrode pattern on the substrate between the first electrode patterns. Embedding an insulating film in a state higher than the electrode pattern, forming a sidewall made of an insulating film around the upper side of the first electrode pattern, and using the sidewall as a mask to form the first electrode pattern Is etched to form a cylindrical first electrode having a bottom with the first electrode pattern.
And forming a dielectric film on at least the inner surface of the first electrode, and forming a second electrode covering the dielectric film.

【0024】上記半導体装置の第1の製造方法では、誘
電体膜を形成した段階で、密着層と誘電体膜とは、絶縁
膜、サイドウォールおよび第1の電極によって離間され
た状態となっており、密着層は誘電体膜中の含まれる酸
素によって酸化されることはない。また、密着層は絶縁
膜等により覆われているので、たとえ、誘電体膜の特性
改善のための酸化性雰囲気中での熱処理を行っても、密
着層はその酸化性雰囲気に触れることはないので酸化さ
れない。
In the first method of manufacturing a semiconductor device, at the stage when the dielectric film is formed, the adhesion layer and the dielectric film are separated from each other by the insulating film, the sidewall, and the first electrode. Therefore, the adhesion layer is not oxidized by oxygen contained in the dielectric film. Further, since the adhesion layer is covered with an insulating film or the like, even if heat treatment is performed in an oxidizing atmosphere for improving the characteristics of the dielectric film, the adhesion layer does not come into contact with the oxidizing atmosphere. So it is not oxidized.

【0025】半導体装置の第2の製造方法は、基板上に
密着層を介して柱状の第1の電極パターンを形成する工
程と、前記基板上の前記第1の電極パターン間を前記第
1の電極パターンよりも高い状態に絶縁膜で埋め込む工
程と、前記第1の電極パターンの上部側周に絶縁膜から
なるサイドウォールを形成する工程と、前記サイドウォ
ールをマスクにして前記第1の電極パターンをエッチン
グして前記第1の電極パターンで底を有する筒状の第1
の電極を形成する工程と、前記絶縁膜が前記密着層の側
面を被覆する状態を維持して前記絶縁膜を除去する工程
と、前記第1の電極の内面およびその外側面に誘電体膜
を形成する工程と、前記第1の電極の内部およびその外
側面に前記誘電体膜を介して第2の電極を形成する工程
とを備えた製造方法である。
In a second method for manufacturing a semiconductor device, a step of forming a columnar first electrode pattern on a substrate via an adhesion layer and a step of forming the first electrode pattern on the substrate by the first electrode pattern are performed. Embedding an insulating film in a state higher than the electrode pattern, forming a sidewall made of an insulating film around the upper side of the first electrode pattern, and using the sidewall as a mask to form the first electrode pattern Is etched to form a cylindrical first electrode having a bottom with the first electrode pattern.
Forming an electrode, removing the insulating film while maintaining a state in which the insulating film covers the side surface of the adhesion layer, and forming a dielectric film on the inner surface and the outer surface of the first electrode. A manufacturing method comprising: a forming step; and a step of forming a second electrode on the inside and outside of the first electrode via the dielectric film.

【0026】上記半導体装置の第2の製造方法では、誘
電体膜を形成した段階で、密着層と誘電体膜とは、絶縁
膜および第1の電極によって離間された状態となってお
り、密着層は誘電体膜中の含まれる酸素によって酸化さ
れることはない。また、密着層は絶縁膜等により覆われ
ているので、たとえ、誘電体膜の特性改善のための酸化
性雰囲気中での熱処理を行っても、密着層はその酸化性
雰囲気に触れることはないので酸化されない。
In the second method of manufacturing a semiconductor device, at the stage when the dielectric film is formed, the adhesive layer and the dielectric film are separated from each other by the insulating film and the first electrode. The layer is not oxidized by the oxygen contained in the dielectric film. Further, since the adhesion layer is covered with an insulating film or the like, even if heat treatment is performed in an oxidizing atmosphere for improving the characteristics of the dielectric film, the adhesion layer does not come into contact with the oxidizing atmosphere. So it is not oxidized.

【0027】半導体装置の第3の製造方法は、基板上に
絶縁膜を形成した後、前記絶縁膜に凹部を形成する工程
と、前記凹部の内面に、密着層を形成した後に前記密着
層を介して第1の電極膜を形成する工程と、前記凹部の
内部にマスク絶縁膜を埋め込む工程と、前記絶縁膜より
も低い状態に前記第1の電極膜および前記密着層を除去
して、前記凹部の内面に前記密着層を介して第1の電極
膜よりなる第1の電極を形成する工程と、前記第1の電
極および前記密着層上を被覆するキャップ絶縁膜を形成
する工程と、前記マスク絶縁膜を選択的に除去する工程
と、前記第1の電極の少なくとも内面に誘電体膜を形成
する工程と、前記第1の電極の少なくとも内部に前記誘
電体膜を介して第2の電極を形成する工程とを備えた製
造方法である。
A third method of manufacturing a semiconductor device comprises the steps of: forming an insulating film on a substrate, forming a concave portion in the insulating film; forming an adhesive layer on the inner surface of the concave portion; Forming a first electrode film through the step, burying a mask insulating film inside the concave portion, and removing the first electrode film and the adhesion layer to a lower level than the insulating film; Forming a first electrode made of a first electrode film on the inner surface of the concave portion via the adhesion layer, forming a cap insulating film covering the first electrode and the adhesion layer, A step of selectively removing a mask insulating film; a step of forming a dielectric film on at least an inner surface of the first electrode; and a second electrode at least inside the first electrode via the dielectric film. And a step of forming.

【0028】上記半導体装置の第3の製造方法では、誘
電体膜を形成した段階で、密着層と誘電体膜とは、絶縁
膜、キャップ絶縁膜および第1の電極によって離間され
た状態となっており、誘電体膜中の含まれる酸素によっ
て酸化されることはない。また、密着層は絶縁膜等によ
り覆われているので、たとえ、誘電体膜の特性改善のた
めの酸化性雰囲気中での熱処理を行っても、密着層はそ
の酸化性雰囲気に触れることはないので酸化されない。
In the third method of manufacturing a semiconductor device, at the stage when the dielectric film is formed, the adhesion layer and the dielectric film are separated from each other by the insulating film, the cap insulating film, and the first electrode. And is not oxidized by oxygen contained in the dielectric film. Further, since the adhesion layer is covered with an insulating film or the like, even if heat treatment is performed in an oxidizing atmosphere for improving the characteristics of the dielectric film, the adhesion layer does not come into contact with the oxidizing atmosphere. So it is not oxidized.

【0029】[0029]

【発明の実施の形態】本発明の半導体装置に係わる第1
の実施の形態を、図1の概略構成断面図によって説明す
る。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS First Embodiment According to a Semiconductor Device of the Present Invention
Will be described with reference to the schematic cross-sectional view of FIG.

【0030】図1に示すように、基板11上には層間絶
縁膜12が形成され、その層間絶縁膜12に記憶ノード
コンタクトとなる接続孔13が形成されている。さらに
接続孔13の内部にはポリシリコンプラグ14が形成さ
れている。
As shown in FIG. 1, an interlayer insulating film 12 is formed on a substrate 11, and a connection hole 13 serving as a storage node contact is formed in the interlayer insulating film 12. Further, a polysilicon plug 14 is formed inside the connection hole 13.

【0031】上記ポリシリコンプラグ14上にはそのポ
リシリコンプラグ15に接続する密着層15が、例えば
チタン膜と窒化チタン膜との積層構造で形成されてい
る。上記密着層15上には底を有する筒状の第1の電極
21が、例えばタングステンもしくは窒化タングステン
で形成されている。また、第1の電極21および密着層
15の周囲には絶縁膜16が第1の電極21よりも高い
状態に形成されている。さらに上記絶縁膜16の側壁上
部には、第1の電極21上を被覆するサイドウォール1
7が、例えば窒化シリコン膜等の絶縁膜16とエッチン
グ選択比がとれるような材料で形成されている。
On the polysilicon plug 14, an adhesive layer 15 connected to the polysilicon plug 15 is formed in a laminated structure of, for example, a titanium film and a titanium nitride film. On the adhesion layer 15, a cylindrical first electrode 21 having a bottom is formed of, for example, tungsten or tungsten nitride. The insulating film 16 is formed around the first electrode 21 and the adhesion layer 15 so as to be higher than the first electrode 21. Further, on the upper portion of the side wall of the insulating film 16, the side wall 1 covering the first electrode 21 is formed.
7 is made of a material that can have an etching selectivity with the insulating film 16 such as a silicon nitride film.

【0032】上記第1の電極21の少なくとも内面には
誘電体膜22が、例えば酸化タンタルのような高誘電体
材料もしくはBST(SrBi2 Ta2 9 :ビスマス
ストロンチウムタンタル酸化物)、STO(Sr2 Ta
2 7 :ストロンチウムタンタル酸化物)などの金属酸
化物のような強誘電体材料で形成されている。具体的に
は、上記第1の電極21の内面、サイドウォール17上
および絶縁膜16上に上記誘電体膜22が形成されてい
る。さらに上記誘電体膜22を介して少なくとも上記第
1の電極21の内部に第2の電極23が、例えばタング
ステン、窒化タングステンもしくは窒化チタンで形成さ
れている。具体的には、上記第2の電極23は、上記第
1の電極21の内部を埋め込み、かつ上記誘電体膜22
上に形成されている。
On at least the inner surface of the first electrode 21, a dielectric film 22 is formed of a high dielectric material such as tantalum oxide, BST (SrBi 2 Ta 2 O 9 : bismuth strontium tantalum oxide), STO (Sr 2 Ta
It is made of a ferroelectric material such as a metal oxide such as 2 O 7 (strontium tantalum oxide). Specifically, the dielectric film 22 is formed on the inner surface of the first electrode 21, on the sidewall 17, and on the insulating film 16. Further, a second electrode 23 is formed at least inside the first electrode 21 with the dielectric film 22 interposed therebetween, for example, made of tungsten, tungsten nitride or titanium nitride. Specifically, the second electrode 23 embeds the inside of the first electrode 21, and
Is formed on.

【0033】なお、誘電体膜22に強誘電体材料を用い
た場合には、第1、第2の電極21、23は、白金やイ
リジウム合金等で形成する。
When a ferroelectric material is used for the dielectric film 22, the first and second electrodes 21 and 23 are formed of platinum, an iridium alloy, or the like.

【0034】上記第1の半導体装置では、誘電体膜22
と密着層15とは、絶縁膜16、サイドウォール17、
第1の電極21によって離間された状態に形成されてい
る。そのため、誘電体膜22が金属酸化物からなる高誘
電体材料で形成されていても、その誘電体膜22に含ま
れている酸素によって、密着層15が酸化されることは
ないので、密着層15の酸化による密着層15の部分で
のリーク電流の増加は起こらず、電気的特性は劣化しな
い。
In the first semiconductor device, the dielectric film 22
And the adhesion layer 15, the insulating film 16, the side wall 17,
The first electrodes 21 are formed so as to be separated from each other. Therefore, even if the dielectric film 22 is formed of a high-dielectric material made of a metal oxide, the adhesive layer 15 is not oxidized by oxygen contained in the dielectric film 22. The leakage current in the portion of the adhesion layer 15 due to the oxidation of 15 does not increase, and the electrical characteristics do not deteriorate.

【0035】次に、本発明の半導体装置に係わる第2の
実施の形態を、図2の概略構成断面図によって説明す
る。図2では、前記図1によって示した構成部品と同様
のものには同一符号を付与する。
Next, a second embodiment of the semiconductor device according to the present invention will be described with reference to the schematic sectional view of FIG. 2, the same components as those shown in FIG. 1 are denoted by the same reference numerals.

【0036】図2に示すように、基板11上には層間絶
縁膜12が形成され、その層間絶縁膜12に記憶ノード
コンタクトとなる接続孔13が形成されている。さらに
接続孔13の内部にはポリシリコンプラグ14が形成さ
れている。
As shown in FIG. 2, an interlayer insulating film 12 is formed on a substrate 11, and a connection hole 13 serving as a storage node contact is formed in the interlayer insulating film 12. Further, a polysilicon plug 14 is formed inside the connection hole 13.

【0037】上記ポリシリコンプラグ14上にはそのポ
リシリコンプラグ15に接続する密着層15が、例えば
チタン膜と窒化チタン膜との積層構造で形成されてい
る。上記密着層15上には底を有する筒状の第1の電極
21が、例えばタングステンもしくは窒化タングステン
で形成されている。また、第1の電極21の下部側およ
び密着層15の周囲には絶縁膜16が、例えば酸化シリ
コン膜で形成されている。なお、図示したように、絶縁
膜16の下面にストッパ層31を例えば窒化シリコン膜
で形成してもよい。
On the polysilicon plug 14, an adhesive layer 15 connected to the polysilicon plug 15 is formed in a laminated structure of, for example, a titanium film and a titanium nitride film. On the adhesion layer 15, a cylindrical first electrode 21 having a bottom is formed of, for example, tungsten or tungsten nitride. Further, an insulating film 16 is formed of, for example, a silicon oxide film on the lower side of the first electrode 21 and around the adhesion layer 15. As illustrated, the stopper layer 31 may be formed on the lower surface of the insulating film 16 by, for example, a silicon nitride film.

【0038】上記第1の電極21の内面および外面に連
続した状態で誘電体膜22が、例えば酸化タンタルのよ
うな高誘電体材料もしくはBST(SrBi2 Ta2
9 :ビスマスストロンチウムタンタル酸化物)、STO
(Sr2 Ta2 7 :ストロンチウムタンタル酸化物)
などの金属酸化物のような強誘電体材料で形成されてい
る。さらに上記誘電体膜22を介して少なくとも上記第
1の電極21の内部に第2の電極23が、例えばタング
ステン、窒化タングステンもしくは窒化チタンで形成さ
れている。具体的には、上記第2の電極23は、上記誘
電体膜22を介して上記第1の電極21の内部および外
部に連続した状態で形成されている。
The dielectric film 22 is made of a high dielectric material such as tantalum oxide or BST (SrBi 2 Ta 2 O) in a state where the dielectric film 22 is continuous with the inner and outer surfaces of the first electrode 21.
9 : bismuth strontium tantalum oxide), STO
(Sr 2 Ta 2 O 7 : strontium tantalum oxide)
It is formed of a ferroelectric material such as a metal oxide. Further, a second electrode 23 is formed at least inside the first electrode 21 with the dielectric film 22 interposed therebetween, for example, made of tungsten, tungsten nitride or titanium nitride. Specifically, the second electrode 23 is formed continuously inside and outside the first electrode 21 via the dielectric film 22.

【0039】なお、誘電体膜22に強誘電体材料を用い
た場合には、第1、第2の電極21、23は、白金やイ
リジウム合金等で形成する。
When a ferroelectric material is used for the dielectric film 22, the first and second electrodes 21 and 23 are formed of platinum, an iridium alloy, or the like.

【0040】上記第2の半導体装置では、誘電体膜22
と密着層15とは、絶縁膜16と第1の電極21とによ
って離間された状態に形成されている。そのため、誘電
体膜22が金属酸化物からなる高誘電体材料で形成され
ていても、その誘電体膜22に含まれている酸素によっ
て、密着層15が酸化されることはないので、密着層1
5の酸化による密着層15の部分でのリーク電流の増加
は起こらず、電気的特性は劣化しない。
In the second semiconductor device, the dielectric film 22
The contact layer 15 is formed so as to be separated by the insulating film 16 and the first electrode 21. Therefore, even if the dielectric film 22 is formed of a high-dielectric material made of a metal oxide, the adhesive layer 15 is not oxidized by oxygen contained in the dielectric film 22. 1
No increase in the leak current occurs in the portion of the adhesion layer 15 due to oxidation of 5, and the electrical characteristics do not deteriorate.

【0041】次に、本発明の半導体装置に係わる第3の
実施の形態を、図3の概略構成断面図によって説明す
る。図3では、前記図1によって示した構成部品と同様
のものには同一符号を付与する。
Next, a third embodiment of the semiconductor device according to the present invention will be described with reference to the schematic sectional view of FIG. 3, the same components as those shown in FIG. 1 are denoted by the same reference numerals.

【0042】図3に示すように、基板11上には層間絶
縁膜12が形成され、その層間絶縁膜12に記憶ノード
コンタクトとなる接続孔13が形成されている。さらに
接続孔13の内部にはポリシリコンプラグ14が形成さ
れている。
As shown in FIG. 3, an interlayer insulating film 12 is formed on a substrate 11, and a connection hole 13 serving as a storage node contact is formed in the interlayer insulating film 12. Further, a polysilicon plug 14 is formed inside the connection hole 13.

【0043】上記ポリシリコンプラグ14上にはそのポ
リシリコンプラグ15に接続する密着層15を介して、
底を有する筒状の第1の電極21が、例えばタングステ
ンもしくは窒化タングステンで形成されている。上記密
着層15は、上記第1の電極の底部および外側に連続的
に形成されが、例えばチタン膜と窒化チタン膜との積層
構造で形成されている。さらに密着層15の外側には、
第1の電極21や密着層15よりも高い状態に絶縁膜1
6が、例えば酸化シリコン膜で形成されている。また、
第1の電極21や密着層15上にはキャップ絶縁膜18
が、例えば窒化シリコン膜で形成されている。
On the polysilicon plug 14, an adhesive layer 15 connected to the polysilicon plug 15 is provided.
The cylindrical first electrode 21 having a bottom is formed of, for example, tungsten or tungsten nitride. The adhesion layer 15 is continuously formed on the bottom and the outside of the first electrode, and has a laminated structure of, for example, a titanium film and a titanium nitride film. Further, on the outside of the adhesion layer 15,
The insulating film 1 is set higher than the first electrode 21 and the adhesion layer 15.
6 is formed of, for example, a silicon oxide film. Also,
The cap insulating film 18 is formed on the first electrode 21 and the adhesion layer 15.
Is formed of, for example, a silicon nitride film.

【0044】上記第1の電極21の内面および上記キャ
ップ絶縁膜18、絶縁膜16上には、連続した状態で誘
電体膜22が、例えば酸化タンタルのような高誘電体材
料もしくはBST(SrBi2 Ta2 9 :ビスマスス
トロンチウムタンタル酸化物)、STO(Sr2 Ta2
7 :ストロンチウムタンタル酸化物)などの金属酸化
物のような強誘電体材料で形成されている。さらに上記
誘電体膜22を介して上記第1の電極21の内部を埋め
込みかつ誘電体膜22上に第2の電極23が、例えばタ
ングステン、窒化タングステンもしくは窒化チタンで連
続して形成されている。
On the inner surface of the first electrode 21 and on the cap insulating film 18 and the insulating film 16, a dielectric film 22 is continuously formed of a high dielectric material such as tantalum oxide or BST (SrBi 2 Ta 2 O 9 : bismuth strontium tantalum oxide), STO (Sr 2 Ta 2
It is formed of a ferroelectric material such as a metal oxide such as O 7 (strontium tantalum oxide). Further, the inside of the first electrode 21 is buried through the dielectric film 22 and a second electrode 23 is continuously formed on the dielectric film 22 with, for example, tungsten, tungsten nitride or titanium nitride.

【0045】なお、誘電体膜22に強誘電体材料を用い
た場合には、第1、第2の電極21、23は、白金やイ
リジウム合金等で形成する。
When a ferroelectric material is used for the dielectric film 22, the first and second electrodes 21 and 23 are formed of platinum, an iridium alloy, or the like.

【0046】上記第3の半導体装置では、誘電体膜22
と密着層15とは、絶縁膜16、キャップ絶縁膜18お
よび第1の電極21とによって離間された状態に形成さ
れている。そのため、誘電体膜22が金属酸化物からな
る高誘電体材料で形成されていても、その誘電体膜22
に含まれている酸素によって、密着層15が酸化される
ことはないので、密着層15の酸化による密着層15の
部分でのリーク電流の増加は起こらず、電気的特性は劣
化しない。
In the third semiconductor device, the dielectric film 22
The contact layer 15 is formed so as to be separated from the insulating film 16, the cap insulating film 18, and the first electrode 21. Therefore, even if the dielectric film 22 is formed of a high dielectric material made of a metal oxide,
Is not oxidized by the oxygen contained in the adhesive layer 15, so that the oxidation of the adhesive layer 15 does not increase the leakage current in the portion of the adhesive layer 15, and the electrical characteristics do not deteriorate.

【0047】次に、本発明の第1の製造方法に係わる実
施の形態を、図4の製造工程断面図によって説明する。
図4では、前記図1によって説明した半導体装置の製造
方法を示し、前記図1によって示した構成部品と同様の
ものには同一符号を付与する。
Next, an embodiment according to a first manufacturing method of the present invention will be described with reference to a manufacturing process sectional view of FIG.
FIG. 4 shows a method of manufacturing the semiconductor device described with reference to FIG. 1, and the same components as those shown in FIG.

【0048】図4の(1)に示すように、基板11上に
層間絶縁膜12を形成し、その層間絶縁膜12に記憶ノ
ードコンタクトとなる接続孔13を形成する。その後、
既知のポリシリコン埋め込み技術により接続孔13の内
部にポリシリコンプラグ14を形成する。すなわち、接
続孔13を埋め込む状態にポリシリコン膜を成膜した
後、エッチバックもしくは化学的機械研磨により接続孔
13の内部以外のポリシリコン膜を除去して、接続孔1
3の内部にポリシリコン膜からなるポリシリコンプラグ
14を形成する。
As shown in FIG. 4A, an interlayer insulating film 12 is formed on a substrate 11, and a connection hole 13 serving as a storage node contact is formed in the interlayer insulating film 12. afterwards,
A polysilicon plug 14 is formed inside the connection hole 13 by a known polysilicon embedding technique. That is, after a polysilicon film is formed in a state in which the connection hole 13 is buried, the polysilicon film other than the inside of the connection hole 13 is removed by etch back or chemical mechanical polishing.
Then, a polysilicon plug 14 made of a polysilicon film is formed inside the semiconductor device 3.

【0049】次いで、上記層間絶縁膜12上にポリシリ
コンプラグ14を覆う密着層15を、例えばスパッタリ
ングによってチタン膜を30nmの厚さに堆積し、さら
に窒化チタン膜を50nmの厚さに堆積して形成する。
次いで700℃、30分間のRTA(Rapid Thermal An
nealing )処理を行って緻密化を図る。その後、例えば
スパッタリングによって、第1の電極膜24をタングス
テンもしくは窒化タングステンを所望の厚さに堆積して
形成する。この第1の電極膜24の厚さは最終的な第1
の電極(下部電極)の高さをほぼ決定するもので、デバ
イスの適用世代と使用する誘電体材料により、適宜決定
される。
Next, an adhesion layer 15 covering the polysilicon plug 14 is deposited on the interlayer insulating film 12 by, for example, sputtering to deposit a titanium film to a thickness of 30 nm and further depositing a titanium nitride film to a thickness of 50 nm. Form.
Then, RTA (Rapid Thermal Anion) at 700 ° C. for 30 minutes.
nealing) A densification process is performed. Thereafter, the first electrode film 24 is formed by depositing tungsten or tungsten nitride to a desired thickness by, for example, sputtering. The thickness of the first electrode film 24 is
The height of the electrode (lower electrode) is substantially determined, and is appropriately determined depending on the application generation of the device and the dielectric material used.

【0050】次いで通常のリソグラフィー技術とエッチ
ング技術を用いて、上記第1の電極膜24と上記密着層
15をパターニングして、密着層15を介してポリシリ
コンプラグ14に接続するもので記憶ノードパターンと
なる第1の電極パターン25を形成する。
Next, the first electrode film 24 and the adhesion layer 15 are patterned using ordinary lithography and etching techniques and connected to the polysilicon plug 14 via the adhesion layer 15 to form a storage node pattern. A first electrode pattern 25 is formed.

【0051】次いで、上記第1の電極パターン25を覆
う状態に絶縁膜16を、例えばSOG(Spin on glass
)塗布もしくは高密度プラズマCVD法によって形成
する。その後、研摩技術(例えば化学的機械研磨)もし
くはエッチバックによって第1の電極パターン25の上
部が露出するまで上記絶縁膜16を除去する。さらに例
えばエッチングによって、上記絶縁膜16の表面より低
くなるように第1の電極パターン25をエッチングす
る。この結果、第1の電極パターン25の側方はこの第
1の電極パターン25よりも高い状態に絶縁膜16が埋
め込まれた状態となる。
Next, the insulating film 16 is formed to cover the first electrode pattern 25 by, for example, SOG (Spin on glass).
) It is formed by coating or high-density plasma CVD. Thereafter, the insulating film 16 is removed by a polishing technique (for example, chemical mechanical polishing) or an etch back until the upper portion of the first electrode pattern 25 is exposed. Further, the first electrode pattern 25 is etched by, for example, etching so as to be lower than the surface of the insulating film 16. As a result, the side of the first electrode pattern 25 is in a state where the insulating film 16 is buried in a state higher than the first electrode pattern 25.

【0052】次に図4の(2)に示すように、上記第1
の電極パターン25および絶縁膜16上にサイドウォー
ル用絶縁膜を例えば上記絶縁膜16とエッチング選択性
を有する窒化シリコン膜で形成する。その後、上記サイ
ドウォール用絶縁膜をエッチバックして、第1の電極パ
ターン25の上部側周に窒化シリコン膜からなるサイド
ウォール17を形成する。このサイドウォール17の厚
さがキャパシタの第1の電極(下部電極)の厚さを決定
する。
Next, as shown in (2) of FIG.
On the electrode pattern 25 and the insulating film 16, an insulating film for a sidewall is formed of, for example, a silicon nitride film having etching selectivity with the insulating film 16. After that, the sidewall insulating film is etched back to form a sidewall 17 made of a silicon nitride film around the upper side of the first electrode pattern 25. The thickness of the side wall 17 determines the thickness of the first electrode (lower electrode) of the capacitor.

【0053】次いで図4の(3)に示すように、上記絶
縁膜16およびサイドウォール17をエッチングマスク
にして、上記第1の電極パターン25をエッチングし、
底を有する筒状の第1の電極(下部電極)21を形成す
る。このエッチングでは、第1の電極パターン25の底
部を残すようにエッチングを調整する。
Next, as shown in FIG. 4C, the first electrode pattern 25 is etched using the insulating film 16 and the side walls 17 as an etching mask.
A cylindrical first electrode (lower electrode) 21 having a bottom is formed. In this etching, the etching is adjusted such that the bottom of the first electrode pattern 25 is left.

【0054】次に図4の(4)に示すように、例えば化
学的気相成長法によって、第1の電極21の内面および
サイドウォール17、絶縁膜16上に誘電体膜22を、
例えば酸化タンタル(Ta2 5 )を9nmの厚さに堆
積して形成する。その後、400℃〜450℃程度の温
度のオゾンもしくは酸素雰囲気で熱処理を行う。または
紫外線の照射下のオゾン雰囲気で熱処理を行う。その後
化学的気相成長法によって、上記誘電体膜22を覆う状
態にタングステンもしくは窒化タングステンを堆積し
て、セルプレート電極となる第2の電極23を形成す
る。
Next, as shown in FIG. 4 (4), a dielectric film 22 is formed on the inner surface of the first electrode 21, the side wall 17 and the insulating film 16 by, for example, a chemical vapor deposition method.
For example, it is formed by depositing tantalum oxide (Ta 2 O 5 ) to a thickness of 9 nm. Thereafter, heat treatment is performed in an ozone or oxygen atmosphere at a temperature of about 400 ° C. to 450 ° C. Alternatively, heat treatment is performed in an ozone atmosphere under irradiation of ultraviolet rays. Thereafter, tungsten or tungsten nitride is deposited so as to cover the dielectric film 22 by chemical vapor deposition to form a second electrode 23 serving as a cell plate electrode.

【0055】上記半導体装置の第1の製造方法では、誘
電体膜22を形成した段階で、密着層15と誘電体膜2
2とは、絶縁膜16、サイドウォール17および第1の
電極21によって離間された状態となっており、密着層
15は誘電体膜22中の含まれる酸素によって酸化され
ることはない。また、密着層15は絶縁膜16等により
覆われているので、たとえ、誘電体膜22の特性改善の
ための酸化性雰囲気中での熱処理を行っても、密着層1
5はその酸化性雰囲気に触れることはないので酸化され
ない。
In the first method of manufacturing a semiconductor device, when the dielectric film 22 is formed, the adhesion layer 15 and the dielectric film 2 are formed.
2 is separated by the insulating film 16, the side wall 17 and the first electrode 21, and the adhesion layer 15 is not oxidized by oxygen contained in the dielectric film 22. Further, since the adhesion layer 15 is covered with the insulating film 16 and the like, even if the heat treatment in an oxidizing atmosphere for improving the characteristics of the dielectric film 22 is performed, the adhesion layer 1
5 is not oxidized because it does not touch the oxidizing atmosphere.

【0056】次に、本発明の第2の製造方法に係わる実
施の形態を、図5の製造工程断面図によって説明する。
図5では、前記図2によって説明した半導体装置の製造
方法を示し、前記図2によって示した構成部品と同様の
ものには同一符号を付与する。
Next, an embodiment according to the second manufacturing method of the present invention will be described with reference to a manufacturing step sectional view of FIG.
FIG. 5 shows a method of manufacturing the semiconductor device described with reference to FIG. 2, and the same components as those shown in FIG. 2 are denoted by the same reference numerals.

【0057】前記図4の(1)〜(3)によって説明し
たのと同様の製造方法により第1の電極22を形成す
る。その後、サイドウォール17および絶縁膜16を、
例えばフッ酸等によりエッチング除去する。その際、図
5の(1)に示すように、絶縁膜16を密着層15が露
出しないような膜厚を残しておく。このようにして、密
着層15上に底を有する筒状の第1の電極21を形成す
る。
The first electrode 22 is formed by the same manufacturing method as described with reference to FIG. 4 (1) to (3). Then, the side wall 17 and the insulating film 16 are
For example, it is removed by etching with hydrofluoric acid or the like. At this time, as shown in FIG. 5A, the insulating film 16 is left with such a thickness that the adhesion layer 15 is not exposed. Thus, the cylindrical first electrode 21 having a bottom is formed on the adhesion layer 15.

【0058】次いで、図5の(2)に示すように、例え
ば化学的気相成長法によって、第1の電極21の内面か
ら外側面および絶縁膜16上に、例えば酸化タンタル
(Ta2 5 )を9nmの厚さに堆積して誘電体膜22
を形成する。その後、400℃〜450℃程度の温度の
オゾンもしくは酸素雰囲気で熱処理を行う。または紫外
線の照射下のオゾン雰囲気で熱処理を行う。その後化学
的気相成長法によって、上記誘電体膜22を覆う状態に
タングステンもしくは窒化タングステンを堆積して、セ
ルプレート電極となる第2の電極23を形成する。
Next, as shown in FIG. 5 (2), for example, tantalum oxide (Ta 2 O 5) is formed on the insulating film 16 from the inner surface to the outer surface of the first electrode 21 by, for example, chemical vapor deposition. ) Is deposited to a thickness of 9 nm to form a dielectric film 22.
To form Thereafter, heat treatment is performed in an ozone or oxygen atmosphere at a temperature of about 400 ° C. to 450 ° C. Alternatively, heat treatment is performed in an ozone atmosphere under irradiation of ultraviolet rays. Thereafter, tungsten or tungsten nitride is deposited so as to cover the dielectric film 22 by chemical vapor deposition to form a second electrode 23 serving as a cell plate electrode.

【0059】上記半導体装置の第2の製造方法では、誘
電体膜22を形成した段階で、密着層15と誘電体膜2
2とは、絶縁膜16および第1の電極21によって離間
された状態となっており、誘電体膜22中の含まれる酸
素によって酸化されることはない。また、密着層15は
絶縁膜等により覆われているので、たとえ、誘電体膜2
2の特性改善のための酸化性雰囲気中での熱処理を行っ
ても、密着層15はその酸化性雰囲気に触れることはな
いので酸化されない。
In the second method of manufacturing a semiconductor device, when the dielectric film 22 is formed, the adhesion layer 15 and the dielectric film 2 are formed.
2 is separated by the insulating film 16 and the first electrode 21, and is not oxidized by oxygen contained in the dielectric film 22. Further, since the adhesion layer 15 is covered with an insulating film or the like, for example, the dielectric film 2
Even if the heat treatment is performed in an oxidizing atmosphere for improving the characteristics of No. 2, the adhesion layer 15 is not oxidized because it does not contact the oxidizing atmosphere.

【0060】次に、本発明の第3の製造方法に係わる実
施の形態を、図6の製造工程断面図によって説明する。
図6では、前記図3によって説明した半導体装置の製造
方法を示し、前記図3によって示した構成部品と同様の
ものには同一符号を付与する。
Next, an embodiment according to a third manufacturing method of the present invention will be described with reference to a manufacturing process sectional view of FIG.
FIG. 6 shows a method of manufacturing the semiconductor device described with reference to FIG. 3, and the same components as those shown in FIG.

【0061】図6の(1)に示すように、基板11上に
層間絶縁膜12を形成し、その層間絶縁膜12に記憶ノ
ードコンタクトとなる接続孔13を形成する。その後、
既知のポリシリコン埋め込み技術により接続孔13の内
部にポリシリコンプラグ14を形成する。すなわち、接
続孔13を埋め込む状態にポリシリコン膜を成膜した
後、エッチバックもしくは化学的機械研磨により接続孔
13の内部以外のポリシリコン膜を除去して、接続孔1
3の内部にポリシリコン膜からなるポリシリコンプラグ
14を形成する。
As shown in FIG. 6A, an interlayer insulating film 12 is formed on a substrate 11, and a connection hole 13 serving as a storage node contact is formed in the interlayer insulating film 12. afterwards,
A polysilicon plug 14 is formed inside the connection hole 13 by a known polysilicon embedding technique. That is, after a polysilicon film is formed in a state in which the connection hole 13 is buried, the polysilicon film other than the inside of the connection hole 13 is removed by etch back or chemical mechanical polishing.
Then, a polysilicon plug 14 made of a polysilicon film is formed inside the semiconductor device 3.

【0062】次いで、上記層間絶縁膜12上にポリシリ
コンプラグ14を覆うストッパ層31を、例えばスパッ
タリングによってチタン膜を堆積して形成する。さらに
ストッパ層31上に絶縁膜16を、例えば化学的気相成
長法によって、酸化シリコンを堆積して形成する。そし
て通常のリソグラフィー技術とエッチング技術を用いて
上記絶縁膜16と上記ストッパ層31とをパターニング
して、ポリシリコンプラグ14に達するキャパシタを形
成するための凹部19を形成する。このエッチングで
は、上記ストッパ層31をエッチングストッパとして用
いることで、絶縁膜16を制御性よくエッチングするこ
とが可能になる。なお、絶縁膜16に凹部19を形成し
た後、続けてストッパ層31のエッチングを行い、ポリ
シリコンプラグ14に通じる凹部19とする。
Next, a stopper layer 31 covering the polysilicon plug 14 is formed on the interlayer insulating film 12 by depositing a titanium film by, for example, sputtering. Further, the insulating film 16 is formed on the stopper layer 31 by depositing silicon oxide by, for example, a chemical vapor deposition method. Then, the insulating film 16 and the stopper layer 31 are patterned using a normal lithography technique and an etching technique to form a concave portion 19 for forming a capacitor reaching the polysilicon plug 14. In this etching, the insulating film 16 can be etched with good controllability by using the stopper layer 31 as an etching stopper. After forming the concave portion 19 in the insulating film 16, the stopper layer 31 is continuously etched to form the concave portion 19 communicating with the polysilicon plug 14.

【0063】次いで、上記凹部19の内面および絶縁膜
16上に密着層15をチタン膜と窒化チタン膜との積層
構造で形成する。さらに第1の電極膜24をタングステ
ンを堆積して形成する。上記密着層15および第1の電
極膜24の成膜では、凹部19内に空間が残る状態に行
う。続いて、上記空間を埋め込むように、マスク絶縁膜
32を、例えばSOG(Spin on glass )もしくはレジ
スト膜で形成する。その後、エッチバック等の技術によ
り、凹部19の内部のみにマスク絶縁膜32を残す。こ
のマスク絶縁膜32は、密着層15や第1の電極膜24
をエッチングする際のエッチングストッパとなり、また
化学的機械研磨時の研摩ストッパとなる膜であり、絶縁
膜16や後に形成する保護絶縁膜とエッチング選択比が
とれる材料で形成される必要がある。
Next, the adhesion layer 15 is formed on the inner surface of the concave portion 19 and on the insulating film 16 in a laminated structure of a titanium film and a titanium nitride film. Further, the first electrode film 24 is formed by depositing tungsten. The formation of the adhesion layer 15 and the first electrode film 24 is performed such that a space remains in the recess 19. Subsequently, the mask insulating film 32 is formed of, for example, SOG (Spin on glass) or a resist film so as to fill the space. After that, the mask insulating film 32 is left only inside the concave portion 19 by a technique such as etch back. This mask insulating film 32 is formed of the adhesive layer 15 and the first electrode film 24.
And a polishing stopper during chemical mechanical polishing, and must be formed of a material having an etching selectivity with the insulating film 16 and a protective insulating film to be formed later.

【0064】その後、図6の(2)に示すように、例え
ば化学的機械研磨もしくはエッチバックによって、絶縁
膜16よりも低い状態に第1の電極膜24および密着層
15を除去して、凹部19の内面に密着層15を介して
第1の電極膜24よりなる第1の電極21を形成する。
その際、密着層15は、第1の電極膜24よりも低い状
態に形成する。このようにして、密着層15により底部
および外側を包まれた有底筒状の第1の電極膜24から
なる第1の電極21が形成される。
Thereafter, as shown in FIG. 6 (2), the first electrode film 24 and the adhesive layer 15 are removed to a lower level than the insulating film 16 by, for example, chemical mechanical polishing or etch back, and the concave portion is formed. A first electrode 21 composed of a first electrode film 24 is formed on the inner surface of the substrate 19 with the adhesion layer 15 interposed therebetween.
At that time, the adhesion layer 15 is formed to be lower than the first electrode film 24. In this manner, the first electrode 21 including the bottomed cylindrical first electrode film 24 whose bottom and outside are wrapped by the adhesion layer 15 is formed.

【0065】次いで、図6の(3)に示すように、例え
ば化学的気相成長法によって、第1の電極21および密
着層15上を被覆する状態にキャップ絶縁膜18を、例
えば窒化シリコン膜もしくは酸化シリコン膜で形成す
る。なお、キャップ絶縁膜18は、密着層15が被覆さ
れていればよく、いわゆるサイドウォール形状であても
よい。またキャップ絶縁膜18は、その後のエッチング
工程において、密着層15が露出しないような膜厚に形
成する必要がある。したがって、窒化シリコン膜で形成
するか、またはマスク絶縁膜32にSOG(Spin on gl
ass )を用いた場合、そのマスク絶縁膜32との選択比
が取れる酸化シリコン膜で形成することが可能である。
Next, as shown in FIG. 6C, the cap insulating film 18 is covered with, for example, a silicon nitride film so as to cover the first electrode 21 and the adhesion layer 15 by, for example, chemical vapor deposition. Alternatively, it is formed using a silicon oxide film. Note that the cap insulating film 18 only needs to be covered with the adhesion layer 15, and may have a so-called sidewall shape. In addition, the cap insulating film 18 needs to be formed to a thickness such that the adhesion layer 15 is not exposed in a subsequent etching step. Therefore, the mask insulating film 32 is formed of a silicon nitride film or SOG (Spin on gl
When ass) is used, it can be formed of a silicon oxide film having a high selectivity with respect to the mask insulating film 32.

【0066】その後、図6の(4)に示すように、マス
ク絶縁膜32〔前記図6の(3)参照〕をエッチング等
により選択的に除去して再び凹部19を開口する。次い
で、例えば化学的気相成長法によって、凹部19の内面
およびキャップ絶縁膜18、絶縁膜16上に誘電体膜2
2を、例えば酸化タンタル(Ta2 5 )を例えば9n
mの厚さに堆積して形成する。その後、400℃〜45
0℃程度の温度のオゾンもしくは酸素雰囲気で熱処理を
行う。または紫外線の照射下のオゾン雰囲気で熱処理を
行う。その後化学的気相成長法によって、上記凹部19
を埋め込みかつ誘電体膜22を覆う状態にタングステン
もしくは窒化タングステンを堆積して、セルプレート電
極となる第2の電極23を形成する。このようにして、
第1の電極21の内部に誘電体膜22を介して第2の電
極23が形成される。
Thereafter, as shown in FIG. 6D, the mask insulating film 32 [see FIG. 6C] is selectively removed by etching or the like, and the recess 19 is opened again. Next, the dielectric film 2 is formed on the inner surface of the concave portion 19 and the cap insulating film 18 and the insulating film 16 by, for example, a chemical vapor deposition method.
2, for example, tantalum oxide (Ta 2 O 5 )
It is formed by depositing to a thickness of m. After that, 400 ° C ~ 45
The heat treatment is performed in an ozone or oxygen atmosphere at a temperature of about 0 ° C. Alternatively, heat treatment is performed in an ozone atmosphere under irradiation of ultraviolet rays. Thereafter, the recesses 19 are formed by chemical vapor deposition.
Is deposited and tungsten or tungsten nitride is deposited so as to cover the dielectric film 22 to form a second electrode 23 serving as a cell plate electrode. In this way,
A second electrode 23 is formed inside the first electrode 21 via a dielectric film 22.

【0067】上記半導体装置の第3の製造方法では、誘
電体膜22を形成した段階で、密着層15と誘電体膜と
は、絶縁膜16、キャップ絶縁膜19および第1の電極
23によって離間された状態となっており、誘電体膜2
2中の含まれる酸素によって酸化されることはない。ま
た、密着層15は絶縁膜16等により覆われているの
で、たとえ、誘電体膜22の特性改善のための酸化性雰
囲気中での熱処理を行っても、密着層15はその酸化性
雰囲気に触れることはないので酸化されない。
In the third method of manufacturing a semiconductor device, when the dielectric film 22 is formed, the adhesion layer 15 and the dielectric film are separated from each other by the insulating film 16, the cap insulating film 19, and the first electrode 23. And the dielectric film 2
It is not oxidized by the oxygen contained in 2. Further, since the adhesion layer 15 is covered with the insulating film 16 and the like, even if heat treatment is performed in an oxidizing atmosphere for improving the characteristics of the dielectric film 22, the adhesion layer 15 is kept in the oxidizing atmosphere. It is not oxidized because it does not touch.

【0068】[0068]

【発明の効果】以上、説明したように本発明の半導体装
置によれば、密着層と誘電体膜とが離間された状態に形
成されているので、誘電体膜が金属酸化物からなる高誘
電体材料で形成されていても、その誘電体膜に含まれて
いる酸素によって、密着層部分が酸化されることはな
い。そのため、密着層の酸化による密着層部分でのリー
ク電流の増加は起こらず、電気的特性は劣化しない。よ
って、信頼性の高いキャパシタが実現される。
As described above, according to the semiconductor device of the present invention, since the adhesion layer and the dielectric film are formed apart from each other, the dielectric film is made of a metal oxide and has a high dielectric constant. Even if it is formed of a body material, the adhesion layer portion is not oxidized by oxygen contained in the dielectric film. Therefore, an increase in leakage current in the contact layer due to oxidation of the contact layer does not occur, and the electrical characteristics do not deteriorate. Therefore, a highly reliable capacitor is realized.

【0069】本発明の第1の製造方法によれば、誘電体
膜を形成した段階で、密着層と誘電体膜とは、絶縁膜、
サイドウォールおよび第1の電極によって離間された状
態に形成することができる。また、本発明の第2の製造
方法によれば、誘電体膜を形成した段階で、密着層と誘
電体膜とは、絶縁膜および第1の電極によって離間され
た状態に形成することができる。さらに本発明の第3の
製造方法によれば、誘電体膜を形成した段階で、密着層
と誘電体膜とは、絶縁膜、キャップ絶縁膜および第1の
電極によって離間された状態に形成することができる。
そのため、密着層は誘電体膜中の含まれる酸素によって
酸化されない。また、密着層は絶縁膜等により覆われて
いるので、たとえ、誘電体膜の特性改善のための酸化性
雰囲気中での熱処理を行っても、密着層はその酸化性雰
囲気に触れることはないので酸化されない。よって、電
気的特性に優れた信頼性の高いキャパシタを備えた半導
体装置を形成することができる。
According to the first manufacturing method of the present invention, at the stage when the dielectric film is formed, the adhesion layer and the dielectric film are separated from the insulating film,
It can be formed in a state separated by the sidewall and the first electrode. According to the second manufacturing method of the present invention, at the stage when the dielectric film is formed, the adhesion layer and the dielectric film can be formed in a state separated by the insulating film and the first electrode. . Further, according to the third manufacturing method of the present invention, at the stage when the dielectric film is formed, the adhesion layer and the dielectric film are formed so as to be separated by the insulating film, the cap insulating film, and the first electrode. be able to.
Therefore, the adhesion layer is not oxidized by oxygen contained in the dielectric film. Further, since the adhesion layer is covered with an insulating film or the like, even if heat treatment is performed in an oxidizing atmosphere for improving the characteristics of the dielectric film, the adhesion layer does not come into contact with the oxidizing atmosphere. So it is not oxidized. Therefore, a semiconductor device including a highly reliable capacitor having excellent electric characteristics can be formed.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の半導体装置に係わる第1の実施の形態
を示す概略構成断面図である。
FIG. 1 is a schematic sectional view showing a first embodiment according to a semiconductor device of the present invention.

【図2】本発明の半導体装置に係わる第2の実施の形態
を示す概略構成断面図である。
FIG. 2 is a schematic configuration sectional view showing a second embodiment according to the semiconductor device of the present invention.

【図3】本発明の半導体装置に係わる第3の実施の形態
を示す概略構成断面図である。
FIG. 3 is a schematic configuration sectional view showing a third embodiment according to the semiconductor device of the present invention.

【図4】本発明の第1の製造方法に係わる実施の形態を
示す製造工程断面図である。
FIG. 4 is a manufacturing process sectional view showing an embodiment according to a first manufacturing method of the present invention.

【図5】本発明の第2の製造方法に係わる実施の形態を
示す製造工程断面図である。
FIG. 5 is a manufacturing process sectional view showing an embodiment according to a second manufacturing method of the present invention.

【図6】本発明の第3の製造方法に係わる実施の形態を
示す製造工程断面図である。
FIG. 6 is a manufacturing process sectional view showing an embodiment according to a third manufacturing method of the present invention.

【図7】MIM構造のキャパシタの製造方法に係わる第
1の従来の技術を示す製造工程図である。
FIG. 7 is a manufacturing process diagram showing a first conventional technique relating to a method of manufacturing a capacitor having an MIM structure.

【図8】MIM構造のキャパシタの製造方法に係わる第
2の従来の技術を示す製造工程図である。
FIG. 8 is a manufacturing process diagram showing a second conventional technique relating to a method of manufacturing a capacitor having an MIM structure.

【符号の説明】[Explanation of symbols]

15…密着層、21…第1の電極、22…誘電体膜、2
3…第2の電極
15 adhesion layer, 21 first electrode, 22 dielectric film, 2
3. Second electrode

Claims (9)

【特許請求の範囲】[Claims] 【請求項1】 底を有する筒状の第1の電極と、 前記第1の電極の少なくとも内面に形成された誘電体膜
と、 前記誘電体膜を介して少なくとも前記第1の電極の内部
に形成された第2の電極とを備えた半導体装置におい
て、 前記第1の電極の少なくとも底部に密着層を備え、 前記密着層と前記誘電体膜とが離間された状態に形成さ
れていることを特徴とする半導体装置。
1. A first cylindrical electrode having a bottom, a dielectric film formed on at least an inner surface of the first electrode, and at least inside the first electrode via the dielectric film. In the semiconductor device provided with the formed second electrode, an adhesion layer is provided at least at a bottom portion of the first electrode, and the adhesion layer and the dielectric film are formed in a separated state. Characteristic semiconductor device.
【請求項2】 前記密着層は前記第1の電極の底部に形
成され、 前記誘電体膜は前記第1の電極の内面およびその上部に
形成され、 前記第2の電極は前記誘電体膜を介して前記第1の電極
の内部およびその上部に形成されていることを特徴とす
る請求項1記載の半導体装置。
2. The adhesive layer is formed on a bottom of the first electrode, the dielectric film is formed on an inner surface of and above the first electrode, and the second electrode is formed on the dielectric film. 2. The semiconductor device according to claim 1, wherein said semiconductor device is formed inside and above said first electrode.
【請求項3】 前記密着層は前記第1の電極の底部に形
成され、 前記誘電体膜は前記第1の電極の内面およびその外側面
に連続して形成され、 前記第2の電極は前記誘電体膜を介して前記第1の電極
の内面およびその外側面に連続して形成されていること
を特徴とする請求項1記載の半導体装置。
3. The adhesion layer is formed on the bottom of the first electrode, the dielectric film is formed continuously on the inner surface and the outer surface of the first electrode, and the second electrode is formed on the inner surface of the first electrode. 2. The semiconductor device according to claim 1, wherein the semiconductor device is formed continuously on an inner surface and an outer surface of the first electrode via a dielectric film.
【請求項4】 前記密着層は前記第1の電極の底部およ
びその外側面に連続して形成され、 前記誘電体膜は前記第1の電極の内面およびその上部に
形成され、 前記第2の電極は前記誘電体膜を介して前記第1の電極
の内部およびその上部に形成されていることを特徴とす
る請求項1記載の半導体装置。
4. The adhesion layer is continuously formed on a bottom portion and an outer surface of the first electrode, the dielectric film is formed on an inner surface of the first electrode and an upper portion thereof, and 2. The semiconductor device according to claim 1, wherein the electrode is formed inside and above the first electrode via the dielectric film.
【請求項5】 基板上に密着層を介して柱状の第1の電
極パターンを形成する工程と、 前記基板上の前記第1の電極パターン間を前記第1の電
極パターンよりも高い状態に絶縁膜で埋め込む工程と、 前記第1の電極パターンの上部側周に絶縁膜からなるサ
イドウォールを形成する工程と、 前記サイドウォールをマスクにして前記第1の電極パタ
ーンをエッチングして前記第1の電極パターンで底を有
する筒状の第1の電極を形成する工程と、 前記第1の電極の少なくとも内面に誘電体膜を形成する
工程と、 前記誘電体膜を被覆する第2の電極を形成する工程と を備えたことを特徴とする半導体装置の製造方法。
5. A step of forming a columnar first electrode pattern on a substrate via an adhesion layer, and insulating between the first electrode patterns on the substrate so as to be higher than the first electrode pattern. A step of embedding with a film, a step of forming a sidewall made of an insulating film on an upper side periphery of the first electrode pattern, and etching the first electrode pattern by using the sidewall as a mask to form the first electrode pattern. Forming a cylindrical first electrode having a bottom with an electrode pattern; forming a dielectric film on at least the inner surface of the first electrode; forming a second electrode covering the dielectric film A method for manufacturing a semiconductor device, comprising:
【請求項6】 前記誘電体膜は前記第1の電極の内面、
前記サイドウォール上および前記絶縁膜上に形成され、 前記第2の電極は前記誘電体膜を介して前記第1の電極
の内部および前記誘電体膜上に形成されるを特徴とする
請求項5記載の半導体装置の製造方法。
6. The dielectric film includes an inner surface of the first electrode,
6. The semiconductor device according to claim 5, wherein the second electrode is formed on the sidewall and the insulating film, and the second electrode is formed inside the first electrode and on the dielectric film via the dielectric film. The manufacturing method of the semiconductor device described in the above.
【請求項7】 基板上に密着層を介して柱状の第1の電
極パターンを形成する工程と、 前記基板上の前記第1の電極パターン間を前記第1の電
極パターンよりも高い状態に絶縁膜で埋め込む工程と、 前記第1の電極パターンの上部側周に絶縁膜からなるサ
イドウォールを形成する工程と、 前記サイドウォールをマスクにして前記第1の電極パタ
ーンをエッチングして前記第1の電極パターンで底を有
する筒状の第1の電極を形成する工程と、 前記絶縁膜が前記密着層の側面を被覆する状態を維持し
て前記絶縁膜を除去する工程と、 前記第1の電極の内面およびその外側面に誘電体膜を形
成する工程と、 前記第1の電極の内部およびその外側面に前記誘電体膜
を介して第2の電極を形成する工程とを備えたことを特
徴とする半導体装置の製造方法。
7. A step of forming a columnar first electrode pattern on a substrate via an adhesion layer, and insulating between the first electrode patterns on the substrate so as to be higher than the first electrode pattern. A step of embedding with a film, a step of forming a sidewall made of an insulating film on an upper side periphery of the first electrode pattern, and etching the first electrode pattern by using the sidewall as a mask to form the first electrode pattern. A step of forming a cylindrical first electrode having a bottom with an electrode pattern; a step of removing the insulating film while maintaining a state where the insulating film covers a side surface of the adhesion layer; and a step of removing the first electrode. Forming a dielectric film on the inner surface and the outer surface thereof; and forming a second electrode on the inner surface and the outer surface of the first electrode via the dielectric film. Manufacturing of semiconductor devices Method.
【請求項8】 基板上に絶縁膜を形成した後、前記絶縁
膜に凹部を形成する工程と、 前記凹部の内面に、密着層を形成した後に前記密着層を
介して第1の電極膜を形成する工程と、 前記凹部の内部にマスク絶縁膜を埋め込む工程と、 前記絶縁膜よりも低い状態に前記第1の電極膜および前
記密着層を除去して、前記凹部の内面に前記密着層を介
して第1の電極膜よりなる第1の電極を形成する工程
と、 前記第1の電極および前記密着層上を被覆するキャップ
絶縁膜を形成する工程と、 前記マスク絶縁膜を選択的に除去する工程と、 前記第1の電極の少なくとも内面に誘電体膜を形成する
工程と、 前記第1の電極の少なくとも内部に前記誘電体膜を介し
て第2の電極を形成する工程とを備えたことを特徴とす
る半導体装置の製造方法。
8. A step of forming a concave portion in the insulating film after forming an insulating film on the substrate; and forming a first electrode film on the inner surface of the concave portion through the close contact layer after forming a close contact layer. Forming, a step of embedding a mask insulating film inside the concave portion, removing the first electrode film and the adhesive layer in a state lower than the insulating film, and forming the adhesive layer on the inner surface of the concave portion. Forming a first electrode made of a first electrode film via a first electrode, forming a cap insulating film covering the first electrode and the adhesive layer, and selectively removing the mask insulating film And forming a dielectric film on at least the inner surface of the first electrode; and forming a second electrode on at least the inside of the first electrode via the dielectric film. A method for manufacturing a semiconductor device, comprising:
【請求項9】 前記誘電体膜は前記第1の電極の内面、
前記キャップ絶縁膜上および前記絶縁膜上に形成され、 前記第2の電極は前記誘電体膜を介して前記第1の電極
の内部および前記誘電体膜上に形成されるを特徴とする
請求項8記載の半導体装置の製造方法。
9. The method according to claim 1, wherein the dielectric film is formed on an inner surface of the first electrode,
2. The semiconductor device according to claim 1, wherein the second electrode is formed on the cap insulating film and the insulating film, and the second electrode is formed inside the first electrode and on the dielectric film via the dielectric film. 9. The method for manufacturing a semiconductor device according to item 8.
JP25822999A 1999-09-13 1999-09-13 Semiconductor device and fabrication method thereof Pending JP2001085640A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25822999A JP2001085640A (en) 1999-09-13 1999-09-13 Semiconductor device and fabrication method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25822999A JP2001085640A (en) 1999-09-13 1999-09-13 Semiconductor device and fabrication method thereof

Publications (1)

Publication Number Publication Date
JP2001085640A true JP2001085640A (en) 2001-03-30

Family

ID=17317320

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25822999A Pending JP2001085640A (en) 1999-09-13 1999-09-13 Semiconductor device and fabrication method thereof

Country Status (1)

Country Link
JP (1) JP2001085640A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100418589B1 (en) * 2001-11-12 2004-02-14 주식회사 하이닉스반도체 Method of forming concave type capacitor for ferroelectric memory device
US6831323B2 (en) 2002-03-28 2004-12-14 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for fabricating the same
JP2011210943A (en) * 2010-03-30 2011-10-20 Renesas Electronics Corp Method of manufacturing semiconductor device, and semiconductor device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100418589B1 (en) * 2001-11-12 2004-02-14 주식회사 하이닉스반도체 Method of forming concave type capacitor for ferroelectric memory device
US6831323B2 (en) 2002-03-28 2004-12-14 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for fabricating the same
US7268036B2 (en) 2002-03-28 2007-09-11 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for fabricating the same
JP2011210943A (en) * 2010-03-30 2011-10-20 Renesas Electronics Corp Method of manufacturing semiconductor device, and semiconductor device

Similar Documents

Publication Publication Date Title
US6259125B1 (en) Scalable high dielectric constant capacitor
US7321150B2 (en) Semiconductor device precursor structures to a double-sided capacitor or a contact
US5918118A (en) Dual deposition methods for forming contact metallizations, capacitors, and memory devices
US6288446B2 (en) Semiconductor device with pillar-shaped capacitor storage node
JPH09266289A (en) Semiconductor memory device and manufacturing method thereof
US20020153550A1 (en) FRAM and method of fabricating the same
US20010015453A1 (en) Capacitor forming methods
JP2000340772A (en) Manufacture of capacitor for integrated circuit element using cmp-blocking film
US5742472A (en) Stacked capacitors for integrated circuit devices and related methods
US6458700B1 (en) Integrated circuitry fabrication method of making a conductive electrical connection
US6479364B2 (en) Method for forming a capacitor for semiconductor devices with diffusion barrier layer on both sides of dielectric layer
US6392264B2 (en) Semiconductor memory device and method of producing the same
US20040089891A1 (en) Semiconductor device including electrode or the like having opening closed and method of manufacturing the same
US6271099B1 (en) Method for forming a capacitor of a DRAM cell
US6261890B1 (en) Semiconductor device having capacitor and method of manufacturing the same
US6501113B2 (en) Semiconductor device with capacitor using high dielectric constant film or ferroelectric film
KR100892975B1 (en) Semiconductor integrated circuit device and method of manufacturing the same
JP2001053249A (en) Semiconductor device and manufacture thereof
JP2001085640A (en) Semiconductor device and fabrication method thereof
JP3120462B2 (en) Semiconductor integrated circuit device and method of manufacturing the same
JPH11135749A (en) Semiconductor storage device
JP4632620B2 (en) Manufacturing method of semiconductor device
US6853026B2 (en) Semiconductor device
KR100520448B1 (en) Method for fabricating semiconductor device with capacitor of metal-insulator-metal structure
KR20030003335A (en) Method for fabricating capacitor in semiconductor memory device