KR100424987B1 - 에이씨형 플라즈마 디스플레이 패널의 다분할 구동장치 - Google Patents

에이씨형 플라즈마 디스플레이 패널의 다분할 구동장치 Download PDF

Info

Publication number
KR100424987B1
KR100424987B1 KR10-2001-0018036A KR20010018036A KR100424987B1 KR 100424987 B1 KR100424987 B1 KR 100424987B1 KR 20010018036 A KR20010018036 A KR 20010018036A KR 100424987 B1 KR100424987 B1 KR 100424987B1
Authority
KR
South Korea
Prior art keywords
energy recovery
panels
panel
display panel
energy
Prior art date
Application number
KR10-2001-0018036A
Other languages
English (en)
Other versions
KR20020078133A (ko
Inventor
채균
김봉출
강범구
Original Assignee
주식회사 유피디
주식회사 아크로텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 유피디, 주식회사 아크로텍 filed Critical 주식회사 유피디
Priority to KR10-2001-0018036A priority Critical patent/KR100424987B1/ko
Publication of KR20020078133A publication Critical patent/KR20020078133A/ko
Application granted granted Critical
Publication of KR100424987B1 publication Critical patent/KR100424987B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G09G3/2965—Driving circuits for producing the waveforms applied to the driving electrodes using inductors for energy recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0228—Increasing the driving margin in plasma displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G09G2330/023—Power management, e.g. power saving using energy recovery or conservation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

본 발명은 디스플레이 패널의 구동회로내 요구되는 회로소자수를 절감할 수 있도록 된 AC형 플라즈마 디스플레이 패널의 다분할 구동장치에 대한 것으로서, 이는 디스플레이 패널의 분할구동수에 대응되게 형성되는 제1 내지 제N 패널의 좌,우측에 각각 접속된 제1 내지 제N 에너지 회수회로(정(+)극성 구동시)와 제N+1 내지 제2N 에너지 회수회로(역(-)극성 구동시)를 통해 흐르는 충방전전류를 분류시키고, 상기 제1 내지 제N 패널을 각각 시간차를 두면서 적어도 두 개씩 쌍을 이루어 분할구동시키도록 구성된 것을 특징으로 한다.(N은 4이상의 우수) 따라서, 본 발명에 의하면, 다분할 디스플레이 패널의 구동효율을 향상시키면서도 다분할 구동회로에 요구되는 회로소자수를 절감하여 생산비용을 절감할 수 있게 된다.

Description

에이씨형 플라즈마 디스플레이 패널의 다분할 구동장치{Apparatus for driving Plasma Display Panel separately}
본 발명은 플라즈마 디스플레이 패널의 구동장치에 대한 것으로서, 특히 디스플레이 패널의 구동회로내 회로소자의 전류정격을 줄이고 구동효율을 증대시키되 요구되는 회로소자수를 줄일 수 있도록 된 AC형 플라즈마 디스플레이 패널의 다분할 구동장치에 대한 것이다.
일반적으로 AC형 플라즈마 디스플레이 패널(이하, '디스플레이 패널'이라 칭함)은 방전셀(cell)내에 형성된 형광체를 여기하여 화상을 표시하는 발광소자로서, 이는 제조공정이 간단하고 박형, 대화면이 용이한 특성때문에 증권거래소의 현황게시판, 화상회의용 디스플레이, 그리고 최근에는 대화면의 벽걸이 TV에 사용되는 화상표시장치로서 그 이용이 대폭 증대되고 있는 추세이다.
도 1은 종래 다분할 구동되는 AC형 플라즈마 디스플레이 패널의 구동장치의 구성을 나타낸 블록구성도로서, 도 1에서 참조번호 10은 주사/유지전극(Y1~YP)(이하, "Y전극"이라 칭함) 및 공통유지전극(X1~XP)(이하, "X전극"이라 칭함)의 유지전극쌍과 이와 소정 공간을 사이에 두고 직교하도록 배열된 어드레스전극(A1~AQ)의 교차점 마다 R(Red), G(Green), B(Blue)의 3색 형광체로 구성된 방전셀(S)이 P×Q개 형성된 패널이다.
도 1에서 참조번호 20은 상기 Y전극(Y1~YP)과 일대일로 직렬접속되는 다수의 출력단을 구비하고 상기 Y전극(Y1~YP)에 구동펄스를 공급하는 Y전극 구동부이고, 30은 상기 X전극(X1∼XP)에 접속되어 구동펄스를 공급하는 X전극 구동부이며, 40은 상기 어드레스전극(A1∼AQ)과 일대일로 직렬접속되는 다수의 출력단을 구비하고 어드레스전극(A1∼AQ)에 선택적으로 구동펄스를 공급하는 어드레스전극 구동부이다.
그리고, 도 1에서 상기 Y전극(Y1~YP)과 X전극(X1~XP)이 형성하는 다수의 유지전극쌍은 디스플레이 패널의 분할구동수에 대응되게 다수의 분할패널(G1~G3)을 형성하며, 상기 Y전극 구동부(20)와 X전극 구동부(30)를 통해 구동펄스가 각 분할패널(G1~G3)별로 공급되도록 구성된다. 이때, 상기 분할패널(G1~G3)은 디스플레이 패널이 물리적으로 분할된 것이 아니라 하나의 디스플레이 패널이 다수로 분할구동되는 것을 의미한다. 도 1의 경우 세 개로 분할구동되는 디스플레이 패널을 나타낸 것이다.
도 1에서 참조번호 50은 외부 입력신호인 화상신호(IMAGE), 클록(CLK), 수평동기신호(HS) 및 수직동기신호(VS)를 근거로 디지털 화상신호의 출력을 제어하도록 상기 Y전극 구동부(20), X전극 구동부(30) 및 어드레스전극 구동부(40)의 동작을 제어하는 콘트롤부이다.
그리고, 상기한 구성으로 된 디스플레이 패널은 유지구동시 방전셀(S)내의 X전극(X1~XP)과 Y전극(Y1~YP) 간에 방전가스의 방전개시전압 이상의 고전압을 지속적으로 교번하여 가해 주어야 한다. 이때, 상기 X전극(X1~XP)과 Y전극(Y1~YP) 위에는 유전체가 도포되어 있으며, 이로 인하여 양 전극에는 일정량의 용량성분(이하, '패널커패시터'라 칭함)이 존재하게 된다. 즉, 상기 X전극(X1~XP)과 Y전극(Y1~YP) 간에 정부(+,-)의 고전압이 교번하여 가해짐으로써 상기 패널커패시터의 충방전 동작이 이루어지게 되고, 이를 통해 디스플레이 패널이 구동되는 것이다.
한편, 디스플레이 패널의 유지구동시 상기 패널(10)을 통해 예컨대, 100A 이상의 고전류인 순간 방전전류가 흐르게 된다. 그리고, 이 방전전류는 상기 X전극 구동부(30)와 Y전극 구동부(20)에 구비되는 소정 구동회로를 통해 흐르게 되며, 상기 구동회로내 회로소자는 이 방전전류를 견딜 수 있도록 충분한 정격이 요구된다.
그리고, 상기 구동회로를 통해 흐르는 순간 방전전류는 구동회로의 전력손실을 증가시킴과 아울러 디스플레이 패널의 구동효율을 저하시키는 주된 원인이 되고 있다. 따라서, 순간 방전전류의 세기를 완화시키기 위하여 구동회로내 회로소자를 다수로 병렬구성하여 사용하여야 하는 바, 이는 원가상승의 부담으로 작용되는 문제점이 있었다.
이에 따라, 최근에는 디스플레이 패널을 다분할 구동시킴으로써 구동회로를 통해 흐르는 방전전류의 세기를 줄임으로써 구동회로내 회로소자의 정격부담을 감소시킴과 아울러 구동효율을 향상시키고자 하는 시도가 행해지고 있다.
즉, 도 2는 종래 에너지 회수수단이 구비된 디스플레이 패널의 다분할 구동회로의 구성을 나타낸 것으로서, 이는 도 1의 상기 Y전극 구동부(20) 및 X전극 구동부(30)에 각각 구비된다.
그리고, 상기 패널커패시터는 디스플레이 패널의 용량성분을 나타내는 명칭으로서 디스플레이 패널의 유지구동시에는 패널커패시터가 직접 충방전 동작을 수행하는 것이 아니기 때문에 이하에서는 디스플레이 패널의 유지구동시 패널커패시터를 지칭하는 용어로 제1 내지 제N 패널을 사용하기로 한다. 이때, 상기 제1 내지 제N 패널은 하나의 패널을 그 분할구동수에 대응되게 복수 개로 구분한 것이다. 또한, 상기 제1 내지 제N 패널은 상기한 분할패널과 등가의 의미로 사용하기로 한다.
도 2에서 참조번호 60은 디스플레이 패널의 유지구동시 제1 내지 제3 패널(CP1~CP3)에 유지전압(VS)이 공급되도록 전원공급단(1)과 제1 내지 제3 패널(CP1~CP3) 사이에 각각 공통으로 접속된 제어스위치(M1~M6)와, 제1 내지 제3 패널(CP1~CP3)의 방전동작시 기저전위(접지전위)까지 방전되도록 제1 내지 제3 패널(CP1~CP3)과 접지단 사이에 각각 공통으로 접속된 제어스위치(M7~M12)로 구성된 유지구동부로서, 이는 도 2에 도시된 것처럼 디스플레이 패널의 분할구동되는 수에 대응되게 유지회로(B1~B3)를 구비하여 구성된다.
그리고, 도 2에서 참조번호 70은 제1 내지 제3 패널(CP1~CP3)의 패널커패시터를 통한 충방전 동작시 손실되는 에너지를 외부 커패시터(C1)로 회수하여 다음 충전동작시 회수된 에너지를 제1 내지 제3 패널(CP1~CP3)로 재공급하기 위한 제1 에너지회수부이고, 80은 제1 내지 제3 패널(CP1~CP3)을 사이에 두고 상기 제1 에너지회수부(70)와 대칭적으로 구성된 제2 에너지회수부이다.
또한, 상기 제1 및 제2 에너지회수부(70, 80)는 패널커패시터를 통한 충방전 동작시 제1 내지 제3 패널(CP1~CP3)의 양단전압이 정부(+,-)의 극성으로 교번되도록 동작되며, 도 2에 도시된 것처럼 유지회로(B1~B3)에 형성된 접속노드(a~f)를 통해 상기 유지구동부(60)와 전기적으로 접속된다.
한편, 도 2에서 상기 제1 에너지 회수부(70)는 제1 내지 제3 패널(CP1~CP3)에 각각 접속되어 패널커패시터의 충방전 동작시 공진되는 인덕터(L1)와 그 공진전류의 역류를 방지하는 역류방지용 다이오드(D1, D2) 및 에너지 회수경로를 절환하기 위한 제어스위치(M13, M14)로 구성된 다수의 에너지 회수회로(71, 72, 73)와, 상기 인턱터(L1)와 패널커패시터의 공진동작시 회수되는 에너지를 저장하기 위한 외부 커패시터(C1)를 구비하여 구성된다.
그리고, 도 2에서 상기 제1 및 제2 에너지 회수부(70, 80)는 각각 세 개의 에너지 회수회로(71~73, 81~83)를 구비한 예를 나타낸 것으로서, 이는 디스플레이 패널의 분할구동되는 수에 대응되게 구비된다.
즉, 도 2의 구성으로 된 종래 디스플레이 패널의 다분할 구동회로는 디스플레이 패널의 유지구동시 무효(無效)전력에 의한 손실을 상기 제1 및 제2 에너지 회수부(70, 80)를 통해 회수함과 아울러 상기 제1 및 제2 에너지 회수부(70, 80)내 에너지 회수회로(71~73, 81~83)를 각각 디스플레이 패널의 분할구동되는 수에 대응되게 구비하여 구동회로를 통해 흐르는 방전전류를 분류시키도록 한 것이다.
따라서, 상기한 구성에 의하면, 디스플레이 패널의 구동회로내 회로소자의 요구되는 정격을 줄임과 아울러 구동효율을 증대시킬 수는 있으나, 도 2에 도시된 것처럼 디스플레이 패널의 분할구동되는 수에 대응되게 에너지 회수회로(71~73, 81~83) 및 유지회로(B1~B3)를 구비하여야 하기 때문에 회로구성시 요구되는 소자 수가 많아져 생산비가 증가되는 문제점이 있게 된다.
이에 본 발명은 상기한 사정을 감안하여 창출된 것으로서, 디스플레이 패널의 구동회로를 구성하는 회로소자의 정격을 줄이고 구동효율을 증대시키면서도 요구되는 회로소자 수를 줄일 수 있도록 된 AC형 플라즈마 디스플레이 패널의 구동장치를 제공함에 목적이 있다.
*** 도면의 주요 부분에 대한 부호의 간단한 설명 ***
10, 310 : 패널,
20, 320 : 주사/유지전극(Y전극) 구동부,
30, 330 : 공통유지전극(X전극) 구동부,
40 : 어드레스전극 구동부,
50, 340 : 콘트롤부,
60, 410 : 유지구동부,
70, 420, 810, 910, 1100 : 제1 에너지 회수부,
80, 430, 820, 920, 1200 : 제2 에너지 회수부,
421~424, 911~914 : 제1 내지 제4 에너지 회수회로,
431~434, 921~924 : 제5 내지 제8 에너지 회수회로,
1110, 1120 : 제1, 제2 에너지 회수회로,
1210, 1220 : 제3, 제4 에너지 회수회로,
M1~M14, S1~S20 : 제어스위치, CP1~CP4: 제1 내지 제4 패널,
C1, C2 : 외부 커패시터, L1~L8 : 인덕터.
상기 목적을 달성하기 위한 본 발명에 따른 AC형 플라즈마 디스플레이 패널의 다분할 구동장치는 디스플레이 패널을 다분할 구동시키는 플라즈마 디스플레이 패널의 구동장치에 있어서; 주사/유지전극 및 공통유지전극의 유지전극쌍이 다수의 분할패널로 구분되어 분할구동되는 패널과, 상기 주사/유지전극에 상기 분할패널별로 구동펄스를 공급하는 주사/유지전극 구동부, 상기 공통유지전극에 상기 분할패널별로 구동펄스를 공급하는 공통유지전극 구동부, 상기 패널의 어드레스전극에 구동펄스를 선택적으로 공급하는 어드레스전극 구동부 및, 상기 주사/유지전극 구동부와 공통유지전극 구동부 및 어드레스전극 구동부에 각각 접속되어 디지털 화상신호의 출력을 제어함과 아울러 상기 분할패널별로 구동펄스가 소정 시간차를 두고 공급되도록 제어하는 콘트롤부를 구비하며; 상기 분할패널은 적어도 두 개씩 쌍을 이루어 동일한 구동펄스가 인가되고 패널커패시터를 형성하는 제1 내지 제N 패널을 구비하며; 상기 주사/유지전극 구동부 및 공통유지전극 구동부는 상기 제1 내지 제N 패널의 양단에 접속되어 충전/방전 동작 시 전기 에너지를 방출/저장하는 제1 회로와, 전원공급단과 상기 제1 내지 제N 패널 사이에 공통으로 접속된 제1 내지 제N 제어스위치와 상기 제1 내지 제N 패널과 접지단 사이에 공통으로 접속된 제N+1 내지 제2N 제어스위치로 이루어진 제2 회로를 포함하여 구성되고; 상기 N은 4 이상의 우수인 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 설명한다.
도 3은 본 발명의 일실시예에 따른 AC형 플라즈마 디스플레이 패널의 구동장치의 구성을 나타낸 블록구성도로서, 도 1에 도시된 구성과 동일한 구성에 대하여 동일한 참조번호(부호)를 붙이고, 그 상세한 설명은 생략하기로 한다.
도 3에서 참조번호 310은 Y전극(Y1~YP) 및 X전극(X1~XP)의 유지전극쌍과 이와 소정 공간을 사이에 두고 직교하도록 배열된 어드레스전극(A1∼AQ)의 교차점 마다 방전셀(S)이 형성되고, 상기 Y전극(Y1~YP) 및 X전극(X1~XP)의 유지전극쌍이 디스플레이 패널의 분할구동수에 대응되게 N개(이하, N은 4 이상의 우수)의 분할패널(제1 내지 제N 패널)로 구분되어 개별적으로 구동되는 패널이다.
즉, 본 실시예에 따른 디스플레이 패널의 다분할 구동장치는 디스플레이 패널을 4, 6, 8, .... 개로 분할구동시키기 위한 것이다. 도 3에 도시된 상기 패널(310)은 디스플레이 패널을 네 개의 분할패널(G1~G4)로 구분한 것이다.
이하, 설명의 편의상 디스플레이 패널을 네 개로 분할구동하는 예를 통해 본발명의 실시예를 설명하기로 한다.
도 3에서 참조번호 320은 상기 패널(310)의 Y전극(Y1~YP)에 분할패널(G1~G4)별로 구동펄스를 공급하는 Y전극 구동부이고, 330은 상기 Y전극(Y1~YP)에 대향되게 배치된 X전극(X1~XP)에 분할패널(G1~G4)별로 구동펄스를 공급하는 X전극 구동부이다.
도 3에서 참조번호 340은 도 1의 콘트롤부(50)와 같이 디지털 화상신호의 출력을 제어함과 아울러 각 분할패널(G1~G4)별로 구동펄스가 공급되도록 상기 Y전극 구동부(320), X전극 구동부(330) 및 어드레스전극 구동부(40)의 동작을 제어하는 콘트롤부로서, 상기 콘트롤부(340)는 소정 시간차를 두고 구동펄스가 인가되도록 상기 Y전극 구동부(320)와 X전극 구동부(330)를 각각 제어하게 된다. 이때, 상기 분할패널(G1~G4)은 정부(+,-)극성에서 각각 적어도 두 개씩 쌍을 이루어 구동된다.
도 4는 상기 Y전극 구동부(320) 및 X전극 구동부(330)에 구비되는 디스플레이 패널의 다분할 구동회로의 구성을 나타낸 회로도로서, 도 4에서 참조번호 410은 전원공급단(1)과 상기 분할패널(G1~G4)의 구분에 따른 제1 내지 제4 패널(CP1~CP4) 사이에 공통으로 접속된 제1 내지 제4 제어스위치(S1~S4)와, 제1 내지 제4 패널(CP1~CP4)과 접지단 사이에 공통으로 접속된 제5 내지 제8 제어스위치(S5~S8)로 구성된 유지구동부로서, 이는 도 4에 도시된 것처럼 두 개의 유지회로(B4, B5)를 형성한다.
도 4에서 참조번호 420은 제1 내지 제4 패널(CP1~CP4)의 용량성분인 패널커패시터의 방전동작시 에너지를 회수하고, 그 충전동작시 회수된 에너지를 제1 내지 제4 패널(CP1~CP4)로 재공급하기 위한 제1 에너지 회수부이고, 430은 제1 내지 제4 패널(CP1~CP4)를 사이에 두고 상기 제1 에너지 회수부(420)와 대칭적으로 구성된 제2 에너지회수부이다. 상기 제1 및 제2 에너지 회수부(420, 430)는 유지회로(B4, B5)에 형성된 다수의 접속노드(g~n)를 통해 상기 유지구동부(410)와 전기적으로 접속된다.
또한, 도 4에서 다수의 접속노드(g~n)는 제2 제어스위치(S2)와 제6 제어스위치(S6)를 연결하는 제2 도선(I2)과, 제3 제어스위치(S3)와 제7 제어스위치(S7)를 연결하는 제3 도선(I3)에 제1 패널(CP1)의 양단이 각각 접속된 제1 접속노드군(g, h)과; 상기 제2 도선(I2)과, 제4 제어스위치(S4)와 제8 제어스위치(S8)를 연결하는 제4 도선(I4)에 제2 패널(CP2)의 양단이 각각 접속된 제2 접속노드군(i, j)과; 제1 제어스위치(S1)와 제5 제어스위치(S5)를 연결하는 제1 도선(I1)과, 상기 제3 도선(I3)에 제3 패널(CP3)의 양단이 각각 접속된 제3 접속노드군(k, l)과; 상기 제1 도선(I1)과, 상기 제4 도선(I4)에 제4 패널(CP4)의 양단이 각각 접속된 제4 접속노드군(m, n)으로 구성된다. 상기 제1 내지 제4 패널(CP1~CP4)은 상기 제1 내지 제4 접속노드군(g~n)을 통해 제1 및 제2 에너지 회수부(420, 430)와 전원공급단(1)에 각각 전기적으로 접속된다.
따라서, 도 3의 제1 내지 제4 패널(CP1~CP4)에 공급되는 구동펄스는 도 4의 유지구동부(410)의 유지회로(B4, B5)에 형성된 제1 내지 제4 접속노드군(g~n)를 통해 개별적으로 인가되는 바, 도 4의 유지구동부(410)와 같은 구성에 의하면 도 2의 유지구동부(60)와 동일한 기능을 수행하면서도 종래에 비하여 유지회로의 갯수를 반으로 줄일 수 있게 된다.
도 4에서 상기 제1 에너지 회수부(420)는 제1 내지 제4 접속노드군(g~h)을 통해 제1 내지 제4 패널(CP1~CP4)에 각각 접속되어 패널커패시터의 방전에너지를 회수한 후, 회수된 에너지를 패널커패시터의 충전동작시 다시 공급하도록 에너지 회수경로를 제공하는 제1 내지 제4 에너지 회수회로(421~424)와, 제1 내지 제4 패널(CP1~CP4)의 패널커패시터와 인덕터(L1~L4)와의 공진동작시 회수된 에너지를 저장하도록 상기 제1 내지 제4 에너지 회수회로(421~424)에 공통으로 접속된 외부 커패시터(C1)를 구비하여 구성된다.
그리고, 상기 제1 에너지 회수회로(421)는 도 4에 도시된 것처럼 제1 패널(CP1)에 일단이 접속되어 그 패널커패시터와 공진되는 인덕터(L1)와, 상기 인덕터(L1)의 타단에 일단이 병렬접속되어 공진전류의 역류를 방지하는 역류방지용 다이오드(D1, D2) 및, 상기 다이오드(D1, D2)의 타단에 각각 접속되어 에너지 회수경로를 절환하기 위한 제어스위치(S9, S10)로 구성된다. 그리고, 제2 내지 제4 에너지 회수회로(422~424)는 상기 제1 에너지 회수회로(421)와 동일한 형태의 회로구성을 가지게 된다.
도 4에서 상기 제2 에너지 회수부(430)는 상기 제1 에너지 회수부(420)와 대칭된 형태의 회로구성을 가지며, 이는 제1 내지 제4 패널(CP1~CP4)을 사이에 두고 상기 제1 내지 제4 에너지 회수회로(421~424)의 대칭되는 위치에 각각 제5 내지 제8 에너지 회수회로(431~434)를 구비하여 구성된다.
그리고, 도 4에서 다분할 구동회로내 구비된 다수의 제어스위치(S1~S16)은 각각 전계효과트랜지스터(MOSFET : Metal-Oxide Semiconductor Field-Effect Transistor)와 역병렬 다이오드로 구성되고, 이외에도 절연게이트 바이폴러 트랜지스터(IGBT : Insulated Gate Bipolar Transistor)를 이용하는 것이 가능하다. 본 실시예의 경우 MOSFET과 역병렬 다이오드로 구성된 제어스위치를 이용하였다.
이하, 도 5 내지 도 7의 파형도를 통해 도 4에 도시된 다분할 구동회로의 동작을 상세하게 설명한다.
도 5는 도 4에 도시된 디스플레이 패널의 다분할 구동회로에서 각 제어스위치의 스위칭구동에 따른 제1 내지 제4 패널(CP1~CP4)의 양단전압(VP1~VP4) 파형(가~라)을 나타낸 것이고, 도 6a는 제1 내지 제4 패널(CP1~CP4)을 통해 흐르는 전류(i1~i8)의 파형(A~H)을 나타낸 것이며, 도 6b는 도 4에서 제5 내지 제8 제어스위치(S5~S8)를 통해 흐르는 전류(i9~i12)의 파형(I~L)을 나타낸 것이다. 그리고, 도 7은 제1 내지 제8 제어스위치(S1~S8)의 스위칭타이밍을 나타낸 것이다.
먼저, 도 4에 도시된 디스플레이 패널의 다분할 구동회로는 제1 및 제2 에너지 회수부(420, 430)를 통해 제1 내지 제4 패널(CP1~CP4)의 방전에너지를 회수한 후,제1 내지 제4 패널(CP1~CP4)의 충전동작시 회수된 에너지를 재공급함과 아울러 구동회로를 다분할 및 시간차를 두어 구동시킴으로써 구동효율을 증대시킴은 물론 회로소자의 정격을 낮추고, 유지구동부(410)내 유지회로(B4, B5)의 갯수를 줄여 다분할 구동회로의 요구되는 회로소자수를 줄이기 위한 것이다.
도 5 내지 도 7에서 본 실시예에 따른 다분할 구동회로는 11구간(T1~T11)으로 구분되어 동작되고, 제1 에너지회수부(420)와 제2 에너지 회수부(430)의 동작은 각각 제1 내지 제4 패널(CP1~CP4)의 정부(+,-)극성에서 동일한 방식으로 교번하여 이루어진다.
도 5에서 T1 구간은 제1 에너지 회수회로(421)와 접속된 제1 접속노드군(g, h)과, 제2 에너지 회수회로(422)와 접속된 제2 접속노드군(i, j)을 통해 외부 커패시터(C1)에 저장된 충전에너지가 각각 제1 및 제2 패널(CP1, CP2)로 공급되어 제1 및 제2 패널(CP1, CP2)의 양단전압(VP1, VP2)이 도 5의 (가),(나)에 도시된 것처럼 유지전압(VS)까지 상승되는 구간이다.
이 경우 제1 에너지 회수부(420)의 인덕터(L1, L2)와 제1 및 제2 패널(CP1, CP2)의 패널커패시터와의 공진전류(i1, i2)는 각각 도 6a의 (A),(B)와 같이 흐르게 되고, 이는 또한, 도 6b의 (K),(L)과 같이 제7 및 제8 제어스위치(S7, S8)를 경유하여 접지단으로 흐르게 된다. 이때, 전류경로를 제공하도록 제1 및 제2 에너지 회수회로(421, 422)내 제어스위치(S10, S12)와 유지구동부(410)내 제7 및 제8 제어스위치(S7, S8)는 온(ON) 구동된다.
도 5에서 T2 구간은 제3 에너지 회수회로(423)와 접속된 제3 접속노드군(k, l)과, 제4 에너지 회수회로(424)와 접속된 제4 접속노드군(m, n)을 통해 외부 커패시터(C1)에 저장된 충전에너지가 제3 및 제4 패널(CP3, CP4)로 공급되어 제3 및 제4 패널(CP3, CP4)의 양단전압(VP3, VP4)이 도 5의 (다),(라)에 도시된 것처럼 유지전압(VS)까지 상승함과 아울러 전원공급단(1)을 통해 제1 및 제2 패널(CP3, CP4)로 유지전압(VS)이 인가되어 제1 및 제2 패널(CP1, CP2)이 속하는 디스플레이 패널이 유지구동되는 구간이다. 이 경우 제1 에너지 회수부(420)의 인덕터(L3, L4)와 제3 및 제4 패널(CP3, CP4)의 패널커패시터와의 공진전류(i3, i4)는 각각 도 6의 (C),(D)와 같이 흐르게 된다.
그리고, 제3 및 제4 패널(CP3, CP4)을 통해 흐르던 공진전류(i3, i4)는 도 6b의 (K),(L)과 같이 제7 및 제8 제어스위치(S7, S8)를 경유하여 접지단으로 흐르게 되고, 제1 및 제2 패널(CP1, CP2)이 유지구동됨에 따라 제7 및 제8 제어스위치(S7, S8)을 통해서는 도 6b의 (K),(L)에 굵은선으로 도시된 것처럼 제1 및 제2 패널(CP1, CP2)의 방전전류가 흐르게 된다.
이때, 제7 및 제8 제어스위치(S7, S8)를 통해 흐르는 방전전류의 최대값은 디스플레이 패널의 단일 구동시에 비하여 50% 정도로 줄어들게 되며, 그 방전전류의 평균값은 분할구동수가 증가됨에 따라 줄어들게 된다. 이 경우 전류경로를 제공하도록 제3 및 제4 에너지 회수회로(423, 424)내 제어스위치(S14, S16)와 유지구동부(410)내 제2, 제7, 제8 제어스위치(S2, S7, S8)가 온(ON) 구동된다.
도 5에서 T3 구간은 전원공급단(1)을 통해 제1 내지 제4 패널(CP1~CP4)로 유지전압(VS)이 인가되어, 디스플레이 패널이 모두 유지구동되는 구간으로서, 제1 내지 제4 패널(CP1~CP4)의 양단전압(VP1~VP4)은 도 5의 (가~라)에 도시된 것처럼 유지전압(VS)을 유지하게 되고, 제7 및 제8 제어스위치(S7, S8)을 통해서는 도 6b의 (K),(L)에서 굵은선으로 도시된 것처럼 제3 및 제4 패널(CP3, CP4)의 방전전류가 흐르게 된다. 이때, 전류경로를 제공하도록 유지구동부(410)내 제1, 제2, 제7, 제8 제어스위치(S1, S2, S7, S8)가 온(ON) 구동된다.
도 5에서 T4 구간은 제1 패널(CP1)과 접속된 제1 접속노드군(g, h)과, 제2 패널(CP2)과 접속된 제2 접속노드군(i, j)을 통해 제1 및 제2 패널(CP1, CP2)의 패널커패시터에 저장된 충전에너지가 각각 제1 및 제2 에너지 회수회로(421, 422)를 경유하여 외부 커패시터(C1)로 회수됨에 따라 제1 및 제2 패널(CP1, CP2)의 양단전압(VP1, VP2)이 도 5의 (가),(나)에 도시된 것처럼 접지전위까지 하강되는 구간이다.
따라서, 제1 및 제2 패널(CP1, CP2)의 패널커패시터와 인덕터(L1, L2)와의 공진전류(i1, i2)는 도 6a의 (A),(B)에 도시된 것처럼 역방향으로 흐르게 된다. 그리고, 제3 및 제4 패널(CP3, CP4)이 속하는 디스플레이 패널은 유지전압(VS)이 인가되어 유지구동된다. 이때, 전류경로를 제공하도록 제1 및 제2 에너지 회수회로(421, 422)내 제어스위치(S9, S11)와 유지구동부(410)내 제1, 제7, 제8 제어스위치(S1, S7, S8)는 온(ON) 구동된다.
도 5에서 T5 구간은 제3 패널(CP3)과 접속되는 제3 접속노드군(k, l)과, 제4 패널(CP4)과 접속되는 제4 접속노드군(m, n)을 통해 패널커패시터의 방전에너지가 각각 제3 및 제4 에너지 회수회로(423, 424)를 경유하여 외부 커패시터(C1)로 회수됨에 따라 제3 및 제4 패널(CP3, CP4)의 양단전압(VP3, VP4)이 도 5의 (다),(라)에 도시된 것처럼 접지전위까지 하강되는 구간이다. 이 경우, 전류경로를 제공하도록 제3 및 제4 에너지 회수회로(423, 424)내 제어스위치(S13, S15)와 유지구동부(410)내 제7 및 제8 제어스위치(S7, S8)는 온(ON) 구동된다.
도 5에서 T6 내지 T11 구간은 디스플레이 패널이 역(-)극성으로 유지구동되는 구간으로서, 이 구간의 동작은 도 4의 유지구동부(410)와 제2 에너지 회수부(430)을 통해 이루어지며, 디스플레이 패널이 정(+)극성으로 유지구동되는 상기 T1 구간 내지 T5 구간의 동작과 동일한 방식으로 이루어지는 바, 그 상세한 설명은 생략하기로 한다.
다만, 상기 T1 내지 T5 구간의 경우 접속노드 g와 i에 각각 연결된 제1 패널(CP1)과 제2 패널(CP2)이 접속노드 k와 m에 각각 연결된 제3 패널(CP3)과 제4 패널(CP4) 보다 한 구간 앞서 충방전되나, 상기 T6 내지 T11 구간의 경우 접속노드 h와 l에 각각 연결된 제1 패널(CP1)과 제3 패널(CP3)이 접속노드 j와 n에 각각 연결된 제2 패널(CP2)과 제4 패널(CP4) 보다 한 구간 앞서 충방전되는 점이 다르다.
그리고, 도 5의 (가),(라)에 도시된 것처럼 디스플레이 패널의 유지구동에 따른 제1 및 제4 패널(CP1, CP4)의 양단전압(VP1, VP4)의 정부(+,-)극성 전환시 각각 소정 구간(예컨대, 한 구간)의 시간지연이 있으며, 도 5의 (나)에 도시된 것처럼 제2 패널(CP2)의 양단전압(VP2)은 정(+)극성에서 부(-)극성으로의 전환시 소정 구간(예컨대, 두 구간)의 시간지연이 있고, 부(-)극성에서 정(+)극성으로의 전환시에는 시간지연이 없다. 이와 반대로, 도 5의 (다)에 도시된 것처럼 제3 패널(CP2)의 양단전압(VP3)은 정(+)극성에서 부(-)극성으로 전환시 지연이 없고, 부(-)극성에서 정(+)극성으로의 전환시 소정 구간(예컨대, 두 구간)의 시간지연이 있다.
한편, 디스플레이 패널의 유지구동에 따른 정부(+,-)극성의 전환시 시간지연은 반드시 상기한 내용에 고정되는 것은 아니며, 허용가능한 범위내에서 시간지연을 더 두거나 줄이는 것도 가능하다. 그리고, 도 5에서 T12 구간 이후의 동작은 상술한 T1 구간 이후의 동작과 동일하며, 이에 대한 상세한 설명은 생략하기로 한다.
따라서, 상기한 실시예에 의하면, 디스플레이 패널의 유지구동시 그 충방전 전류를 제1 내지 제4 패널(CP1~CP4)과 대응되게 접속된 제1 내지 제4 에너지 회수회로(421~424)(정(+)극성 구동시)와 제5 내지 제8 에너지 회수회로(431~434)(역(-)극성 구동시)를 통해 분류시키고, 제1 내지 제4 패널(CP1~CP4)이 속하는 디스플레이 패널을 각각 시간차를 두고 선택적으로 구동시킴으로써 구동회로내 회로소자의 요구되는 전류정격이 줄어듬은 물론 구동효율을 향상시킬 수 있게 된다.
그리고, 도 4에 도시된 것처럼 제1 내지 제8 제어스위치(S1~S8)와 제1 내지 제4 패널(CP1~CP4)의 접속노드를 선택적으로 조합함으로써 유지구동부(410)내 유지회로(B4, B5)의 갯수를 종래 다분할 구동회로에 비하여 반으로 줄이는 것이 가능하게 된다.
상기 실시예의 경우 디스플레이 패널을 네 개로 분할구동시킨 예를 설명하였으나, 상기한 구성을 간단히 변형하여 디스플레이 패널의 분할구동수를 예컨대, 4, 6, 8, ... 형태로 증가시키는 것이 가능하다.
즉, 도 8은 디스플레이 패널의 분할구동수가 N 개(이하, N은 4이상의 우수)로 확장된 다분할 구동회로의 구성을 나타낸 것으로서, 이는 제1 내지 제N 패널(CP1~CPN)에 유지전압(VS)이 공급되도록 전원공급단(1)과 제1 내지 제N 패널(CP1~CPN) 사이에 공통으로 접속되는 제1 내지 제N 제어스위치(S1~SN)와, 상기 제1 내지 제N 패널(CP1~CPN)과 접지단 사이에 공통으로 접속되는 제N+1 내지 제2N 제어스위치(SN+1~S2N)가 도 8에 도시된 제1 내지 제N 도선(I1~IN)에 선택적으로 접속되어개의 유지회로(B1~B)를 형성하게 된다. 이때, 제1 및 제2 에너지 회수부(810, 820)는 도 4의 제1 및 제2 에너지 회수부(420, 430)와 같이 디스플레이 패널의 분할구동수에 대응되게 에너지 회수회로(도시되지 않음)을 구비하여 구성된다.
또한, 도 8에서 제1 내지 제N 패널(CP1~CPN)은 적어도 두 개씩 쌍을 이루어 분할구동 되도록 제1 내지 제N 도선(I1~IN)에 각각 도 4에 도시된 방식과 같이 접속된다. 이때, 분할구동되는 적어도 두 개의 패널쌍은 도 5와 같이 정(+)극성과 부(-)극성에서 각각 상이하게 설정하는 것이 가능하다. 즉, 도 5의 경우 디스플레이 패널의 정(+)극성 구동시 제1 및 제2 패널(CP1, CP2)과, 제3 및 제4 패널(CP3, CP4)이 각각 패널쌍을 이루어 구동되도록 하고, 역(-)극성 구동시 제1 및 제3 패널(CP1, CP3)과, 제2 및 제4 패널(CP2, CP4)이 패널쌍을 이루어 구동되도록 설정한 것이다.
도 9는 도 4에 도시된 다분할 구동회로의 다른 구성을 나타낸 것으로서, 도 9에서 도 4에 도시된 구성과 동일한 구성에 대하여는 동일한 참조번호(부호)를 붙이고, 그 상세한 설명은 생략하기로 한다.
도 9에 도시된 다분할 구동회로는 도 4의 제1 및 제2 에너지 회수부(420, 430)의 구성을 변경한 것으로서, 도 9에서 참조번호 910은 제1 내지 제4 접속노드군(g~h)을 통해 각각 제1 내지 제4 패널(CP1~CP4)에 연결되어 에너지 회수동작을 수행하기 위한 제1 에너지 회수부이다.
도 9에서 상기 제1 에너지 회수부(910)는 도 4의 제1 에너지 회수부(420)와같이 에너지 회수경로를 제공하는 제1 내지 제4 에너지 회수회로(911~914)와, 제1 내지 제4 패널(CP1~CP4)의 방전에너지를 저장하기 위한 외부 커패시터(C1)를 구비하여 구성된다.
그리고, 도 9에서 상기 제1 에너지 회수회로(911)는 도 4의 제1 에너지 회수회로(421)와 동일한 회로구성을 가짐과 아울러 제어스위치(S9)와 다이오드(D1)의 제1 접속노드와, 제어스위치(S10)와 다이오드(D2)의 제2 접속노드를 통해 제2 에너지 회수회로(912)에 접속되어, 상기 제1 및 제2 에너지 회수회로(911, 912)가 제어스위치(S9, S10)을 통한 에너지 회수경로를 공유하도록 구성된다.
상기 제2 에너지 회수회로(912)는 상기 제1 및 제2 접속노드에 각각 일단이접속된 다이오드(D3, D4)와, 상기 다이오드(D3, D4)의 타단과 제2 패널(CP2) 사이에 접속된 인덕터(L2)를 구비하여 구성된다.
또한, 도 9에서 상기 제4 에너지 회수회로(914)는 도 4의 제4 에너지 회수회로(424)와 동일한 회로구성을 가짐과 아울러 제어스위치(S15)와 다이오드(D7)의 제3 접속노드와, 제어스위치(S16)와 다이오드(D8)의 제4 접속노드를 통해 제3 에너지 회수회로(913)에 접속되어, 상기 제3 및 제4 에너지 회수회로(913, 914)가 제어스위치(S15, S16)을 통한 에너지 회수경로를 공유하도록 구성된다.
상기 제3 에너지 회수회로(913)는 상기 제3 및 제4 접속노드에 각각 일단이접속된 다이오드(D5, D6)와, 상기 다이오드(D5, D6)의 타단과 제3 패널(CP3) 사이에 접속된 인덕터(L3)를 구비하여 구성된다.
그리고, 도 9에서 참조번호 920은 제1 내지 제4 패널(CP1~CP4)을 사이에 두고 상기 제1 에너지 회수부(910)와 대응되는 방향에 접속되어 에너지 회수동작을 수행하는 제2 에너지 회수부로서, 상기 제2 에너지 회수부(920)는 도 9에 도시된 것처럼 제5 내지 제8 에너지 회수회로(921~924)와, 제1 내지 제4 패널(CP1~CP4)의 방전에너지를 저장하기 위한 외부 커패시터(C2)를 구비하여 구성된다.
도 9에서 상기 제5 에너지 회수회로(921)는 도 4에 도시된 제5 에너지 회수회로(431)와 동일한 회로구성을 가짐과 아울러 다이오드(D9)와 제어스위치(S17)의 제5 접속노드와, 다이오드(D10)와 제어스위치(S18)의 제6 접속노드를 통해 제7 에너지 회수회로(923)에 접속되어, 상기 제5 및 제7 에너지 회수회로(921, 923)가 제어스위치(S17, S18)을 통한 에너지 회수경로를 공유하도록 구성된다.
상기 제7 에너지 회수회로(923)는 상기 제5 및 제6 접속노드에 각각 일단이접속된 다이오드(D13, D14)와, 상기 다이오드(D13, D14)의 타단과 제3 패널(CP3) 사이에 접속된 인덕터(L7)를 구비하여 구성된다.
또한, 상기 제8 에너지 회수회로(924)는 도 4의 제8 에너지 회수회로(434)와 동일한 회로구성을 가짐과 아울러 다이오드(D15)와 제어스위치(S19)의 제7 접속노드와, 다이오드(D16)와 제어스위치(S20)의 제8 접속노드를 통해 제6 에너지 회수회로(922)에 접속되어, 상기 제6 및 제8 에너지 회수회로(922, 924)가 제어스위치(S19, S20)을 통한 에너지 회수경로를 공유하도록 구성된다.
상기 제6 에너지 회수회로(922)는 상기 제7 및 제8 접속노드에 각각 일단이접속된 다이오드(D11, D12)와, 상기 다이오드(D11, D12)의 타단과 제2 패널(CP2) 사이에 접속된 인덕터(L6)를 구비하여 구성된다.
그리고, 도 9의 구성으로 된 디스플레이 패널의 다분할 구동회로는 도 4의 구성으로 된 다분할 구동회로와 동일한 구동방식으로 동작되는 바, 도 5 내지 도 7의 동작파형이 동일하게 적용되고, 그 상세한 동작설명은 생략하기로 한다.
즉, 도 9의 다분할 구동회로는 도 4의 구성으로 된 다분할 구동회로와 같이 디스플레이 패널의 정(+)극성 구동시 제1 및 제2 패널(CP1, CP2)이 제3 및 제4 패널(CP3, CP4) 보다 한 구간 앞서 충방전되고, 디스플레이 패널의 역(-)극성 구동시 제1 및 제3 패널(CP1, CP3)이 제2 및 제4 패널(CP3, CP4) 보다 한 구간 앞서 충방전되도록 동작된다.
다만, 도 9의 다분할 구동회로는 디스플레이 패널의 정(+)극성 구동시 제1 및 제2 에너지 회수회로(911, 912)가 제어스위치(S9, S10)를 통한 에너지 회수경로를 공유하고, 제3 및 제4 에너지 회수회로(913, 914)가 제어스위치(S15, S16)를 통한 에너지 회수경로를 공유하도록 동작된다. 그리고, 디스플레이 패널의 역(-)극성 구동시 제5 및 제7 에너지 회수회로(921, 923)가 제어스위치(S17, S18)를 통한 에너지 회수경로를 공유하고, 제6 및 제8 에너지 회수회로(922, 924)가 제어스위치(S19, S20)를 통한 에너지 회수경로를 공유하도록 동작된다.
따라서, 상기한 실시예에 의하면, 도 3 및 도 4의 구성으로 된 다분할 구동장치와 동일한 동작을 수행함과 아울러 다분할 구동회로내 제어스위치가 공유되도록 함으로써 요구되는 회로소자의 갯수를 줄일 수 있게 된다.
도 10은 도 4에 도시된 다분할 구동회로의 또 다른 구성을 나타낸 것으로서, 도 10에서 도 4에 도시된 구성과 동일한 구성에 대하여 동일한 참조번호(부호)를 붙이고, 그 상세한 설명은 생략하기로 한다.
도 10의 다분할 구동회로는 도 4의 제1 및 제2 에너지 회수부(420, 430)의 구성을 변경한 것으로서, 도 10에서 제1 및 제2 에너지 회수부(1100, 1200)는 도 4의 구성에서 요구되는 에너지 회수회로의 갯수를 반으로 줄인 것이다.
즉, 상기 제1 에너지 회수부(1100)는 제1 내지 제4 접속노드군(g~h)을 통해 제1 내지 제4 패널(CP1~CP4)에 접속된 제1 및 제2 에너지 회수회로(1110, 1120)와, 이와 접속되어 제1 내지 제4 패널(CP1~CP4)의 방전에너지를 저장하기 위한 외부 커패시터(C1)를 구비하여 구성된다.
도 10에서 상기 제1 에너지 회수회로(1110)는 인덕터(L1)의 일단이 제1 및 제2 패널(CP1, CP2)의 일단에 공통으로 접속되어 제1 및 제2 패널(CP1, CP2)의 에너지 회수경로를 제공하고, 상기 제2 에너지 회수회로(1120)는 인덕터(L2)의 일단이 제3 및 제4 패널(CP3, CP4)의 일단에 공통으로 접속되어 제3 및 제4 패널(CP3, CP4)의 에너지 회수경로를 제공하게 된다.
도 10에서 상기 제2 에너지 회수부(1200)는 제1 내지 제4 패널(CP1~CP4)을 사이에 두고 상기 제1 에너지 회수부(910)와 대응되는 방향에 접속되고, 제3 및 제4에너지 회수회로(1210, 1220)와 외부 커패시터(C2)를 구비하여 구성된다.
그리고, 상기 제3 에너지 회수회로(1210)는 인덕터(L3)의 일단이 제1 및 제3 패널(CP1, CP3)의 일단에 공통으로 접속되어 그 에너지 회수경로를 제공하고, 상기 제4 에너지 회수회로(1220)는 인덕터(L4)의 일단이 제2 및 제4 패널(CP2, CP4)의 일단에 공통으로 접속되어 그 에너지 회수경로를 제공하게 된다.
즉, 상기 제1 및 제2 에너지 회수부(1100, 1200)내 회로소자의 전류정격 및 디스플레이 패널의 구동시 발열에 의한 에너지 손실은 주지된 바와 같이 유지구동부(410)내 제1 내지 제8 제어스위치(S1~S8)의 경우보다 상당히 작기 때문에 도 10에 도시된 구성과 같이 에너지 회수회로를 공통으로 사용하는 것이 가능하게 된다. 따라서, 이 경우 도 4의 다분할 구동회로와 거의 동일한 기능을 수행하면서도 요구되는 회로소자수를 더욱 줄일 수 있게 된다.
이상 설명한 바와 같이 본 발명에 의하면, 디스플레이 패널의 다분할 구동장치내 구비되는 유지회로의 갯수를 종래에 비해 반으로 줄임과 아울러 다분할 구동회로의 에너지 회수부내 제어스위치가 공유되도록 하거나, 에너지 회수부내 에너지 회수회로를 공유하도록 함으로써 다분할 구동회로내 요구되는 제어스위치의 갯수를 줄이고, 이를 통해 생산비를 절감할 수 있게 된다.

Claims (9)

  1. 디스플레이 패널을 다분할 구동시키는 플라즈마 디스플레이 패널의 구동장치에 있어서;
    주사/유지전극 및 공통유지전극의 유지전극쌍이 다수의 분할패널로 구분되어 분할구동되는 패널과, 상기 주사/유지전극에 상기 분할패널별로 구동펄스를 공급하는 주사/유지전극 구동부, 상기 공통유지전극에 상기 분할패널별로 구동펄스를 공급하는 공통유지전극 구동부, 상기 패널의 어드레스전극에 구동펄스를 선택적으로 공급하는 어드레스전극 구동부 및, 상기 주사/유지전극 구동부와 공통유지전극 구동부 및 어드레스전극 구동부에 각각 접속되어 디지털 화상신호의 출력을 제어함과 아울러 상기 분할패널별로 구동펄스가 소정 시간차를 두고 공급되도록 제어하는 콘트롤부를 구비하며;
    상기 분할패널은 적어도 두 개씩 쌍을 이루어 동일한 구동펄스가 인가되고 패널커패시터를 형성하는 제1 내지 제N 패널을 구비하며; 상기 주사/유지전극 구동부 및 공통유지전극 구동부는 상기 제1 내지 제N 패널의 양단에 접속되어 충전/방전 동작 시 전기 에너지를 방출/저장하는 제1 회로와, 전원공급단과 상기 제1 내지 제N 패널 사이에 공통으로 접속된 제1 내지 제N 제어스위치와 상기 제1 내지 제N 패널과 접지단 사이에 공통으로 접속된 제N+1 내지 제2N 제어스위치로 이루어진 제2 회로를 포함하여 구성되고; 상기 N은 4 이상의 우수인 것을 특징으로 하는 AC형 플라즈마 디스플레이 패널의 다분할 구동장치.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 제1 회로는 상기 제1 내지 제N 패널을 사이에 두고 좌,우측에 각각 접속되어 그 방전에너지를 회수한 후, 다음 충전동작시 회수된 에너지를 재공급하기 위한 제1 및 제2 에너지 회수부로 구성된 것을 특징으로 하는 AC형 플라즈마 디스플레이 패널의 다분할 구동장치.
  4. 제 3 항에 있어서,
    상기 제1 및 제2 에너지 회수부는 상호 대칭적인 회로구성을 가짐과 아울러 디스플레이 패널의 분할구동수에 대응되게 각각 다수의 에너지 회수회로를 구비하여 구성된 것을 특징으로 하는 AC형 플라즈마 디스플레이 패널의 다분할 구동장치.
  5. 제 1 항에 있어서,
    상기 N은 4이고,
    상기 콘트롤부는 디스플레이 패널의 정극성 구동시 상기 제1 및 제2 패널이 상기 제3 및 제4 패널 보다 소정 시간 앞서 충방전되고, 디스플레이 패널의 역극성 구동시 상기 제1 및 제3 패널이 상기 제2 및 제4 패널 보다 소정 시간 앞서 충방전되도록 상기 주사/유지전극 구동부 및 상기 공통유지전극 구동부를 제어하는 것을 특징으로 하는 AC형 플라즈마 디스플레이 패널의 다분할 구동장치.
  6. 제 5 항에 있어서,
    상기 콘트롤부는 상기 제1 및 제4 패널의 양단전압의 정부극성 전환시 소정 시간지연을 두고,
    상기 제2 패널의 양단전압은 정극성에서 부극성으로의 전환시 소정 시간지연을 두고 부극성에서 정극성으로의 전환시에는 시간지연을 두지 않으며,
    상기 제3 패널의 양단전압은 정극성에서 부극성으로 전환시 시간지연을 두지 않으며 부극성에서 정극성으로의 전환시에는 소정 시간지연을 두도록 상기 주사/유지전극 구동부 및 공통유지전극 구동부를 제어하는 것을 특징으로 하는 AC형 플라즈마 디스플레이 패널의 다분할 구동장치.
  7. 제 3 항에 있어서,
    상기 N은 4이고,
    상기 제1 및 제2 에너지 회수부는 상기 제1 내지 제4 패널에 접속되어 그 방전에너지를 회수한 후, 회수된 에너지를 그 충전동작시 다시 공급하는 제1 내지 제4 에너지 회수회로 및 제5 내지 제8 에너지 회수회로를 각각 구비하고,
    상기 제1 및 제2 에너지 회수회로는 상기 제1 에너지 회수회로내 제어스위치를 통해 에너지 회수경로를 공유하고,
    상기 제3 및 제4 에너지 회수회로는 상기 제4 에너지 회수회로내 제어스위치를 통해 에너지 회수경로를 공유하며,
    상기 제5 및 제7 에너지 회수회로는 상기 제5 에너지 회수회로내 제어스위치를 통해 에너지 회수경로를 공유하고,
    상기 제6 및 제8 에너지 회수회로는 상기 제8 제어스위치를 통해 에너지 회수경로를 공유하도록 구성된 것을 특징으로 하는 AC형 플라즈마 디스플레이 패널의 다분할 구동장치.
  8. 제 7 항에 있어서,
    상기 콘트롤부는 디스플레이 패널의 정극성 구동시 상기 제1 및 제2 패널이 상기 제3 및 제4 패널 보다 소정 시간 앞서 충방전되고, 디스플레이 패널의 역극성 구동시 상기 제1 및 제3 패널이 상기 제2 및 제4 패널 보다 소정 시간 앞서 충방전되도록 상기 주사/유지전극 구동부 및 상기 공통유지전극 구동부를 제어하는 것을 특징으로 하는 AC형 플라즈마 디스플레이 패널의 다분할 구동장치.
  9. 제 3 항에 있어서,
    상기 N은 4이고,
    상기 제1 에너지 회수부는 상기 제1 내지 제4 패널의 일측에 접속되어 그 방전에너지를 회수한 후 회수된 에너지를 그 충전동작시 다시 공급하도록 상기 제1및 제2 패널의 일측에 공통으로 접속된 제1 에너지 회수회로와 상기 제3 및 제4 패널의 일측에 공통으로 접속된 제2 에너지 회수회로를 구비하고,
    상기 제2 에너지 회수부는 상기 제1 내지 제4 패널의 타측에 접속되어 그 방전에너지를 회수한 후 회수된 에너지를 그 충전동작시 다시 공급하도록 상기 제1 및 제2 패널의 타측에 공통으로 접속된 제1 에너지 회수회로와 상기 제3 및 제4 패널의 타측에 공통으로 접속된 제2 에너지 회수회로를 구비하며,
    상기 제1 내지 제4 에너지 회수회로는 그 회로구성이 동일하도록 구성된 것을 특징으로 하는 AC형 플라즈마 디스플레이 패널의 다분할 구동장치.
KR10-2001-0018036A 2001-04-04 2001-04-04 에이씨형 플라즈마 디스플레이 패널의 다분할 구동장치 KR100424987B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0018036A KR100424987B1 (ko) 2001-04-04 2001-04-04 에이씨형 플라즈마 디스플레이 패널의 다분할 구동장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0018036A KR100424987B1 (ko) 2001-04-04 2001-04-04 에이씨형 플라즈마 디스플레이 패널의 다분할 구동장치

Publications (2)

Publication Number Publication Date
KR20020078133A KR20020078133A (ko) 2002-10-18
KR100424987B1 true KR100424987B1 (ko) 2004-03-30

Family

ID=27699941

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0018036A KR100424987B1 (ko) 2001-04-04 2001-04-04 에이씨형 플라즈마 디스플레이 패널의 다분할 구동장치

Country Status (1)

Country Link
KR (1) KR100424987B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100625577B1 (ko) * 2004-08-11 2006-09-20 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동장치
KR100607259B1 (ko) * 2004-12-30 2006-08-01 엘지전자 주식회사 플라즈마 디스플레이 패널 구동장치
KR100733303B1 (ko) 2005-12-27 2007-06-29 엘지전자 주식회사 플라즈마 디스플레이 장치
KR100770086B1 (ko) 2005-12-30 2007-10-24 삼성에스디아이 주식회사 플라즈마 디스플레이 패널의 구동 장치 및 구동 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10149135A (ja) * 1996-11-18 1998-06-02 Mitsubishi Electric Corp プラズマディスプレイ装置
JPH11338418A (ja) * 1998-05-26 1999-12-10 Mitsubishi Electric Corp プラズマディスプレイパネルの駆動方法及びプラズマディスプレイ装置
KR20000009133A (ko) * 1998-07-21 2000-02-15 구자홍 플라즈마 표시장치용 구동장치
US6072447A (en) * 1997-11-28 2000-06-06 Nec Corporation Plasma display panel drive circuit provided with series resonant circuits

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10149135A (ja) * 1996-11-18 1998-06-02 Mitsubishi Electric Corp プラズマディスプレイ装置
US6072447A (en) * 1997-11-28 2000-06-06 Nec Corporation Plasma display panel drive circuit provided with series resonant circuits
JPH11338418A (ja) * 1998-05-26 1999-12-10 Mitsubishi Electric Corp プラズマディスプレイパネルの駆動方法及びプラズマディスプレイ装置
KR20000009133A (ko) * 1998-07-21 2000-02-15 구자홍 플라즈마 표시장치용 구동장치

Also Published As

Publication number Publication date
KR20020078133A (ko) 2002-10-18

Similar Documents

Publication Publication Date Title
CN102184700B (zh) 源极驱动电路、显示器与其操作方法
CN100573637C (zh) 等离子显示面板驱动电路和等离子显示设备
KR100365693B1 (ko) 교류 플라즈마 디스플레이 패널의 유지방전 회로
US6646387B2 (en) AC-type plasma display panel having energy recovery unit in sustain driver
KR100441519B1 (ko) 플라즈마 디스플레이 패널의 구동 장치 및 그 방법
KR20030089415A (ko) 용량성 부하 구동 회로 및 플라즈마 디스플레이 장치
CN1383539A (zh) 用于平面显示器的带有能量回收的驱动电路
CN100426348C (zh) 等离子体显示板以及驱动等离子体显示板的方法
JPH11282416A (ja) プラズマディスプレイパネルの駆動回路、その駆動方法およびプラズマディスプレイパネル装置
JP4953563B2 (ja) ディスプレーパネル駆動システムの単一サイド駆動装置及びその設計方法
KR100424987B1 (ko) 에이씨형 플라즈마 디스플레이 패널의 다분할 구동장치
WO2003090196A1 (en) Driver circuit for a plasma display panel
US20030122735A1 (en) Method for driving a plasma display panel
KR100383889B1 (ko) 에이씨형 플라즈마 디스플레이 패널의 에너지 회수장치와이를 이용한 에너지 회수방법
KR100363515B1 (ko) 플라즈마 디스플레이 패널의 전력 회수장치
CN100359549C (zh) 等离子显示板的能量回收装置和方法
KR100508243B1 (ko) 플라즈마 디스플레이 패널의 구동장치
JP2654119B2 (ja) マトリクス表示パネル駆動回路
MXPA05010921A (es) Amplificador disenado para generar una senal de voltaje rectangular con conmutacion suave sobre una carga capacitiva.
JP2003140602A (ja) 表示パネル駆動装置
CN101599246B (zh) 等离子体显示装置和等离子体显示面板的驱动方法
CN101276537A (zh) 等离子体显示面板驱动电路装置以及等离子体显示装置
KR100647580B1 (ko) 플라즈마 디스플레이 패널의 전력 회수 장치 및 이를구비하는 플라즈마 디스플레이 패널의 구동장치
KR100480153B1 (ko) 에너지 회수능력을 갖는 서스테인 구동장치 및 방법
CN1248183C (zh) 等离子体显示器的驱动方法

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080314

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee