KR100422812B1 - Semiconductor memory device for minimizing constant current in write operation - Google Patents

Semiconductor memory device for minimizing constant current in write operation Download PDF

Info

Publication number
KR100422812B1
KR100422812B1 KR1019970029045A KR19970029045A KR100422812B1 KR 100422812 B1 KR100422812 B1 KR 100422812B1 KR 1019970029045 A KR1019970029045 A KR 1019970029045A KR 19970029045 A KR19970029045 A KR 19970029045A KR 100422812 B1 KR100422812 B1 KR 100422812B1
Authority
KR
South Korea
Prior art keywords
output
constant current
write
logic
negative logical
Prior art date
Application number
KR1019970029045A
Other languages
Korean (ko)
Other versions
KR19990004885A (en
Inventor
김규석
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019970029045A priority Critical patent/KR100422812B1/en
Publication of KR19990004885A publication Critical patent/KR19990004885A/en
Application granted granted Critical
Publication of KR100422812B1 publication Critical patent/KR100422812B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Static Random-Access Memory (AREA)

Abstract

PURPOSE: A semiconductor memory device for minimizing constant current in a write operation is provided to minimize the constant current applied to a cell array by turning off word lines after a process for writing data in the cell array. CONSTITUTION: A semiconductor memory device for minimizing constant current in a write operation includes a cell array, a write circuit, and a constant current control circuit. The cell array(200) is used for storing data. The write circuit(300) is used for writing data in the cell. The constant current control circuit(100) turns off word lines of the cell after a process for writing the data in the cell array in order to minimize the constant current applied to the cell. The constant current control circuit includes a first NAND circuit, a delay circuit, a second NAND circuit, a third NAND circuit, and a first inverter.

Description

라이트시 정전류를 최소화하는 반도체 메모리 장치Semiconductor memory device minimizes constant current during write

본 발명은 라이트(write)시 정전류를 최소화하는 반도체 메모리 장치에 관한 것으로서 에스램(Static Random Access Memory, SRAM) 및 디램(Dynamic Random Access Memory, DRAM) 등 모든 반도체 메모리 장치에 적용될 수 있다.The present invention relates to a semiconductor memory device which minimizes a constant current during write, and can be applied to all semiconductor memory devices such as static random access memory (SRAM) and dynamic random access memory (DRAM).

칩이 선택된 상태에서 주소값은 변화 없이 어떤 상태로 계속 유지될 때를 정동작상태라하고, 이러한 상태에서 원하지 않는 소비 전류가 흐르게 되는 데 이것은 전지의 수명을 단축시키는 중대한 문제이다.When the chip is selected and the address value remains unchanged, it is called the quiescent state, and unwanted current flows in this state, which is a serious problem of shortening the battery life.

종래 기술의 반도체 메모리 장치에서는, 리드(read) 시 주소천이탐지기(Address Transition Detector)를 이용해 주소 천이가 감지되었을 때만 워드라인을 턴온시켜 정전류를 최소화하나, 라이트시에는 라이트 사이클에서 실제로 데이터 입력 버퍼를 통해 셀로 언제 데이터가 들어올지를 예측할 수 없기 때문에 워드라인을 계속 턴온시켜 정전류를 계속해서 소비한다.In the conventional semiconductor memory device, the word line is turned on only when an address transition is detected using an address transition detector at read time to minimize the constant current, but at write time, the data input buffer is actually Because we cannot predict when data will enter the cell, we continue to turn on the wordline and continue to consume constant current.

따라서, 상기 종래의 반도체 메모리 장치는 라이트 사이클에서 정전류를 제어하지 못해 리드 사이클보다 많은 정전류를 흘리는 문제점이 있다.Therefore, the conventional semiconductor memory device has a problem in that the constant current flows more than the read cycle because the constant current cannot be controlled in the write cycle.

본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 메모리 장치의 중요 특성 중에 하나이면서도 동작 특성상 개선이 어려웠던 라이트시 정전류를 최소화한 라이트시 정전류를 최소화하는 반도체 메모리 장치를 제공하는데 그 목적이 있다.Disclosure of Invention The present invention has been made to solve the above problems, and has an object of the present invention to provide a semiconductor memory device which minimizes the constant write current while minimizing the constant write current, which is one of the important characteristics of the memory device and its improvement in operation characteristics is difficult. .

도1은 본 발명의 반도체 메모리 장치를 도시한 회로도.1 is a circuit diagram showing a semiconductor memory device of the present invention.

* 도면의 주요 부분에 대한 설명* Description of the main parts of the drawing

100 : 정전류 제어부100: constant current controller

200 : 메모리 셀 어레이부200: memory cell array unit

300 : 라이트 블록300: light block

3 : 지연 회로3: delay circuit

상기 목적을 달성하기 위한 본 발명은 데이터를 저장하는 셀 어레이; 상기 셀에 라이트하기 위한 라이트 수단; 및 상기 셀에 흐르는 정전류를 최소화하기 위해 상기 셀 어레이로 라이트가 수행되는 소정 기간 후 상기 셀의 워드라인을 턴오프시키는 정전류 제어수단을 포함하여 이루어지는 라이트시 정전류를 최소화하는 반도체 메모리 장치를 포함하여 이루어진다.The present invention for achieving the above object is a cell array for storing data; Writing means for writing to the cell; And a constant current control means for turning off the word line of the cell after a predetermined period of time in which writing to the cell array is performed to minimize the constant current flowing to the cell. .

이하, 첨부된 도면을 참조하여 본 발명을 상세히 살펴본다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

도1은 본 발명의 반도체 메모리 장치로서, 데이터를 저장하는 셀 어레이부(200)와 상기 셀에 라이트 하기 위한 라이트 블록(300) 및 상기 셀에 흐르는 정전류를 최소화하기 위한 정전류 제어부(100)로 구성한다.1 is a semiconductor memory device of the present invention, comprising a cell array unit 200 for storing data, a write block 300 for writing to the cell, and a constant current controller 100 for minimizing the constant current flowing in the cell. do.

라이트 블록(300)은 데이터 패드를 통해 들어오는 입력 데이터(1)를 출력 신호 N1/N2로 구동해 상기 셀 어레이부(200) 중 선택된 셀의 비트라인과 비트라인바에 라이트할 수 있도록 드라이브하고, 라이트 동작을 제어하는 라이트 인에이블 신호(2)에 의해서 출력신호 N1/N2 값이 결정된다.The write block 300 drives the input data 1 received through the data pad as an output signal N1 / N2 so as to be written to the bit lines and the bit line bars of the selected cells of the cell array unit 200. The output signal N1 / N2 value is determined by the write enable signal 2 that controls the operation.

정전류 제어부(100)는 상기 라이트 블록(300)의 출력을 입력으로받는 제1 부정논리곱게이트(NAND1), 상기 출력을 지연시키는 지연 회로(3), 상기 제1 부정논리곱게이트의 출력과 상기 지연 회로의 출력을 입력으로하는 제2 부정논리곱게이트(NAND2), 상기 제2 부정논리곱게이트의 출력과 주소 디코딩 회로로부터 오는 주소 신호(4)를 입력으로 하는 제3 부정논리곱게이트(NAND3), 및 상기 제3 부정논리곱게이트의 출력을 반전하여 워드라인을 턴온/턴 오프 시키는 최종 출력을 생성하는 제1 인버터(I1)로 구성된다.The constant current controller 100 may include a first negative logical gate NAND1 receiving an output of the light block 300 as an input, a delay circuit 3 for delaying the output, an output of the first negative logical gate, and the A second negative logical gate NAND2 having the output of the delay circuit as an input, a third negative logical gate NAND3 having the output of the second negative logical gate and the address signal 4 coming from the address decoding circuit as an input; ) And a first inverter I1 that inverts the output of the third negative logic gate to generate a final output for turning on / off a word line.

라이트를 하지 않는 상태 즉 준비 상태이거나 리드 상태에서 라이트 블록(300)의 출력신호 N1,N2는 모두 논리값 "하이(high)"가 되어, 정전류제어부(100)의 입력으로 보내진다. 제1 부정논리곱게이트(NAND1)는 상기 라이트 블록의 출력신호 N1,N2를 입력으로 받아 논리값 "로우(low)"의 출력을 발생시키고, 제2 부정논리곱게이트(NAND2)는 제1 부정논리곱게이트의 "로우"출력을 받아 지연 회로(3)를 거치지 않고, 바로 지연없이 논리값 "하이"의 출력을 발생한다. 제3 부정논리곱게이트(NAND3)는, 디코딩된 후 입력 주소에 의해 리드나 라이트를 위해 워드라인이 선택된 경우 "하이"값을, 선택되지 않은 경우 "로우"값을 가지는 주소 신호(4)와 상기 제2 부정논리곱게이트의 "하이"출력을 입력으로 받는다. 주소 신호(4)가 "하이"인 경우에는 제3 부정논리곱게이트의 출력으로 논리값 "로우"를 내보내고, 다시 I1을 통해 반전시켜 메모리 셀 어레이부(200)로 보냄으로써 리드 시의 워드라인이 턴온된다. 주소 신호(4)가 "로우"인 경우에는 제3 부정논리곱게이트의 출력으로 논리값 "하이"를 내보내고, 다시 I1을 통해 반전시켜 메모리 셀 어레이부(200)로 보냄으로써 준비상태에서의 워드라인이 턴오프된다.In the non-write state, that is, in the ready state or the read state, the output signals N1 and N2 of the write block 300 are all logic values "high" and are sent to the input of the constant current control unit 100. The first negative logical gate NAND1 receives the output signals N1 and N2 of the write block as inputs to generate a logic value “low”, and the second negative logical gate NAND2 generates the first negative logic gate NAND2. It receives the " low " output of the AND and generates the output of the logical value " high " without delay, without passing through the delay circuit 3. The third negative logical gate NAND3 is decoded and has an address signal 4 having a "high" value when a word line is selected for read or write by the input address, and a "low" value when not selected. A "high" output of the second negative logical gate is received as an input. If the address signal 4 is " high ", the logic value " low " is sent to the output of the third negative logical gate, inverted again through I1, and sent to the memory cell array unit 200 to read the word line at the time of reading. Is turned on. If the address signal 4 is " low ", the word " ready " is sent by sending a logic value " high " to the output of the third negative logic gate, inverting it again through I1, and sending it to the memory cell array unit 200. The line is turned off.

라이트 사이클에서 라이트 블록(300)의 출력신호 N1,N2는 입력데이터(1)에 따라 서로 상반되는 논리값, 즉 입력데이터(1)가 "하이"일 경우 출력신호 N1값은 "하이", N2값은 "로우"가 되며, 입력데이터(1)가 "로우"일 경우에는 출력신호 N1값은 "로우", N2값은 "하이"가 되어 정전류 제어부(100)의 입력으로 보내진다. 제1 부정논리곱게이트(NAND1)는 상기 라이트 블록의 상반된 논리값을 가지는 출력신호 N1,N2를 입력으로 받아 논리값 "하이"의 출력을 발생시키고, 제2 부정논리곱게이트(NAND2)는 제1 부정논리곱게이트의 "하이"출력을 받아 지연회로(3)를 통과해 지연된 후 논리값 "로우"의 출력을 발생한다. 상기 지연회로를 통과하면서 생기는 지연시간은 실제 워드라인이 턴온되어 입력데이터(1)의 값이 상기 라이트 블록(300)을 통해 상기 메모리 셀 어레이부(200)로 들어가 선택된 셀에 라이트 하는 시간이며, 충분한 라이트시간을 확보하기 위해 지연회로를 구성한다. 상기 충분히 라이트한 후 제2 부정논리곱게이트의 "로우"출력값을 발생한다. 제3 부정논리곱게이트(NAND3)는 상기 제2 부정논리곱게이트의 "로우" 출력을 입력으로 받아 주소 신호(4)에 상관없이 "하이"를 내보내고, 다시 I1을 통해 반전되어 메모리 셀 어레이부(200)로 보내 워드라인을 턴오프시킨다. 이렇게 라이트 후 워드라인이 곧바로 턴오프됨으로해서 종래에 워드라인을 턴온 시켜놓았을 때 흐르는 정전류를 최소화한다.In the write cycle, the output signals N1 and N2 of the write block 300 are logic values that are opposite to each other according to the input data 1, that is, when the input data 1 is "high", the output signal N1 values are "high" and N2. The value is " low ", and when the input data 1 is " low ", the output signal N1 value is " low " and the value N2 is " high " and is sent to the input of the constant current controller 100. The first negative logical gate NAND1 receives the output signals N1 and N2 having opposite logic values of the write block as inputs, and generates an output of a logic value “high”, and the second negative logical gate NAND2 generates a second negative logical gate NAND2. 1 Takes the "high" output of the negative logic gate, delays it through the delay circuit 3, and generates an output of logic "low". The delay time that occurs while passing through the delay circuit is a time when the actual word line is turned on so that the value of the input data 1 enters the memory cell array unit 200 through the write block 300 and writes to the selected cell. A delay circuit is configured to ensure sufficient write time. After sufficient writing, a "low" output value of the second negative logical gate is generated. The third negative logical gate NAND3 receives the “low” output of the second negative logical gate as an input and emits “high” regardless of the address signal 4, and is inverted through I1 to be inverted through the memory cell array unit. Send to (200) to turn off the word line. Since the word line is turned off immediately after writing, the constant current flowing when the word line is conventionally turned on is minimized.

이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.The present invention described above is not limited to the above-described embodiments and the accompanying drawings, and various substitutions, modifications, and changes are possible in the art without departing from the technical spirit of the present invention. It will be clear to those of ordinary knowledge.

상기와 같이 이루어진 본 발명은 메모리 장치의 중요특성 중에 하나이면서도 동작 특성상 개선이 어려웠던 라이트시 정전류를, 라이트 사이클에서 라이트 블록으로 메모리 셀에 데이터를 입력시키는 동작을 감지해 셀에 데이터가 충분히 라이트될만큼 지연 후에 워드라인을 곧바로 턴오프시킴으로써 선택된 셀들에서 흐르는 정전류를 간단히 최소화하는 효과가 있다.The present invention as described above is one of the important characteristics of the memory device, but it is difficult to improve due to the operation characteristics of the write-time constant current, the write cycle detects the operation of inputting data into the memory cell to the light block in the write block enough data to be sufficiently written in the cell By turning off the wordline immediately after the delay, there is an effect of simply minimizing the constant current flowing in the selected cells.

Claims (6)

데이터를 저장하는 셀 어레이;A cell array for storing data; 상기 셀에 라이트하기 위한 라이트 수단; 및Writing means for writing to the cell; And 상기 셀에 흐르는 정전류를 최소화하기 위해 상기 셀 어레이로 라이트가 수행되는 소정 기간 후 상기 셀의 워드라인을 턴오프시키는 정전류 제어수단Constant current control means for turning off the word line of the cell after a predetermined period of time to write to the cell array to minimize the constant current flowing in the cell. 을 포함하여 이루어지는 라이트시 정전류를 최소화하는 반도체 메모리 장치.Semiconductor memory device for minimizing the constant current at the time of writing comprising a. 제 1 항에 있어서, 상기 정전류 제어수단은The method of claim 1, wherein the constant current control means 상기 라이트 수단의 출력을 입력으로받는 제1 부정논리곱수단;First negative logical means for receiving an output of the write means as an input; 상기 제1 부정논리곱수단의 출력을 지연시키는 지연수단;Delay means for delaying the output of said first negative logical means; 상기 제1 부정논리곱수단의 출력과 상기 지연수단의 출력을 입력으로하는 제2 부정논리곱수단;Second negative logical means for inputting the output of the first negative logical means and the output of the delay means; 상기 제2 부정논리곱수단의 출력과 디코딩 회로로부터 오는 주소 신호를 입력으로하는 제3 부정논리곱수단; 및Third negative logical means for inputting an output of said second negative logical means and an address signal from a decoding circuit; And 상기 제3 부정논리곱수단의 출력을 반전하여, 워드라인을 턴온/턴 오프시키는 최종 출력을 생성하는 제1 반전수단First inverting means for inverting the output of the third negative logical means to produce a final output for turning on / off a word line 을 포함하는 라이트시 정전류를 최소화하는 반도체 메모리 장치.Semiconductor memory device to minimize the constant current at the time of writing. 제 2 항에 있어서, 상기 정전류 제어수단은The method of claim 2, wherein the constant current control means 반도체 메모리 장치의 리드 사이클에서, 상기 제1 부정논리곱수단은 상기 라이트 수단으로부터 논리값 하이인 두 개의 출력신호를 입력으로 받아 논리값 로우의 출력을 발생시키고, 제2 부정논리곱수단은 상기 논리값 로우를 받아 상기 지연수단을 거치지 않고, 바로 지연없이 논리값 하이의 출력을 발생하며, 제3 부정논리곱수단은 상기 논리값 하이와 상기 리드 사이클에서 논리값 하이를 가지는 상기 주소 신호를 받아 논리값 로우를 출력하고, 다시 상기 제1 반전수단을 통해 반전시켜 상기 메모리 셀 어레이로 보냄으로써 리드 시의 워드라인을 턴온시키는 라이트시 정전류를 최소화하는 반도체 메모리 장치.In a read cycle of the semiconductor memory device, the first negative logical means receives two output signals having a logic high from the write means as inputs and generates an output of a logic low, and the second negative logical means generates the logic. A low value does not pass through the delay means and generates an output of logic high without delay, and a third negative logical means receives the address signal having the logic high and the logic high in the read cycle And a constant current at the time of turning on the word line at the time of reading by outputting a value row and inverting the first value through the first inverting means and sending the value low to the memory cell array. 제 2 항에 있어서, 상기 정전류 제어수단은The method of claim 2, wherein the constant current control means 반도체 메모리 장치의 준비상태 사이클에서 상기 제1 부정논리곱수단은 상기 라이트 수단으로부터 논리값 하이인 두 개의 출력신호를 입력으로 받아 논리값 로우의 출력을 발생시키고, 제2 부정논리곱수단은 상기 논리값 로우를 받아 상기 지연수단을 거치지 않고, 바로 지연없이 논리값 하이의 출력을 발생하며, 제3 부정논리곱수단은 상기 논리값 하이와 상기 준비상태 사이클에서 논리값 하이를 가지는 상기 주소 신호를 받아 논리값 하이를 출력하고, 다시 상기 제1 반전수단을 통해 반전시켜 상기 메모리 셀 어레이로 보냄으로써 준비상태 시의 워드라인을 턴오프시키는 라이트시 정전류를 최소화하는 반도체 메모리 장치.In the ready state cycle of the semiconductor memory device, the first negative logical means receives two output signals having a logic high from the write means and generates an output of a logic low, and the second negative logical means generates the logic low. The output of the logic high is received without passing through the delay means and immediately passes through the delay means, and the third negative logical means receives the address signal having the logic high and the logic high in the ready state cycle. Outputting a logic value high, and inverting it again through the first inverting means to send to the memory cell array, thereby minimizing the constant constant current at the time of turning off the word line in the ready state. 제 2 항에 있어서, 상기 정전류 제어수단은The method of claim 2, wherein the constant current control means 반도체 메모리 장치의 라이트 사이클에서 상기 제1 부정논리곱수단은 상기 라이트 수단으로부터 서로 상반되는 논리값을 가진 두 개의 출력신호를 입력으로 받아 논리값 하이의 출력을 발생시키고, 제2 부정논리곱수단은 상기 논리값 하이를 받아 상기 지연수단을 통과해 지연된 후 논리값 로우의 출력을 발생하며, 제3 부정논리곱수단은 상기 로우 출력을 입력으로 받아 상기 주소신호에 상관없이 논리값 하이를 내보내고, 다시 상기 제1 반전수단을 통해 반전시켜 상기 메모리 셀 어레이로 보냄으로써 라이트 사이클에서 라이트를 마친 후 곧바로 워드라인을 턴오프시키는 라이트시 정전류를 최소화하는 반도체 메모리 장치.In the write cycle of the semiconductor memory device, the first negative logical means receives two output signals having opposite logic values from the write means as inputs and generates an output of logic high, and the second negative logical means After receiving the logic value high and passing through the delay means and delaying, the output of the logic value low is generated, and the third negative logic means receives the low output as an input and outputs the logic value high regardless of the address signal, and again. And inverting through the first inverting means to the memory cell array, thereby minimizing the constant constant current at the time of turning off the word line immediately after completing the write cycle. 제 2 항에 있어서, 상기 지연수단은The method of claim 2, wherein the delay means 라이트시 실제 워드라인이 턴온되어 상기 입력데이터가 상기 라이트 수단을 통해 상기 메모리 셀 어레이의 선택된 셀에 충분히 라이트하는 데 걸리는 시간만큼 지연되는 라이트시 정전류를 최소화하는 반도체 메모리 장치.And a write current constant which minimizes a write current when the actual word line is turned on so that the input data is sufficiently delayed by the write means to write to the selected cell of the memory cell array.
KR1019970029045A 1997-06-30 1997-06-30 Semiconductor memory device for minimizing constant current in write operation KR100422812B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970029045A KR100422812B1 (en) 1997-06-30 1997-06-30 Semiconductor memory device for minimizing constant current in write operation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970029045A KR100422812B1 (en) 1997-06-30 1997-06-30 Semiconductor memory device for minimizing constant current in write operation

Publications (2)

Publication Number Publication Date
KR19990004885A KR19990004885A (en) 1999-01-25
KR100422812B1 true KR100422812B1 (en) 2004-05-24

Family

ID=37329107

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970029045A KR100422812B1 (en) 1997-06-30 1997-06-30 Semiconductor memory device for minimizing constant current in write operation

Country Status (1)

Country Link
KR (1) KR100422812B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100365429B1 (en) * 1999-06-30 2002-12-18 주식회사 하이닉스반도체 Low static current semiconductor memory device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR930014603A (en) * 1991-12-31 1993-07-23 정몽헌 Power consumption prevention circuit when writing
KR950012469A (en) * 1993-10-18 1995-05-16 문정환 SRAM circuit
KR960042753A (en) * 1995-05-12 1996-12-21 김주용 Wordline control circuit
KR970076797A (en) * 1996-05-28 1997-12-12 문정환 Power control unit of memory

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR930014603A (en) * 1991-12-31 1993-07-23 정몽헌 Power consumption prevention circuit when writing
KR950012469A (en) * 1993-10-18 1995-05-16 문정환 SRAM circuit
KR960042753A (en) * 1995-05-12 1996-12-21 김주용 Wordline control circuit
KR970076797A (en) * 1996-05-28 1997-12-12 문정환 Power control unit of memory

Also Published As

Publication number Publication date
KR19990004885A (en) 1999-01-25

Similar Documents

Publication Publication Date Title
KR100543915B1 (en) Data input circuit in memory device
US8472263B2 (en) Mode-register reading controller and semiconductor memory device
US7321517B2 (en) Semiconductor memory device
US20070058476A1 (en) Semiconductor memory device
JP4065687B2 (en) Semiconductor memory device
JP3341710B2 (en) Semiconductor storage device
KR20120075323A (en) Semiconductor memory device and refresh control method thereof
US6192003B1 (en) Semiconductor memory device using a relatively low-speed clock frequency and capable of latching a row address and a column address with one clock signal and performing a page operation
KR100301036B1 (en) Synchronous memory device including a control portion for reducing current consumption of data in/out mask input buffer
KR20000034911A (en) Semiconductor memory circuit
US6839291B2 (en) Method for controlling column decoder enable timing in synchronous semiconductor device and apparatus thereof
US6636443B2 (en) Semiconductor memory device having row buffers
KR100230407B1 (en) Clock generating circuit and clock generating method for semiconductor memory device
US5305271A (en) Circuit for controlling an output of a semiconductor memory
US5841731A (en) Semiconductor device having externally settable operation mode
JP2002074943A (en) Semiconductor memory
KR100596427B1 (en) Semiconductor memory device for reducing current consumption in operation
KR100422812B1 (en) Semiconductor memory device for minimizing constant current in write operation
KR20030060640A (en) Circuit for generating column enable signal in DRAM
KR100695512B1 (en) Semiconductor memory device
JPH11297072A (en) Semiconductor memory system and its control method
KR100792367B1 (en) Semiconductor memory device
KR20010070377A (en) Semiconductor integrated circuit
KR100599411B1 (en) SRAM with storage capacitor cell
KR100819648B1 (en) Semiconductor memory device

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110222

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee