KR20000034911A - Semiconductor memory circuit - Google Patents
Semiconductor memory circuit Download PDFInfo
- Publication number
- KR20000034911A KR20000034911A KR1019990036293A KR19990036293A KR20000034911A KR 20000034911 A KR20000034911 A KR 20000034911A KR 1019990036293 A KR1019990036293 A KR 1019990036293A KR 19990036293 A KR19990036293 A KR 19990036293A KR 20000034911 A KR20000034911 A KR 20000034911A
- Authority
- KR
- South Korea
- Prior art keywords
- test mode
- signal
- circuit
- semiconductor memory
- memory device
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/46—Test trigger logic
Landscapes
- Dram (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Read Only Memory (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
Description
본 발명은 반도체 기억 장치에 관한 것으로, 특히 커맨드의 입력에 의해 테스트 모드로 이행하는 반도체 기억 장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor memory device, and more particularly, to a semiconductor memory device that enters a test mode by input of a command.
최근, CPU의 고속화에 따라, DRAM(Dynamic Random Access Memory) 등의 반도체 장치에서는 보다 고신호 주파수로 데이터의 입출력을 행하여, 데이터 전송 속도의 고속화를 도모할 것이 요구되고 있다. 이 요구에 부응하는 반도체 기억 장치로서, 예컨대, SDRAM(Synchronous Dynamic Random Access Memory) 및 FCRAM (Fast Cycle Random Access Memory) 등은 외부로부터의 클록 신호에 동기하여 동작함으로써 고속 동작을 실현하고 있다.In recent years, as the CPU speeds up, semiconductor devices such as DRAM (Dynamic Random Access Memory) are required to perform data input and output at higher signal frequencies and to increase the data transfer speed. As a semiconductor memory device that meets this demand, for example, SDRAM (Synchronous Dynamic Random Access Memory), FCRAM (Fast Cycle Random Access Memory), and the like operate in synchronism with clock signals from the outside to realize high-speed operation.
이러한 고속 동작을 행하는 반도체 장치에 있어서는 기능에 이상을 나타내지 않고서 동작하는지의 여부를 평가할 수 있는 테스트 모드를 설치하고 있는 경우가 많다. 이 테스트 모드는 예컨대, 외부로부터 입력되는 신호의 소정의 조합에 의해 통상 모드로부터 이행된다. 또, 통상 모드에서 테스트 모드로 이행하는 것을, 이하, 테스트 모드 엔트리라고 한다.In the semiconductor device which performs such a high speed operation, the test mode which can evaluate whether it operates | moves without showing a malfunction in many cases is provided in many cases. This test mode is shifted from the normal mode, for example, by a predetermined combination of signals input from the outside. The transition from the normal mode to the test mode is hereinafter referred to as test mode entry.
이하, 종래의 반도체 기억 장치에 있어서의 테스트 모드 엔트리에 관해서 설명한다. 또한, 여기서는 일례로서 SDRAM의 동작에 관해서 설명한다.The test mode entry in the conventional semiconductor memory device will be described below. Here, as an example, the operation of the SDRAM will be described.
도 1은 SDRAM의 일례의 블록 구성도를 나타낸다. 도 1의 SDRAM(1)은 클록 버퍼(10), 커맨드 디코더(11), 어드레스 버퍼/레지스터 및 뱅크 선택 회로(12), I/O 데이터 버퍼/레지스터(13), 제어 신호 래치 회로(14), 모드 레지스터(15), 컬럼 어드레스 카운터(16), 테스트 모드 활성화 제어 회로(17), 테스트 모드 디코더(18), 뱅크 0용 회로(19), 및 뱅크 1용 회로(20)를 포함하는 구성이다.1 shows a block diagram of an example of an SDRAM. SDRAM 1 of FIG. 1 includes clock buffer 10, command decoder 11, address buffer / register and bank select circuit 12, I / O data buffer / register 13, and control signal latch circuit 14. A configuration including a mode register 15, a column address counter 16, a test mode activation control circuit 17, a test mode decoder 18, a bank 0 circuit 19, and a bank 1 circuit 20. to be.
또, 뱅크 0용 회로(19)와 뱅크 1용 회로(20)내에는 매트릭스형으로 배치된 메모리 셀(21), 로우 디코더(22), 센스 앰프(23), 및 컬럼 디코더(24)를 포함하는 복수의 메모리 셀 블록(메모리 셀 블록(25a, 25b, 25c, 25d)을 나타내며, 이하 간략히 블록이라 칭함), 라이트 앰프/센스 버퍼(26)가 포함되어 있다.In addition, the bank 0 circuit 19 and the bank 1 circuit 20 include memory cells 21 arranged in a matrix form, a row decoder 22, a sense amplifier 23, and a column decoder 24. A plurality of memory cell blocks (represented as memory cell blocks 25a, 25b, 25c, and 25d, hereinafter simply referred to as blocks) and a write amplifier / sense buffer 26 are included.
더욱이, 도 1의 SDRAM은 매트릭스형으로 메모리 셀을 배열한 셀 매트릭스(코어 회로)가, 복수의 뱅크 단위(도 1에 나타내는 뱅크 0용 회로(19) 및 뱅크 1용 회로(20))로 분할되어 있다. 뱅크마다 분할된 셀 매트릭스는 또한 복수의 메모리 셀(21)이 로우 및 컬럼 방향으로 배치된 각 블록(도 1에 나타내는 25a, 25b, 25c, 25 d)을 형성한다. 각 블록에서는 컬럼 단위로 센스 앰프(23)를 갖는다. 또한, 도 1에 도시된 SDRAM(1)는 2뱅크 구성으로서 도시하지만, 뱅크 구성은 이에 한정되는 것은 아니다.Further, in the SDRAM shown in Fig. 1, a cell matrix (core circuit) in which memory cells are arranged in a matrix form is divided into a plurality of bank units (the bank 0 circuit 19 and the bank 1 circuit 20 shown in Fig. 1). It is. The cell matrix divided into banks also forms each block (25a, 25b, 25c, 25d shown in Fig. 1) in which a plurality of memory cells 21 are arranged in the row and column directions. Each block has a sense amplifier 23 in units of columns. In addition, although the SDRAM 1 shown in Fig. 1 is shown as a two bank configuration, the bank configuration is not limited to this.
이하, 도 1의 SDRAM(1)을 구성하는 각 부의 기능에 대해서 간단히 설명한다. 클록 버퍼(10)는 외부로부터의 클록 신호(CLK)와 클럭 인에이블 신호(CKE)가 입력되어, 클록 인에이블 신호(CKE)에 기초하여 장치를 구성하는 각 부에 동기 클록 신호(CLK1)를 공급한다. 또한, 클록 인에이블 신호(CKE)는 커맨드 디코더(11), 어드레스 버퍼/레지스터 및 뱅크 선택 회로(12), 및 I/O 데이터 버퍼/레지스터(13)에 공급된다.Hereinafter, the functions of the units constituting the SDRAM 1 of FIG. 1 will be briefly described. The clock buffer 10 receives the clock signal CLK and the clock enable signal CKE from the outside, and supplies the synchronous clock signal CLK1 to each part of the device based on the clock enable signal CKE. Supply. In addition, the clock enable signal CKE is supplied to the command decoder 11, the address buffer / register and the bank selection circuit 12, and the I / O data buffer / register 13.
커맨드 디코더(11)는 외부로부터의 각 칩 선택 신호(/CS), 로우 어드레스 스트로브 신호(/RAS), 컬럼 어드레스 스트로브 신호(/CAS), 및 라이트 인에이블 신호(/WE)가 공급되어, 그 각 신호의 조합에 의해 커맨드를 결정하여, 그 커맨드를 제어 신호 래치 회로(14), 모드 레지스터(15), 및 테스트 모드 활성화 제어 회로(17)에 공급한다. 그리고, 제어 신호 래치 회로(14)는 공급된 커맨드를 래치하여 뱅크 0용 회로(19) 및 뱅크 1용 회로(20)에 공급한다. 또한, / 은 부(負)논리의 신호를 나타내고, 그 밖에는 정(正)논리의 신호를 나타낸다.The command decoder 11 is supplied with each chip select signal / CS, a row address strobe signal / RAS, a column address strobe signal / CAS, and a write enable signal / WE from the outside. The command is determined by the combination of the respective signals, and the command is supplied to the control signal latch circuit 14, the mode register 15, and the test mode activation control circuit 17. The control signal latch circuit 14 latches the supplied command and supplies it to the bank 0 circuit 19 and the bank 1 circuit 20. In addition, / represents a negative logic signal, and otherwise represents a positive logic signal.
어드레스 버퍼/레지스터 및 뱅크 선택 회로(12)는 외부로부터의 메모리 어드레스 신호(A0∼An)가 공급되어, 그 어드레스 신호를 모드 레지스터(15), 컬럼 어드레스 카운터(16), 및 테스트 모드 활성화 제어 회로(17)에 공급한다. 또한, 어드레스의 최상위 비트(An)는 뱅크 선택용으로서 사용되어, 도 1의 경우, 뱅크 0용 회로(19) 또는 뱅크 1용 회로(20) 중 어느 하나를 선택한다. 또한, 입력되는 어드레스 신호의 변수 n은 메모리 용량에 따른 정수로 한다.The address buffer / register and the bank selection circuit 12 are supplied with memory address signals A0 to An from the outside, and the address signals are supplied to the mode register 15, the column address counter 16, and the test mode activation control circuit. It supplies to (17). In addition, the most significant bit An of the address is used for bank selection, and in the case of FIG. 1, one of the bank 0 circuit 19 or the bank 1 circuit 20 is selected. The variable n of the input address signal is an integer corresponding to the memory capacity.
I/O 데이터 버퍼/레지스터(13)는 외부로부터 데이터 신호(DQ0∼DQn) 및 데이터 입출력 마스크 신호(DQM)가 입력되어, 그 데이터 신호(DQ0∼DQn)를 뱅크 0용 회로(19), 뱅크 1용 회로(20)에 공급하는 동시에, 뱅크 0용 회로(19), 뱅크 1용 회로(20)로부터 데이터 신호(DQ0∼DQn)를 공급한다. 더욱이, 데이터 입출력 마스크 신호(DQM)는 필요에 따라서 입출력 데이터 신호(DQ0∼DQn)를 마스크한다.The I / O data buffer / register 13 receives data signals DQ0 to DQn and a data input / output mask signal DQM from the outside, and sends the data signals DQ0 to DQn to the bank 0 circuit 19 and the bank. The data signals DQ0 to DQn are supplied from the circuit for bank 0 and the circuit 20 for bank 1 while being supplied to the single circuit 20. Further, the data input / output mask signal DQM masks the input / output data signals DQ0 to DQn as necessary.
모드 레지스터(15)는 데이터 기록 및 데이터 독출에 있어서의 데이터 신호의 버스트 길이를 설정하기 위한 레지스터(또는 퓨즈, 스위치, 및 와이어 본딩에 의한 설정)를 구비하여, 외부로부터 설정되는 버스트 길이에 기초하여 버스트 길이 정보를 생성한다. 컬럼 어드레스 카운터(16)는 어드레스 버퍼/레지스터 및 뱅크 선택 회로(12)로부터 공급된 메모리 어드레스 신호를 각 뱅크에 공급하고 있다.The mode register 15 has a register (or setting by fuse, switch, and wire bonding) for setting the burst length of the data signal in data writing and data reading, and is based on the burst length set from the outside. Generate burst length information. The column address counter 16 supplies the memory address signal supplied from the address buffer / register and the bank selection circuit 12 to each bank.
테스트 모드 활성화 제어 회로(17)는 로우 어드레스 스트로브 신호(/RAS), 컬럼 어드레스 스트로브 신호(/CAS), 및 라이트 인에이블 신호(/WE)에 따라 결정된 커맨드인 모드 레지스터 셋트 커맨드(MRS) 신호와, 어드레스 신호와의 조합에 따라서 테스트 모드 엔트리를 허가할지의 여부를 판정한다. 테스트 모드 엔트리를 허가할 때는 테스트 모드 디코더(18)에 테스트 모드 엔트리 신호를 공급한다.The test mode activation control circuit 17 includes a mode register set command (MRS) signal which is a command determined according to the row address strobe signal (/ RAS), the column address strobe signal (/ CAS), and the write enable signal (/ WE). In accordance with the combination with the address signal, it is determined whether or not to permit the test mode entry. When the test mode entry is allowed, a test mode entry signal is supplied to the test mode decoder 18.
테스트 모드 디코더(18)는 공급되는 테스트 모드 엔트리 신호 및 메모리 어드레스 신호의 조합에 따라서 여러가지 테스트 모드에 대응하는 테스트 모드 신호를 필요 부분에 공급한다.The test mode decoder 18 supplies the test mode signals corresponding to the various test modes to the necessary portions in accordance with the combination of the test mode entry signal and the memory address signal supplied.
다음에, 각 뱅크내의 구성 및 기능에 관해서 간단히 설명한다. 여기서는 뱅크 0용 회로(19)에 관해서만 설명하고, 같은 구성을 갖는 뱅크 1용 회로(20)의 구성 및 기능에 대해서는 설명을 생략한다. 뱅크 0용 회로(19)는 각 블록(25a, 25b, 25c, 25d)내의 각 메모리 셀(21)의 데이터를 대응하는 센스 앰프(23)로 독출하고 있다.Next, the configuration and function in each bank will be briefly described. Only the circuit 19 for the bank 0 will be described here, and the description and the configuration and function of the circuit 1 for the bank 1 having the same configuration will be omitted. The bank 0 circuit 19 reads the data of each memory cell 21 in each block 25a, 25b, 25c, 25d into the corresponding sense amplifier 23.
예컨대, 블록(25a)에 있어서, 로우 디코더(22)는 메모리 어드레스 신호(A0∼An)에 대응하는 워드선을 선택하기 위한 워드선 선택 신호를 생성한다. 센스 앰프(23)는 워드선 선택 신호에 의해 선택되는 워드선에 결합된 모든 메모리 셀(21)의 데이터를 개개로 수취하여 유지한다. 컬럼 디코더(24)는 복수의 센스 앰프(23)에 유지되어 있는 데이터를 복수 비트로 동시에 선택하기 위한 컬럼선 선택 신호를 생성한다.For example, in block 25a, the row decoder 22 generates a word line selection signal for selecting word lines corresponding to the memory address signals A0 to An. The sense amplifier 23 receives and holds data of all the memory cells 21 coupled to the word line selected by the word line selection signal individually. The column decoder 24 generates a column line selection signal for simultaneously selecting a plurality of bits of data held in the plurality of sense amplifiers 23.
라이트 앰프/센스 버퍼(26)는 데이터 독출시, 선택된 블록으로부터 독출되는 병렬 데이터를 수취하고, 그 병렬 데이터를 기록 데이터 버스상에 출력한다. 또한, 데이터 기록시, 수신하는 병렬 데이터를 각 블록에서 처리 가능한 신호로 버퍼링하여 글로벌 데이터 버스상에 출력한다.When reading data, the write amplifier / sense buffer 26 receives parallel data read from the selected block, and outputs the parallel data on the write data bus. In addition, during data recording, the received parallel data is buffered as a signal that can be processed in each block and output on the global data bus.
다음에, 테스트 모드 활성화 제어 회로(17)의 구성 및 기능에 관해서 설명한다. 도 2는 테스트 모드 활성화 제어 회로(17)의 일례의 회로도를 나타낸다. 테스트 모드 활성화 제어 회로(17)는 NAND 회로(100, 110, 120, 130, 150), NOT 회로(140, 160)를 포함하는 구성으로 되어 있다.Next, the configuration and function of the test mode activation control circuit 17 will be described. 2 shows a circuit diagram of an example of the test mode activation control circuit 17. The test mode activation control circuit 17 is configured to include NAND circuits 100, 110, 120, 130, 150, and NOT circuits 140, 160.
NAND 회로(100)는 어드레스 버퍼/레지스터 및 뱅크 선택 회로(12)로부터 출력되는 메모리 어드레스 신호(A7) 및 커맨드 디코더(11)로부터 출력되는 모드 레지스터 셋트 커맨드(MRS) 신호가 공급되어, NAND 회로(130)에 신호를 공급한다. NAND 회로(110)는 어드레스 버퍼/레지스터 및 뱅크 선택 회로(12)로부터 출력되는 메모리 어드레스 신호(A8) 및 커맨드 디코더로부터 출력되는 리셋트 커맨드 신호가 공급되어, NAND 회로(120)에 신호를 공급한다.The NAND circuit 100 is supplied with a memory address signal A7 output from the address buffer / register and bank selection circuit 12 and a mode register set command MRS signal output from the command decoder 11, thereby providing a NAND circuit ( Signal 130). The NAND circuit 110 is supplied with a memory address signal A8 output from the address buffer / register and the bank selection circuit 12 and a reset command signal output from the command decoder, and supplies a signal to the NAND circuit 120. .
NAND 회로(120)는 NAND 회로(110)로부터 출력된 신호 및 전원 투입 신호가 공급되어, NOT 회로(140)를 통해 NAND 회로(150)에 신호를 공급한다. NAND 회로(130)는 NAND 회로(100)로부터 출력된 신호 및 NAND 회로(150)로부터 출력된 신호가 공급되어, NAND 회로(150)에 신호를 공급한다. NAND 회로(150)는 NOT 회로(140)로부터 출력된 신호 및 NAND 회로(130)로부터 출력된 신호가 공급되어, NOT 회로(160)를 통해 테스트 모드 디코더(18)에 테스트 모드 엔트리 신호를 공급한다.The NAND circuit 120 is supplied with a signal output from the NAND circuit 110 and a power-on signal, and supplies a signal to the NAND circuit 150 through the NOT circuit 140. The NAND circuit 130 is supplied with a signal output from the NAND circuit 100 and a signal output from the NAND circuit 150 to supply a signal to the NAND circuit 150. The NAND circuit 150 is supplied with a signal output from the NOT circuit 140 and a signal output from the NAND circuit 130 to supply a test mode entry signal to the test mode decoder 18 through the NOT circuit 160. .
NAND 회로(130, 150) 및 NOT 회로(140, 160)는 래치 회로(170)를 구성하고, 테스트 모드시에 테스트 디코더(18)에 테스트 모드 엔트리 신호를 공급한다. 또, 래치 회로(170)는 메모리 어드레스 신호(A8), 리셋트 커맨드 신호, 및 전원 투입 신호에 따라서 테스트 모드 엔트리 신호의 공급을 정지한다.The NAND circuits 130 and 150 and the NOT circuits 140 and 160 constitute the latch circuit 170 and supply a test mode entry signal to the test decoder 18 in the test mode. The latch circuit 170 stops the supply of the test mode entry signal in accordance with the memory address signal A8, the reset command signal, and the power-on signal.
이상과 같이, 테스트 모드 활성화 제어 회로(17)는 어드레스 버퍼/레지스터 및 뱅크 선택 회로(12)로부터 출력되는 메모리 어드레스 신호(A7, A8), 커맨드 디코더(11)로부터 출력되는 모드 레지스터 셋트 커맨드(MRS) 신호 및 리셋트 커맨드 신호, 전원 투입 신호에 따라서 테스트 모드 엔트리 신호의 출력을 제어하고 있다.As described above, the test mode activation control circuit 17 includes the memory address signals A7 and A8 output from the address buffer / register and the bank selection circuit 12 and the mode register set command MRS output from the command decoder 11. The output of the test mode entry signal is controlled in accordance with the ") signal, the reset command signal, and the power-on signal.
그러나, 테스트 모드 엔트리 신호의 출력을 제어하는 데에 사용되는 모드 레지스터 셋트 커맨드(MRS) 신호는 외부로부터의 각 칩 선택 신호(/CS), 로우 어드레스 스트로브 신호(/RAS), 컬럼 어드레스 스트로브 신호(/CAS), 및 라이트 인에이블 신호(/WE)의 조합에 따라서 결정되기 때문에, 우발적으로 테스트 모드 엔트리를 행하는 상태가 되는 경우가 있었다. 특히, 전원 투입시 등에는 신호가 불안정하여, 우발적으로 테스트 모드 엔트리를 행하는 상태가 되는 경우가 있었다. 따라서, 종래의 테스트 모드 활성화 제어 회로(17)는 우발적으로 오류에 의해 테스트 모드 엔트리 신호를 출력할 가능성이 높았다.However, the mode register set command (MRS) signal used to control the output of the test mode entry signal includes each chip select signal (/ CS), row address strobe signal (/ RAS), and column address strobe signal ( / CAS) and the write enable signal (/ WE), so that the test mode entry is inadvertently performed. In particular, when the power is turned on, the signal may be unstable, and the test mode entry may be accidentally performed. Therefore, the conventional test mode activation control circuit 17 has a high possibility of accidentally outputting a test mode entry signal due to an error.
본 발명은 전술한 문제점을 감안하여 이루어진 것으로서, 오류에 의해 통상 모드로부터 테스트 모드로 이행하는 것을 방지하는 반도체 기억 장치를 제공하는 것을 목적으로 한다.SUMMARY OF THE INVENTION The present invention has been made in view of the above problems, and an object thereof is to provide a semiconductor memory device which prevents a transition from a normal mode to a test mode due to an error.
도 1은 SDRAM의 일례를 나타내는 블록 구성도.1 is a block diagram illustrating an example of an SDRAM.
도 2는 테스트 모드 활성화 제어 회로(17)의 일례를 나타내는 회로도.2 is a circuit diagram showing an example of a test mode activation control circuit 17.
도 3은 본 발명의 테스트 모드 활성화 제어 회로(17)의 일 실시예의 블럭도.3 is a block diagram of one embodiment of a test mode activation control circuit 17 of the present invention.
도 4는 모드 레지스터 셋트 커맨드(MRS)의 동작 모드 설정의 일례를 나타내는 표.4 is a table showing an example of operation mode settings of a mode register set command (MRS).
도 5는 본 발명의 반도체 기억 장치(1)의 테스트 모드 엔트리 동작을 나타내는 일례의 타이밍 차트.5 is a timing chart of an example showing a test mode entry operation of the semiconductor memory device 1 of the present invention.
도 6은 본 발명의 반도체 기억 장치(1)의 테스트 모드 엔트리 동작을 나타내는 일례의 타이밍 차트.6 is a timing chart of an example showing a test mode entry operation of the semiconductor memory device 1 of the present invention.
〈도면의 주요 부분에 대한 부호의 설명〉<Explanation of symbols for main parts of drawing>
1 : SDRAM1: SDRAM
10 : 클록 버퍼10: clock buffer
11 : 커맨드 디코더11: command decoder
12 : 어드레스 버퍼/레지스터 및 뱅크 선택 회로12: address buffer / register and bank selection circuit
13 : I/O 데이터 버퍼/레지스터13: I / O data buffers / registers
14 : 제어 신호 래치 회로14: control signal latch circuit
15 : 모드 레지스터15: mode register
16 : 컬럼 어드레스 카운터16: column address counter
17 : 테스트 모드 활성화 제어 회로17: test mode activation control circuit
18 : 테스트 모드 디코더18: test mode decoder
19 : 뱅크 0용 회로19: circuit for bank 0
20 : 뱅크 1용 회로20: circuit for bank 1
21 : 메모리 셀21: memory cell
22 : 로우 디코더22: low decoder
23 : 센스 앰프23: sense amplifier
24 : 컬럼 디코더24: column decoder
25a, 25b, 25c, 25d : 메모리 셀 블록25a, 25b, 25c, 25d: memory cell blocks
26 : 라이트 앰프/센스 버퍼26: light amplifier / sense buffer
30 : 지연 회로30: delay circuit
31, 52 : NOR 회로31, 52: NOR circuit
32, 37∼40, 51 : NOT 회로32, 37 to 40, 51: NOT circuit
33∼36, 49, 50, 53 : NAND 회로33 to 36, 49, 50, 53: NAND circuit
41∼44 : PMOS 트랜지스터41-44 PMOS transistors
45∼48 : 래치 회로45 to 48: latch circuit
54 : 리셋트 회로54: reset circuit
상기한 과제를 해결하기 위해, 청구범위 제1항에 기재한 본 발명은, 클록 신호에 동기하여 동작하는 반도체 기억 장치에 있어서, 반도체 기억 장치의 평가를 행하는 테스트 모드로 전환하는 테스트 모드 활성화 제어 회로를 포함하고, 상기 테스트 모드 활성화 제어 회로는 공급되는 커맨드 신호와 어드레스 신호와의 복수의 조합 패턴에 따라서 테스트 모드로 전환하는 것을 특징으로 한다.MEANS TO SOLVE THE PROBLEM In order to solve the said subject, the invention of Claim 1 is a test mode activation control circuit which switches to the test mode which evaluates a semiconductor memory device in the semiconductor memory device which operates in synchronization with a clock signal. Wherein the test mode activation control circuit switches to the test mode according to a plurality of combination patterns of the supplied command signal and the address signal.
이와 같이, 공급되는 커맨드 신호와 어드레스 신호와의 복수의 조합 패턴에 따라서 테스트 모드로 전환함으로써, 우발적으로 테스트 모드로 전환되는 것을 방지할 수 있다. 이것은 공급되는 커맨드 신호와 어드레스 신호는 외부로부터의 신호에 따라서 결정되기 때문에 우발적으로 테스트 모드로 전환하는 조합 패턴이 발생되는 경우가 있지만, 복수의 조합 패턴에 따라서 테스트 모드로 전환됨으로써, 오류로 인한 테스트 모드로 전환될 가능성을 감소시키기 때문이다.In this way, by switching to the test mode in accordance with a plurality of combination patterns of the supplied command signal and address signal, it is possible to prevent the accidental switching to the test mode. This is because the command signal and address signal supplied are determined according to signals from the outside, so that a combination pattern may be inadvertently switched to the test mode, but the test due to an error may be caused by switching to the test mode according to a plurality of combination patterns. This reduces the possibility of switching to the mode.
또한, 청구범위 제2항에 기재한 본 발명에 의하면, 테스트 모드 활성화 제어 회로는 복수의 조합 패턴이 소정의 조합 패턴과 동일한지를 판정하는 복수의 판정부를 구비하고, 그 판정의 결과에 기초하여 테스트 모드로 전환하는 것을 특징으로 한다.Further, according to the present invention described in claim 2, the test mode activation control circuit includes a plurality of determination units that determine whether the plurality of combination patterns are the same as the predetermined combination pattern, and test based on the result of the determination. Characterized in switching to the mode.
이와 같이, 복수의 조합 패턴이 소정의 조합 패턴과 동일한지를 판정하는 복수의 판정부를 구비함으로써, 판정을 복수회 행하는 것이 가능하게 되어, 오류로 인한 테스트 모드로 전환될 가능성을 감소시킨다.In this way, by providing a plurality of determination sections for determining whether the plurality of combination patterns are equal to the predetermined combination pattern, it is possible to perform the determination a plurality of times, thereby reducing the possibility of switching to the test mode due to an error.
또한, 청구범위 제3항에 기재한 본 발명에 의하면, 소정의 조합 패턴은 복수의 조합 패턴과 1대1로 대응하고 있고, 복수의 판정부에 의해 연속적으로 판정이 행해지는 것을 특징으로 한다.According to the present invention described in claim 3, the predetermined combination pattern corresponds to the plurality of combination patterns one-to-one, and is characterized in that the determination is continuously performed by the plurality of determination units.
이와 같이, 소정의 조합 패턴이 복수의 조합 패턴과 1대1로 대응함으로써, 복수 종류의 소정의 조합 패턴에 의해 연속적으로 판정할 수 있다. 따라서, 복수 종류의 소정의 조합 패턴에 의해 판정을 행함으로써, 오류로 인한 테스트 모드로 전환될 가능성을 더욱 감소시키는 것이 가능하게 된다.As described above, when the predetermined combination pattern corresponds one to one with the plurality of combination patterns, it is possible to continuously determine the plurality of types of the predetermined combination patterns. Therefore, it is possible to further reduce the possibility of switching to the test mode due to an error by making the determination by a plurality of predetermined combination patterns.
또한, 청구범위 제4항에 기재한 본 발명에 의하면, 테스트 모드 활성화 제어 회로는 이러한 판정 결과가 복수의 조합 패턴과 소정의 조합 패턴이 전부 동일하다고 판정되었을 때 테스트 모드로 전환하는 것을 특징으로 한다.Further, according to the present invention described in claim 4, the test mode activation control circuit is characterized by switching to the test mode when it is determined that the result of the determination is the same as the plurality of combination patterns and the predetermined combination pattern. .
이와 같이, 테스트 모드 활성화 제어 회로는 복수의 조합 패턴과 소정의 조합 패턴이 전부 동일한지의 여부를 판정함으로써, 전부 동일할 때에만 테스트 모드로 전환하는 것이 가능하게 된다. 따라서, 오류에 의해 테스트 모드로 전환될 가능성을 더욱 감소시키는 것이 가능해진다.In this way, the test mode activation control circuit determines whether the plurality of combination patterns and the predetermined combination pattern are all the same, so that the test mode activation control circuit can switch to the test mode only when they are all identical. Thus, it becomes possible to further reduce the possibility of switching to the test mode by error.
또한, 청구범위 제5항에 기재한 본 발명에 의하면, 소정의 조합 패턴은 다른 용도로 사용되지 않고 있는 커맨드 신호와 어드레스 신호의 조합으로 이루어지고, 어드레스 신호는 불규칙한 패턴으로 이루어지는 것을 특징으로 한다.Further, according to the present invention described in claim 5, the predetermined combination pattern is composed of a combination of a command signal and an address signal which are not used for other purposes, and the address signal is formed in an irregular pattern.
이와 같이, 소정의 조합 패턴은 다른 용도로 사용되고 있지 않는 커맨드 신호와 어드레스 신호와의 조합으로 함으로써, 다른 용도로 사용하는 경우와 테스트 모드로 전환하는 경우에서 커맨드 신호와 어드레스 신호와의 조합을 전환하여 사용한다. 즉, 다른 용도로 사용되고 있지 않는 커맨드 신호와 어드레스 신호와의 조합 패턴이 복수회 연속해서 공급되지 않으면 테스트 모드로 전환되지 않아, 오류에 의해 테스트 모드로 전환될 가능성을 더욱 감소시키는 것이 가능하게 된다. 또한, 어드레스 신호는 단순한 카운트업과 같은 규칙성이 있는 패턴이 아니라, 불규칙한 패턴으로 이루어짐으로써, 오류에 의해 테스트 모드로 전환될 가능성을 크게 감소시키는 것이 가능해진다.In this way, the predetermined combination pattern is a combination of a command signal and an address signal that is not used for other purposes, thereby switching the combination of the command signal and the address signal when using for other purposes and when switching to the test mode. use. That is, if a combination pattern of a command signal and an address signal that is not used for another purpose is not supplied in succession a plurality of times, it is not switched to the test mode, and it is possible to further reduce the possibility of switching to the test mode by an error. In addition, the address signal is not a regular pattern such as a simple count-up but an irregular pattern, so that it is possible to greatly reduce the possibility of switching to the test mode by an error.
또한, 청구범위 제6항에 기재한 본 발명에 의하면, 테스트 모드 활성화 제어 회로는 테스트 모드로 전환된 후에 다른 용도로 사용되고 있는 커맨드 신호와 어드레스 신호와의 조합 패턴이 공급되면, 테스트 모드를 종료하는 것을 특징으로 한다.Further, according to the present invention as set forth in claim 6, the test mode activation control circuit terminates the test mode when a combination pattern of a command signal and an address signal used for another purpose is supplied after being switched to the test mode. It is characterized by.
이와 같이, 테스트 모드 활성화 제어 회로는 테스트 모드로 전환된 후에 다른 용도로 사용되고 있는 커맨드 신호와 어드레스 신호와의 조합 패턴이 공급되면, 테스트 모드를 종료하기 위한 처리를 행한다. 따라서, 다른 용도로 사용하기 위한 커맨드 신호와 어드레스 신호와의 조합 패턴이 공급되면 자동적으로 테스트 모드를 종료하는 것이 가능하게 된다.In this manner, the test mode activation control circuit performs processing for ending the test mode when the combination pattern of the command signal and the address signal used for other purposes is supplied after the switch to the test mode. Therefore, when the combination pattern of the command signal and the address signal for use for other purposes is supplied, it is possible to automatically terminate the test mode.
또, 청구범위 제7항에 기재한 본 발명에 의하면, 클록 신호에 동기하여 동작하는 반도체 기억 장치에 있어서, 받아들여진 커맨드 신호에 기초하여 반도체 기억 장치의 동작 모드를 변화시키기 위한 모드 레지스터 셋트 커맨드 신호를 생성하는 커맨드 디코더와, 모드 레지스터 셋트 커맨드 신호와 어드레스 신호가 연속적으로 공급되어, 모드 레지스터 셋트 커맨드 신호와 어드레스 신호와의 복수의 조합 패턴에 따라서, 반도체 기억 장치의 평가를 행하는 테스트 모드로 전환하는 테스트 모드 활성화 제어 회로를 구비하는 것을 특징으로 한다.Further, according to the present invention described in claim 7, in the semiconductor memory device operating in synchronization with a clock signal, the mode register set command signal for changing the operation mode of the semiconductor memory device based on the received command signal And a mode decoder set command signal and an address signal are successively supplied to switch to a test mode for evaluating the semiconductor memory device according to a plurality of combination patterns of the mode register set command signal and the address signal. And a test mode activation control circuit.
이와 같이, 모드 레지스터 셋트 커맨드 신호와 어드레스 신호와의 패턴에 따라서 상기 테스트 모드로 전환함으로써, 우발적으로 테스트 모드로 전환되는 것을 방지할 수 있다. 이것은 공급되는 모드 레지스터 셋트 커맨드 신호와 어드레스 신호는 외부로부터의 신호에 따라서 결정되기 때문에 우발적으로 테스트 모드로 전환하는 조합 패턴이 생기는 경우가 있는데, 복수의 조합 패턴에 따라서 테스트 모드로 전환함으로써, 오류에 의해 테스트 모드로 전환될 가능성을 감소시키고 있기 때문이다.In this way, by switching to the test mode according to the pattern of the mode register set command signal and the address signal, it is possible to prevent the switch to the test mode by accident. Since the mode register set command signal and the address signal supplied are determined according to signals from the outside, a combination pattern may be inadvertently switched to the test mode. This reduces the likelihood of switching to test mode.
또한, 청구범위 제8항에 기재한 본 발명에 의하면, 테스트 모드 활성화 제어 회로가 복수의 조합 패턴이 소정의 조합 패턴과 동일한지를 판정하는 판정부와, 소정의 조합 패턴 이외의 조합 패턴이 공급되면 판정부를 초기화하는 리셋트부를 구비하는 것을 특징으로 한다.Further, according to the present invention as set forth in claim 8, if the test mode activation control circuit determines whether a plurality of combination patterns are equal to a predetermined combination pattern, and a combination pattern other than the predetermined combination pattern is supplied, And a reset unit for initializing the determination unit.
이와 같이, 판정부에 의해 복수의 조합 패턴이 소정의 조합 패턴과 동일한지의 여부를 판정하고, 리셋트부에 의해 소정의 조합 패턴 이외의 조합 패턴이 공급되면 판정부를 초기화함으로써, 테스트 모드 활성화 제어 회로의 오동작을 방지하는 것이 가능하게 된다.In this way, the determination unit determines whether the plurality of combination patterns are the same as the predetermined combination pattern, and initializes the determination unit when a combination pattern other than the predetermined combination pattern is supplied by the reset unit, thereby providing a test mode activation control circuit. It is possible to prevent malfunction.
또한, 청구범위 제9항에 기재한 본 발명에 의하면, 복수의 조합 패턴을 구성하는 각 조합 패턴이 소정의 조합 패턴과 동일한지를 연속적으로 판정하는 복수의 판정 회로와, 복수의 판정 회로에 의한 판정 결과를 유지하여, 복수의 판정 회로에 의한 판정 결과에 기초하여 테스트 모드로 전환하는 신호를 출력하는 래치 회로를 구비하는 것을 특징으로 한다.Further, according to the present invention described in claim 9, a plurality of determination circuits for continuously determining whether each combination pattern constituting the plurality of combination patterns is the same as a predetermined combination pattern, and the determination by the plurality of determination circuits And a latch circuit for holding a result and outputting a signal for switching to the test mode based on the determination result by the plurality of determination circuits.
이와 같이, 복수의 판정 회로를 구비함으로써, 복수의 조합 패턴을 구성하는 각 조합 패턴이 소정의 조합 패턴과 동일한지를 연속적으로 판정하는 것이 가능하게 된다. 또한, 래치 회로를 구비함으로써, 모든 판정 결과를 고려하여 테스트 모드로 전환하는 신호를 출력하는 것이 가능하게 된다.Thus, by providing a some determination circuit, it becomes possible to continuously determine whether each combination pattern which comprises a some combination pattern is equal to a predetermined combination pattern. Further, by providing the latch circuit, it becomes possible to output a signal for switching to the test mode in consideration of all the determination results.
또한, 청구범위 제10항에 기재한 본 발명에 의하면, 판정부의 판정 결과가 복수의 조합 패턴과 소정의 조합 패턴이 전부 동일하다고 판정되었을 때, 테스트 모드로 전환하는 것을 특징으로 한다.According to the present invention described in claim 10, it is characterized by switching to the test mode when the determination result of the determination unit determines that the plurality of combination patterns and the predetermined combination pattern are all the same.
이와 같이, 복수의 조합 패턴과 소정의 조합 패턴이 전부 동일하다고 판정되었을 때에 테스트 모드로 전환함으로써, 오류에 의해 테스트 모드로 전환될 가능성을 더욱 감소시키는 것이 가능해진다.In this way, when it is determined that the plurality of combination patterns and the predetermined combination pattern are all the same, it is possible to further reduce the possibility of switching to the test mode by error.
또한, 청구범위 제11항에 기재한 본 발명에 의하면, 복수의 판정 회로는 소정의 조합 패턴의 수에 따라서 설치되는 것을 특징으로 한다.According to the present invention described in claim 11, the plurality of determination circuits are provided in accordance with the number of predetermined combination patterns.
이와 같이, 소정의 조합 패턴의 수에 따라서 복수의 판정 회로를 설치함으로써, 소정의 조합 패턴의 수를 판정하는 것이 가능해진다.Thus, by providing a plurality of determination circuits in accordance with the number of the predetermined combination patterns, it is possible to determine the number of the predetermined combination patterns.
또한, 청구범위 제12항에 기재한 본 발명에 의하면, 리셋트부는 리셋트 커맨드 신호, 소정의 조합 패턴 이외의 커맨드 신호와 어드레스 신호와의 조합 패턴 신호가 공급되면, 판정부를 초기화하는 것을 특징으로 한다.According to the present invention described in claim 12, the reset unit initializes the determination unit when a reset command signal, a combination pattern signal of an address signal other than a predetermined combination pattern and an address signal is supplied. do.
이와 같이, 리셋트 커맨드 신호, 소정의 조합 패턴 이외의 커맨드 신호와 어드레스 신호와의 조합 패턴 신호가 공급되면, 리셋트부는 판정부를 초기화한다. 따라서, 판정을 행하고 있는 도중에 리셋트 커맨드 신호, 소정의 조합 패턴 이외의 커맨드 신호와 어드레스 신호와의 조합 패턴 신호가 공급되면, 테스트 모드 전환을 위한 처리가 초기화되어, 오류에 의해 테스트 모드로 전환될 가능성을 감소시키는 것이 가능하다. 또한, 전회의 데이터가 판정부에 남아, 다음번의 테스트 모드 전환을 위한 처리에 있어서 오동작이 발생하는 것을 방지하는 것이 가능하게 된다.In this way, when a reset command signal, a combination pattern signal of an address signal other than a predetermined combination pattern and an address signal is supplied, the reset unit initializes the determination unit. Therefore, when a reset command signal, a combination pattern signal other than a predetermined combination pattern and an address signal, is supplied during the determination, the process for switching the test mode is initialized, and the test mode is switched to the test mode by an error. It is possible to reduce the possibility. In addition, it is possible to prevent the malfunction from occurring in the processing for switching to the next test mode by remaining the previous data in the determination unit.
이어서, 본 발명의 실시 형태에 관해서 도면과 함께 설명한다. 또한, 본 발명의 반도체 기억 장치는 도 1에 나타내는 블록 구성도와 같은 구성이며, 테스트 모드 활성화 제어 회로(17)의 구성 및 기능이 다르다. 따라서, 테스트 모드 활성화 제어 회로(17)의 구성 및 기능에 대한 설명을 중심으로 하고, 도 1에서 설명한 부분에 대해서는 설명을 생략한다.Next, embodiment of this invention is described with drawing. The semiconductor memory device of the present invention has the same configuration as the block diagram shown in FIG. 1, and the configuration and function of the test mode activation control circuit 17 are different. Therefore, the structure and function of the test mode activation control circuit 17 will be mainly described, and the description of the parts described with reference to FIG. 1 will be omitted.
도 3은 본 발명의 테스트 모드 활성화 제어 회로(17)의 일 실시예의 블럭도를 나타낸다. 테스트 모드 활성화 제어 회로(17)는 지연 회로(30), NOR 회로(31), NOT 회로(32, 37∼40), NAND 회로(33∼36), PMOS 트랜지스터(41∼44), 래치 회로(45∼48), 및 리셋트 회로(54)를 포함하는 구성으로 한다. 또한, 리셋트 회로(54)는 NAND 회로(49, 50, 53), NOT 회로(51), NOR 회로(52)를 포함하고 있다. 또한, 도 3의 블럭도에 기재되어 있는 메모리 어드레스 신호(Anz)는 2개의 NOT 회로를 통해 입력되고 있는 것을 나타내고, 메모리 어드레스 신호(Anx)는 하나의 NOT 회로를 통해 입력되고 있는 것을 나타낸다.3 shows a block diagram of one embodiment of a test mode activation control circuit 17 of the present invention. The test mode activation control circuit 17 includes the delay circuit 30, the NOR circuit 31, the NOT circuits 32 and 37 to 40, the NAND circuits 33 to 36, the PMOS transistors 41 to 44, and the latch circuits ( 45 to 48 and the reset circuit 54 are used. In addition, the reset circuit 54 includes NAND circuits 49, 50, and 53, NOT circuits 51, and NOR circuits 52. In addition, the memory address signal Anz described in the block diagram of FIG. 3 indicates that input is via two NOT circuits, and the memory address signal Anx indicates that it is input via one NOT circuit.
전술한 본 발명의 테스트 모드 활성화 제어 회로(17)를 구성하는 각 부의 기능에 관해서 간단히 설명한다. 지연 회로(30)는 커맨드 디코더(11)로부터 출력되는 모드 레지스터 셋트 커맨드(MRS) 신호가 공급되어, 그 신호를 적절한 타이밍으로 NOR 회로(31)에 공급하는 동시에, NOT 회로(32)를 통해 NAND 회로(36)에 공급한다.The function of each part which comprises the test mode activation control circuit 17 of the present invention mentioned above is demonstrated briefly. The delay circuit 30 is supplied with a mode register set command (MRS) signal output from the command decoder 11, and supplies the signal to the NOR circuit 31 at an appropriate timing, and the NAND via the NOT circuit 32. The circuit 36 supplies it.
NOR 회로(31)는 지연 회로(30)로부터 출력된 모드 레지스터 셋트 커맨드(MRS) 신호 및 메모리 어드레스 신호(A7z)가 공급되어, NAND 회로(33∼35, 49, 50)에 신호를 공급한다. NAND 회로(33∼36)는 도 3에 나타낸 바와 같이, 각 NAND 회로마다 다른 메모리 어드레스 신호가 조합되어 공급된다.The NOR circuit 31 is supplied with a mode register set command (MRS) signal and a memory address signal A7z output from the delay circuit 30 to supply signals to the NAND circuits 33 to 35, 49, and 50. As shown in Fig. 3, the NAND circuits 33 to 36 are supplied with a combination of different memory address signals for each NAND circuit.
이 메모리 어드레스 신호의 조합은 버스트 길이나 CAS 레이턴시 등의 모드 레지스터 셋트 커맨드(MRS)의 동작 모드 설정에 사용되는 메모리 어드레스 신호의 조합을 피하여 결정되고 있는 것이다. 도 4는 모드 레지스터 셋트 커맨드(MRS)의 동작 모드 설정의 일례를 나타내는 표이다.The combination of the memory address signals is determined by avoiding the combination of the memory address signals used for setting the operation mode of the mode register set command (MRS) such as burst length and CAS latency. 4 is a table showing an example of the operation mode setting of the mode register set command (MRS).
예컨대, 도 4를 참조하면, NAND 회로(33)에 공급되어 있는 메모리 어드레스 신호(A0=1, A1=1, 및 A2=1)는 미사용의 메모리 어드레스 신호의 조합이다. 마찬가지로, NAND 회로(34∼36)에 공급되고 있는 메모리 어드레스 신호의 조합은 미사용의 것이다. 이러한 미사용 메모리 어드레스 신호의 조합을, 이하, 불법 패턴(illegal pattern)이라 칭한다.For example, referring to FIG. 4, the memory address signals A0 = 1, A1 = 1, and A2 = 1 supplied to the NAND circuit 33 are a combination of unused memory address signals. Similarly, the combination of the memory address signals supplied to the NAND circuits 34 to 36 is unused. This combination of unused memory address signals is hereinafter referred to as an illegal pattern.
NAND 회로(33)는 NOR 회로(31)로부터 출력되는 신호 및 불법 패턴(A0z, A1z, A2z)이 입력되면, NOT 회로(37)를 통해 래치 회로(45)에 신호를 공급하는 동시에, PMOS 트랜지스터(41)를 ON 상태로 한다. 따라서, 래치 회로(45)에 High의 신호가 래치된다.When the signal output from the NOR circuit 31 and the illegal patterns A0z, A1z, and A2z are input, the NAND circuit 33 supplies a signal to the latch circuit 45 through the NOT circuit 37, and at the same time, the PMOS transistor. Turn on (41). Therefore, the high signal is latched in the latch circuit 45.
다음에, NAND 회로(34)는 NOR 회로(31)로부터 출력되는 신호 및 불법 패턴(A0z, Alx, A2z)이 입력되면, NOT 회로(38)를 통해 래치 회로(46)에 신호를 공급하는 동시에, PMOS 트랜지스터(42)를 ON 상태로 한다. 따라서, 래치 회로(45)로부터 출력된 High의 신호가 래치 회로(46)에 래치된다.Next, when the signal output from the NOR circuit 31 and the illegal patterns A0z, Alx, A2z are input, the NAND circuit 34 supplies a signal to the latch circuit 46 through the NOT circuit 38 at the same time. The PMOS transistor 42 is turned ON. Therefore, the high signal output from the latch circuit 45 is latched in the latch circuit 46.
이어서, NAND 회로(35)는 NOR 회로(31)로부터 출력되는 신호 및 불법 패턴(A0x, A1z, A2z)이 입력되면, NOT 회로(39)를 통해 래치 회로(47)에 신호를 공급하는 동시에, PMOS 트랜지스터(43)를 ON 상태로 한다. 따라서, 래치 회로(46)로부터 출력된 High의 신호가 래치 회로(47)에 래치된다.Subsequently, when the signal output from the NOR circuit 31 and the illegal patterns A0x, A1z, and A2z are input, the NAND circuit 35 supplies a signal to the latch circuit 47 through the NOT circuit 39. The PMOS transistor 43 is turned ON. Therefore, the high signal output from the latch circuit 46 is latched in the latch circuit 47.
다음에, NAND 회로(36)는 NOT 회로(32)로부터 출력되는 신호 및 불법 패턴(A7z, A8x)이 입력되면, NOT 회로(40)를 통해 래치 회로(48)에 신호를 공급하는 동시에, PMOS 트랜지스터(44)를 ON 상태로 한다. 따라서, 래치 회로(47)로부터 출력된 High의 신호가 래치 회로(48)에 래치되고, 그 High의 신호가 테스트 모드 엔트리 신호로서 테스트 모드 디코더(18)에 공급된다.Next, when the signal output from the NOT circuit 32 and the illegal patterns A7z and A8x are input, the NAND circuit 36 supplies a signal to the latch circuit 48 through the NOT circuit 40 and at the same time, the PMOS. The transistor 44 is turned ON. Therefore, the high signal output from the latch circuit 47 is latched by the latch circuit 48, and the high signal is supplied to the test mode decoder 18 as a test mode entry signal.
전술한 것은 4개의 불법 패턴이 정확히 입력된 경우이지만, NAND 회로(33∼36) 중 어느 하나라도 불법 패턴이 정확히 입력되지 않을 때는 대응하는 PMOS 트랜지스터(41∼44)가 ON 상태로 되지 않아, High의 신호가 래치 회로(48)에 공급되지 않는다. 따라서, 테스트 모드 엔트리 신호가 테스트 모드 디코더(18)에 공급되지 않게 된다.The above is a case where four illegal patterns are correctly input, but when any of the NAND circuits 33 to 36 is not correctly input, the corresponding PMOS transistors 41 to 44 do not turn ON, and therefore are high. Is not supplied to the latch circuit 48. Thus, the test mode entry signal is not supplied to the test mode decoder 18.
또한, 리셋트 회로(54)에 전원 투입 신호, 리셋트 커맨드 신호, NAND 회로(33∼36)에서 사용하지 않고 있는 불법 패턴 등이 공급되면, 리셋트 회로(54)는 래치 회로(45∼48)를 리셋트하는 신호를 출력한다. 또한, 리셋트 커맨드 신호란, 모드 레지스터 셋트 커맨드(MRS) 이외의 커맨드(디바이스 비선택 DESL이나 노 오퍼레이션 NOP 등)를 입력함으로써 리셋트 회로에 공급되는 신호이다.When the power-on signal, reset command signal, illegal pattern not used in the NAND circuits 33 to 36, and the like are supplied to the reset circuit 54, the reset circuit 54 includes the latch circuits 45 to 48. Outputs a signal to reset). The reset command signal is a signal supplied to the reset circuit by inputting a command (device unselected DESL, no operation NOP, etc.) other than the mode register set command MRS.
다음에, 리셋트 회로(54)의 구성 및 기능에 대해서 설명한다. NAND 회로(49)는 NOR 회로(31)로부터 출력되는 신호 및 합법 패턴(legal pattern)(A2x)이 입력되면, NAND 회로(53)에 신호를 출력한다. NAND 회로(50)는 NOR 회로(31)로부터 출력되는 신호 및 불법 패턴(A0x, A1x, A2z)이 입력되면, NOT 회로(51)를 통해 NOR 회로(52)에 신호를 출력한다. NOR 회로(52)는 전원 투입 신호, 리셋트 커맨드 신호, NOT 회로(51)로부터 출력되는 신호를 공급받고, 적어도 하나의 신호가 공급되면 NAND 회로(53)에 신호를 출력한다.Next, the configuration and function of the reset circuit 54 will be described. The NAND circuit 49 outputs a signal to the NAND circuit 53 when a signal output from the NOR circuit 31 and a legal pattern A2x are input. When the signal output from the NOR circuit 31 and the illegal patterns A0x, A1x, and A2z are input, the NAND circuit 50 outputs a signal to the NOR circuit 52 through the NOT circuit 51. The NOR circuit 52 receives a power input signal, a reset command signal, a signal output from the NOT circuit 51, and outputs a signal to the NAND circuit 53 when at least one signal is supplied.
NAND 회로(53)는 NAND 회로(49)로부터 출력되는 신호 및 NOR 회로(52)로부터 출력되는 신호가 공급되고, 전원 투입 신호, 리셋트 커맨드 신호, NAND 회로(33∼36)에서 사용하지 않고 있는 불법 패턴 등이 공급되면 래치 회로(45∼48)를 리셋트하는 신호를 출력한다.The NAND circuit 53 is supplied with a signal output from the NAND circuit 49 and a signal output from the NOR circuit 52 and is not used in the power-on signal, reset command signal, and NAND circuits 33 to 36. When an illegal pattern or the like is supplied, a signal for resetting the latch circuits 45 to 48 is output.
도 5는 본 발명의 반도체 기억 장치(1)의 테스트 모드 엔트리 동작을 나타내는 일례의 타이밍 차트이다. 도 1, 도 3, 및 도 5를 참조하여, 테스트 모드 엔트리 동작의 타이밍 제어에 관해서 설명한다. 또한, 도 5의 타임 챠트는 테스트 모드 활성화 제어 회로(17)에 정확히 불법 패턴이 공급되어, 테스트 모드 엔트리 신호가 출력되는 경우이다.5 is a timing chart of an example showing a test mode entry operation of the semiconductor memory device 1 of the present invention. 1, 3, and 5, timing control of a test mode entry operation will be described. 5 is a case where the illegal pattern is correctly supplied to the test mode activation control circuit 17 and a test mode entry signal is output.
처음에, 클록 신호(CLK)가 상승하면, 메모리 어드레스 신호(A0∼A2, A7)가 모드 레지스터 셋트 커맨드(MRS) 신호의 상승으로 NAND 회로(33)에 공급된다. 이 때, 메모리 어드레스 신호(A0∼A2)는 NAND 회로(33)에 설정되어 있는 불법 패턴과 동일하며, 래치 회로(45)에 High의 신호를 래치시킨다. 이 때, 커맨드 디코더(8)에 공급되고 있는 로우 어드레스 스트로브 신호(/RAS), 컬럼 어드레스 스트로브 신호(/CAS), 및 라이트 인에이블 신호(/WE)는 Low의 신호이다.First, when the clock signal CLK rises, the memory address signals A0 to A2 and A7 are supplied to the NAND circuit 33 with the rise of the mode register set command MRS signal. At this time, the memory address signals A0 to A2 are the same as the illegal pattern set in the NAND circuit 33, and the latch circuit 45 latches the high signal. At this time, the row address strobe signal / RAS, the column address strobe signal / CAS, and the write enable signal / WE supplied to the command decoder 8 are signals of Low.
다음에, 클록 신호(CLK)가 상승하면, 메모리 어드레스 신호(A0∼A2, A7)가 모드 레지스터 셋트 커맨드(MRS) 신호의 상승으로 NAND 회로(34)에 공급된다. 이 때, 메모리 어드레스 신호(A0∼A2)는 NAND 회로(34)에 설정되어 있는 불법 패턴과 동일하며, 래치 회로(46)에 High의 신호를 래치시킨다. 이 때, 커맨드 디코더(8)에 공급되고 있는 로우 어드레스 스트로브 신호(/RAS), 컬럼 어드레스 스트로브 신호(/CAS), 및 라이트 인에이블 신호(/WE)는 Low의 신호이다.Next, when the clock signal CLK rises, the memory address signals A0 to A2 and A7 are supplied to the NAND circuit 34 with the rise of the mode register set command MRS signal. At this time, the memory address signals A0 to A2 are the same as the illegal pattern set in the NAND circuit 34, and the latch circuit 46 latches a high signal. At this time, the row address strobe signal / RAS, the column address strobe signal / CAS, and the write enable signal / WE supplied to the command decoder 8 are signals of Low.
이어서, 클록 신호(CLK)가 상승하면, 메모리 어드레스 신호(A0∼A2, A7)가 모드 레지스터 셋트 커맨드(MRS) 신호의 상승으로 NAND 회로(35)에 공급된다. 이 때, 메모리 어드레스 신호(A0∼A2)는 NAND 회로(35)에 설정되어 있는 불법 패턴과 동일하며, 래치 회로(47)에 High의 신호를 래치시킨다.Then, when the clock signal CLK rises, the memory address signals A0 to A2 and A7 are supplied to the NAND circuit 35 with the rise of the mode register set command MRS signal. At this time, the memory address signals A0 to A2 are the same as the illegal pattern set in the NAND circuit 35, and the latch circuit 47 latches a high signal.
다음에, 클록 신호(CLK)가 상승하면, 메모리 어드레스 신호(A7, A8)가 모드 레지스터 셋트 커맨드(MRS) 신호의 상승으로 NAND 회로(36)에 공급된다. 이 때, 메모리 어드레스 신호(A7, A8)는 NAND 회로(36)에 설정되어 있는 불법 패턴과 동일하며, 래치 회로(48)에 High의 신호를 래치시키는 동시에, 로우 어드레스 스트로브 신호(/RAS), 컬럼 어드레스 스트로브 신호(/CAS), 및 라이트 인에이블 신호(/WE)를 High의 신호로 변화시킨다.Next, when the clock signal CLK rises, the memory address signals A7 and A8 are supplied to the NAND circuit 36 with the rise of the mode register set command MRS signal. At this time, the memory address signals A7 and A8 are the same as the illegal pattern set in the NAND circuit 36, and latch the high signal to the latch circuit 48, and at the same time, the row address strobe signal (/ RAS), The column address strobe signal / CAS and the write enable signal / WE are changed to a high signal.
이 일련의 동작에 의해 정확한 불법 패턴이 공급되면, 테스트 모드 활성화 제어 회로(17)로부터 테스트 모드 엔트리 신호가 테스트 모드 디코더(18)에 공급된다.When the correct illegal pattern is supplied by this series of operations, the test mode entry signal is supplied from the test mode activation control circuit 17 to the test mode decoder 18.
도 6은 본 발명의 반도체 기억 장치(1)의 테스트 모드 엔트리 동작을 나타내는 일례의 타이밍 차트이다. 도 1, 도 3, 및 도 6을 참조하여, 테스트 모드 엔트리 동작의 타이밍 제어에 관해서 설명한다. 또한, 도 6의 타임 챠트는 테스트 모드 활성화 제어 회로(17)에 정확히 불법 패턴이 공급되지 않아, 테스트 모드 엔트리 신호가 출력되지 않는 경우이다.6 is a timing chart of an example showing a test mode entry operation of the semiconductor memory device 1 of the present invention. 1, 3, and 6, timing control of a test mode entry operation will be described. 6 is a case where the illegal pattern is not correctly supplied to the test mode activation control circuit 17, so that the test mode entry signal is not output.
처음에, 클록 신호(CLK)가 상승하면, 메모리 어드레스 신호(A0∼A2, A7)가 모드 레지스터 셋트 커맨드(MRS) 신호의 상승으로 NAND 회로(33)에 공급된다. 이 때, 메모리 어드레스 신호(A0∼A2)는 NAND 회로(33)에 설정되어 있는 불법 패턴과 동일하며, 래치 회로(45)에 High의 신호를 래치시킨다. 이 때, 커맨드 디코더(8)에 공급되고 있는 로우 어드레스 스트로브 신호(/RAS), 컬럼 어드레스 스트로브 신호(/CAS), 및 라이트 인에이블 신호(/WE)는 Low의 신호이다.First, when the clock signal CLK rises, the memory address signals A0 to A2 and A7 are supplied to the NAND circuit 33 with the rise of the mode register set command MRS signal. At this time, the memory address signals A0 to A2 are the same as the illegal pattern set in the NAND circuit 33, and the latch circuit 45 latches the high signal. At this time, the row address strobe signal / RAS, the column address strobe signal / CAS, and the write enable signal / WE supplied to the command decoder 8 are signals of Low.
다음에, 클록 신호(CLK)가 상승하면, 메모리 어드레스 신호(A0∼A2, A7)가 모드 레지스터 셋트 커맨드(MRS) 신호의 상승으로 NAND 회로(34)에 공급된다. 이 때, 메모리 어드레스 신호(A0∼A2)는 NAND 회로(34)에 설정되어 있는 불법 패턴과 다르고, PMOS 트랜지스터(42)가 ON 상태로 되지 않아, 래치 회로(45)로부터 출력된 High의 신호가 래치 회로(46)에 래치되지 않는다. 또한, 메모리 어드레스 신호(A2)가 Low의 신호이기 때문에 NAND 회로(49)에서 NAND 회로(53)로 신호가 공급되어, NAND 회로(53)로부터 래치 회로(45∼48)를 리셋트하는 신호가 출력된다. 또한, 로우 어드레스 스트로브 신호(/RAS), 컬럼 어드레스 스트로브 신호(/CAS), 및 라이트 인에이블 신호(/WE)는 High의 신호로 변화된다. 따라서, 잘못된 불법 패턴이 테스트 모드 활성화 제어 회로(17)에 공급되면, High의 신호가 래치 회로(48)에 공급되지 않아, 테스트 모드 엔트리 신호가 테스트 모드 디코더(18)에 공급되지 않게 된다.Next, when the clock signal CLK rises, the memory address signals A0 to A2 and A7 are supplied to the NAND circuit 34 with the rise of the mode register set command MRS signal. At this time, the memory address signals A0 to A2 differ from the illegal pattern set in the NAND circuit 34, and the PMOS transistor 42 does not turn ON, so that the high signal output from the latch circuit 45 It is not latched to the latch circuit 46. In addition, since the memory address signal A2 is a low signal, a signal is supplied from the NAND circuit 49 to the NAND circuit 53, and a signal for resetting the latch circuits 45 to 48 from the NAND circuit 53 is generated. Is output. In addition, the row address strobe signal / RAS, the column address strobe signal / CAS, and the write enable signal / WE are changed to a high signal. Therefore, if a wrong illegal pattern is supplied to the test mode activation control circuit 17, a signal of High is not supplied to the latch circuit 48, so that the test mode entry signal is not supplied to the test mode decoder 18.
이상과 같이, 본 발명의 반도체 기억 장치(1)는 테스트 모드 활성화 제어 회로(17)의 구성 및 기능에 특징을 갖는 것으로, 불법 패턴을 복수회 이용하여 테스트 모드 엔트리 신호의 출력을 제어하고 있다.As described above, the semiconductor memory device 1 of the present invention is characterized by the configuration and function of the test mode activation control circuit 17, and controls the output of the test mode entry signal by using the illegal pattern a plurality of times.
또한, 테스트 모드 엔트리 신호의 출력 제어에 이용하지 않고 있는 불법 패턴을 리셋트 회로에서 사용함으로써, 리셋트 처리를 확실하게 하고 있다. 따라서, 오류에 의해 통상 모드에서 테스트 모드로 이행할 확률을 현저히 저하시키는 것이 가능하다.In addition, the reset process is assured by using an illegal pattern which is not used for output control of the test mode entry signal in the reset circuit. Therefore, it is possible to significantly lower the probability of transitioning from the normal mode to the test mode due to an error.
또, 전술한 예에 있어서, 도 3에 나타내는 NAND 회로(33∼36), NOT 회로(37∼40), 및 래치 회로(45∼48)가 청구범위에 기재한 판정부에 대응한다. 또한, 도 3에 나타내는 NAND 회로(49, 50, 53), NOT 회로(51), 및 NOR 회로(52)가 청구범위에 기재한 리셋트부에 대응한다. 또한, 도 3에 나타내는 NAND 회로(33∼36)가 청구범위에 기재한 판정 회로에 대응한다. 또한, 불법 패턴이 청구범위에 기재한 소정의 조합 패턴에 대응한다.In the above-described example, the NAND circuits 33 to 36, the NOT circuits 37 to 40, and the latch circuits 45 to 48 shown in FIG. 3 correspond to the determination unit described in the claims. In addition, the NAND circuits 49, 50, 53, NOT circuit 51, and NOR circuit 52 shown in FIG. 3 correspond to the reset part described in the claim. In addition, the NAND circuits 33 to 36 shown in FIG. 3 correspond to the determination circuit described in the claims. In addition, the illegal pattern corresponds to the predetermined combination pattern described in the claims.
상술한 것과 같이 본 발명에 따르면, 다음에 진술하는 여러가지 효과를 실현할 수 있다.As described above, according to the present invention, various effects described below can be realized.
청구범위 제1항에 기재한 본 발명에 따르면, 공급되는 커맨드 신호와 어드레스 신호와의 복수의 조합 패턴에 따라서 테스트 모드로 전환함으로써, 우발적으로 테스트 모드로 전환되는 것을 방지할 수 있다. 이것은 공급되는 커맨드 신호와 어드레스 신호는 외부로부터의 신호에 따라서 결정되기 때문에 우발적으로 테스트 모드로 전환하는 조합 패턴이 생기는 경우가 있는데, 복수의 조합 패턴에 따라서 테스트 모드로 전환함으로써, 오류에 의해 테스트 모드로 전환될 가능성을 저감시키고 있기 때문이다.According to the present invention as set forth in claim 1, switching to the test mode according to a plurality of combination patterns of the supplied command signal and address signal can be prevented from being accidentally switched to the test mode. This is because the command and address signals supplied are determined in accordance with signals from the outside, so that a combination pattern may be inadvertently switched to the test mode. By switching to the test mode according to a plurality of combination patterns, the test mode is caused by an error. This is because it is reducing the possibility of switching to.
또한, 청구범위 제2항에 기재한 본 발명에 따르면, 복수의 조합 패턴이 소정의 조합 패턴과 동일한지를 판정하는 복수의 판정부를 포함함으로써, 판정을 복수회 행하는 것이 가능하게 되어, 오류에 의해 테스트 모드로 전환될 가능성을 저감시키고 있다.In addition, according to the present invention described in claim 2, by including a plurality of determination units for determining whether the plurality of combination patterns are the same as the predetermined combination pattern, the determination can be performed a plurality of times, and the test is performed by an error. It is reducing the possibility of switching to the mode.
또, 청구범위 제3항에 기재한 본 발명에 따르면, 소정의 조합 패턴은 복수의 조합 패턴과 1대1로 대응하고 있음으로써, 수종류의 소정의 조합 패턴에 의해 연속적으로 판정할 수 있다. 따라서, 수종류의 소정의 조합 패턴에 의해 판정을 행함으로써, 오류에 의해 테스트 모드로 전환될 가능성을 더욱 저감시키는 것이 가능하게 된다.Further, according to the present invention described in claim 3, the predetermined combination pattern corresponds to the plurality of combination patterns in a one-to-one manner, so that it can be continuously determined by several kinds of predetermined combination patterns. Therefore, by making a determination by several kinds of predetermined combination patterns, it becomes possible to further reduce the possibility of switching to a test mode by an error.
또한, 청구범위 제4항에 기재한 본 발명에 따르면, 테스트 모드 활성화 제어 회로는 복수의 조합 패턴과 소정의 조합 패턴이 전부 동일한지의 여부를 판정함으로써, 전부 동일할 때에만 테스트 모드로 전환하는 것이 가능하게 된다. 따라서, 오류에 의해 테스트 모드로 전환될 가능성을 더욱 저감시키는 것이 가능하게 된다.Further, according to the present invention as set forth in claim 4, the test mode activation control circuit determines whether or not the plurality of combination patterns and the predetermined combination pattern are all the same to switch to the test mode only when they are all the same. It becomes possible. Therefore, it becomes possible to further reduce the possibility of switching to the test mode by an error.
또한, 청구범위 제5항에 기재한 본 발명에 따르면, 소정의 조합 패턴은 다른 용도로 사용되고 있지 않는 커맨드 신호와 어드레스 신호와의 조합으로 함으로써, 다른 용도로 사용하는 경우와 테스트 모드로 전환하는 경우에서 커맨드 신호와 어드레스 신호와의 조합을 전환하여 사용한다. 즉, 다른 용도로 사용되고 있지 않는 커맨드 신호와 어드레스 신호와의 조합 패턴이 복수회 연속해서 공급되지 않으면 테스트 모드로 전환되지 않아, 오류에 의해 테스트 모드로 전환될 가능성을 더욱 저감시키는 것이 가능해진다. 또한, 어드레스 신호는 단순한 카운트업과 같은 규칙성이 있는 패턴이 아니고, 불규칙한 패턴으로 이루어짐으로써, 오류에 의해 테스트 모드로 전환될 가능성을 크게 저감시키는 것이 가능해진다.Further, according to the present invention described in claim 5, the predetermined combination pattern is a combination of a command signal and an address signal which are not used for other purposes, whereby the case is used for other purposes and when switching to the test mode. In this mode, the combination of the command signal and the address signal is used. In other words, if a combination pattern of a command signal and an address signal that is not used for another purpose is not supplied in succession a plurality of times, it is not switched to the test mode, which further reduces the possibility of switching to the test mode due to an error. In addition, the address signal is not a regular pattern such as a simple countup, but is made of an irregular pattern, thereby greatly reducing the possibility of switching to the test mode due to an error.
또한, 청구범위 제6항에 기재한 본 발명에 따르면, 테스트 모드 활성화 제어 회로는 테스트 모드로 전환된 후에 다른 용도로 사용되고 있는 커맨드 신호와 어드레스 신호와의 조합 패턴이 공급되면, 테스트 모드를 종료하기 위한 처리를 행한다. 따라서, 다른 용도로 사용하기 위한 커맨드 신호와 어드레스 신호와의 조합 패턴이 공급되면 자동적으로 테스트 모드를 종료하는 것이 가능하게 된다.In addition, according to the present invention as set forth in claim 6, the test mode activation control circuit terminates the test mode when a combination pattern of the command signal and the address signal being used for another purpose is supplied after being switched to the test mode. Processing is performed. Therefore, when the combination pattern of the command signal and the address signal for use for other purposes is supplied, it is possible to automatically terminate the test mode.
또, 청구범위 제7항에 기재한 본 발명에 따르면, 모드 레지스터 셋트 커맨드 신호와 어드레스 신호와의 패턴에 따라서 테스트 모드로 전환함으로써, 우발적으로 테스트 모드로 전환되는 것을 방지할 수 있다. 이것은 공급되는 모드 레지스터 셋트 커맨드 신호와 어드레스 신호는 외부로부터의 신호에 따라서 결정되기 때문에 우발적으로 테스트 모드로 전환하는 조합 패턴이 생기는 경우가 있는데, 복수의 조합 패턴에 따라서 테스트 모드로 전환함으로써, 오류에 의해 테스트 모드로 전환될 가능성을 저감시키고 있기 때문이다.In addition, according to the present invention described in claim 7, the switching to the test mode according to the pattern of the mode register set command signal and the address signal can be prevented from being accidentally switched to the test mode. Since the mode register set command signal and the address signal supplied are determined according to signals from the outside, a combination pattern may be inadvertently switched to the test mode. This is because the possibility of switching to the test mode is reduced.
또, 청구범위 제8항에 기재한 본 발명에 따르면, 판정부에 의해 복수의 조합 패턴이 소정의 조합 패턴과 동일한지를 판정하고, 리셋트부에 의해 소정의 조합 패턴 이외의 조합 패턴이 공급되면 판정부를 초기화함으로써, 테스트 모드 활성화 제어 회로의 오동작을 방지하는 것이 가능하게 된다.Further, according to the present invention described in claim 8, if the plurality of combination patterns is determined by the determining unit equal to the predetermined combination pattern, and if combination patterns other than the predetermined combination pattern are supplied by the reset unit, By initializing the determination unit, it is possible to prevent malfunction of the test mode activation control circuit.
또한, 청구범위 제9항에 기재한 본 발명에 따르면, 복수의 판정 회로를 포함함으로써, 복수의 조합 패턴을 구성하는 각 조합 패턴이 소정의 조합 패턴과 동일한지를 연속적으로 판정하는 것이 가능해진다. 또한, 래치 회로를 포함함으로써, 모든 판정의 결과를 고려하여 테스트 모드로 전환하는 신호를 출력하는 것이 가능해진다.Further, according to the present invention described in claim 9, by including a plurality of determination circuits, it becomes possible to continuously determine whether each combination pattern constituting the plurality of combination patterns is the same as a predetermined combination pattern. In addition, by including the latch circuit, it becomes possible to output a signal for switching to the test mode in consideration of the results of all the judgments.
또한, 청구범위 제10항에 기재한 본 발명에 따르면, 복수의 조합 패턴과 소정의 조합 패턴이 전부 동일하다고 판정되었을 때에 테스트 모드로 전환함으로써, 오류에 의해 테스트 모드로 전환될 가능성을 더욱 저감시키는 것이 가능해진다.In addition, according to the present invention described in claim 10, by switching to the test mode when it is determined that the plurality of combination patterns and the predetermined combination pattern are all the same, it is possible to further reduce the possibility of switching to the test mode by an error. It becomes possible.
또한, 청구범위 제11항에 기재한 본 발명에 따르면, 소정의 조합 패턴의 수에 따라서 복수의 판정 회로를 설치함으로써, 소정의 조합 패턴의 수를 판정하는 것이 가능해진다.Further, according to the present invention described in claim 11, it is possible to determine the number of predetermined combination patterns by providing a plurality of determination circuits in accordance with the number of predetermined combination patterns.
또한, 청구범위 제12항에 기재한 본 발명에 따르면, 리셋트 커맨드 신호, 소정의 조합 패턴 이외의 커맨드 신호와 어드레스 신호와의 조합 패턴 신호가 공급되면, 리셋트부는 판정부를 초기화한다. 따라서, 이러한 판정을 행하고 있는 도중에 리셋트 커맨드 신호, 소정의 조합 패턴 이외의 커맨드 신호와 어드레스 신호와의 조합 패턴 신호가 공급되면, 테스트 모드 전환을 위한 처리가 초기화되어, 오류에 의해 테스트 모드로 전환될 가능성을 저감시키는 것이 가능하다. 또한, 전회의 데이터가 판정부에 남아서, 다음번의 테스트 모드 전환을 위한 처리에 있어서 오동작이 발생하는 것을 방지하는 것이 가능해진다.Further, according to the present invention as set forth in claim 12, the reset unit initializes the determination unit when a combination command signal other than a reset command signal and a command signal other than the predetermined combination pattern and the address signal is supplied. Therefore, if a reset command signal, a combination pattern signal of a command signal other than the predetermined combination pattern and an address signal are supplied during such determination, the process for switching the test mode is initialized, and the test mode is switched to the test mode by an error. It is possible to reduce the likelihood of becoming. In addition, it is possible to prevent the occurrence of malfunction in the processing for switching the next test mode by remaining the previous data in the determination unit.
Claims (12)
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31797798A JP3883087B2 (en) | 1998-11-09 | 1998-11-09 | Semiconductor memory device and semiconductor memory circuit |
| JP98-317977 | 1998-11-09 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000034911A true KR20000034911A (en) | 2000-06-26 |
| KR100571739B1 KR100571739B1 (en) | 2006-04-18 |
Family
ID=18094116
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990036293A KR100571739B1 (en) | 1998-11-09 | 1999-08-30 | Semiconductor memory circuit |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6256240B1 (en) |
| JP (1) | JP3883087B2 (en) |
| KR (1) | KR100571739B1 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100800132B1 (en) * | 2001-09-13 | 2008-02-01 | 주식회사 하이닉스반도체 | Test mode entry method of semiconductor memory device and disposition of test mode line using it |
| KR20130088055A (en) * | 2012-01-30 | 2013-08-07 | 세이코 인스트루 가부시키가이샤 | Semiconductor device having semiconductor memory circuit |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001243797A (en) | 2000-02-29 | 2001-09-07 | Fujitsu Ltd | Semiconductor device and test method |
| JP3569232B2 (en) * | 2001-01-17 | 2004-09-22 | Ｎｅｃマイクロシステム株式会社 | Test method of address multiplexer memory with serial access function |
| JP3737437B2 (en) | 2001-02-01 | 2006-01-18 | Ｎｅｃエレクトロニクス株式会社 | Semiconductor memory and entry method of operation mode thereof |
| JP4707255B2 (en) * | 2001-04-26 | 2011-06-22 | ルネサスエレクトロニクス株式会社 | Semiconductor memory device |
| US6914849B2 (en) * | 2003-10-16 | 2005-07-05 | International Business Machines Corporation | Method and apparatus for reducing power consumption in a memory array with dynamic word line driver/decoders |
| KR100735575B1 (en) * | 2004-06-11 | 2007-07-04 | 삼성전자주식회사 | Method and Apparatus for Interfacing between Test System and Embedded Memory on Test Mode Setting Operation |
| KR100724626B1 (en) * | 2005-08-29 | 2007-06-04 | 주식회사 하이닉스반도체 | Circuit for controlling test mode |
| JP4778321B2 (en) * | 2006-01-30 | 2011-09-21 | 富士通セミコンダクター株式会社 | Semiconductor memory, memory system |
| US8316158B1 (en) | 2007-03-12 | 2012-11-20 | Cypress Semiconductor Corporation | Configuration of programmable device using a DMA controller |
| US8060661B1 (en) | 2007-03-27 | 2011-11-15 | Cypress Semiconductor Corporation | Interface circuit and method for programming or communicating with an integrated circuit via a power supply pin |
| KR100902048B1 (en) * | 2007-05-14 | 2009-06-15 | 주식회사 하이닉스반도체 | Circuit for receiving address of semiconductor apparatus |
| US7937631B2 (en) * | 2007-08-28 | 2011-05-03 | Qimonda Ag | Method for self-test and self-repair in a multi-chip package environment |
| KR100891304B1 (en) | 2007-09-10 | 2009-04-06 | 주식회사 하이닉스반도체 | Semiconductor memory device including test mode circuit |
| US20110004703A1 (en) * | 2009-07-02 | 2011-01-06 | Nanya Technology Corporation | Illegal command handling |
| JP5514095B2 (en) * | 2010-12-24 | 2014-06-04 | ルネサスエレクトロニクス株式会社 | Semiconductor memory device |
| KR101187642B1 (en) * | 2011-05-02 | 2012-10-08 | 에스케이하이닉스 주식회사 | Monitoring device of integrated circuit |
| KR20170076098A (en) * | 2015-12-24 | 2017-07-04 | 에스케이하이닉스 주식회사 | Test mode control device |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62250593A (en) * | 1986-04-23 | 1987-10-31 | Hitachi Ltd | Dynamic ram |
| US5825782A (en) * | 1996-01-22 | 1998-10-20 | Micron Technology, Inc. | Non-volatile memory system including apparatus for testing memory elements by writing and verifying data patterns |
-
1998
- 1998-11-09 JP JP31797798A patent/JP3883087B2/en not_active Expired - Fee Related
-
1999
- 1999-08-27 US US09/385,006 patent/US6256240B1/en not_active Expired - Lifetime
- 1999-08-30 KR KR1019990036293A patent/KR100571739B1/en not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100800132B1 (en) * | 2001-09-13 | 2008-02-01 | 주식회사 하이닉스반도체 | Test mode entry method of semiconductor memory device and disposition of test mode line using it |
| KR20130088055A (en) * | 2012-01-30 | 2013-08-07 | 세이코 인스트루 가부시키가이샤 | Semiconductor device having semiconductor memory circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3883087B2 (en) | 2007-02-21 |
| US6256240B1 (en) | 2001-07-03 |
| KR100571739B1 (en) | 2006-04-18 |
| JP2000149600A (en) | 2000-05-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100571739B1 (en) | Semiconductor memory circuit | |
| KR100719377B1 (en) | Semiconductor memory device reading out data pattern | |
| US6981100B2 (en) | Synchronous DRAM with selectable internal prefetch size | |
| JP5405007B2 (en) | Semiconductor device | |
| KR100270346B1 (en) | Synchronous semiconductor memory device capable of reducing electricity consumption on standby | |
| EP1494242B1 (en) | Method and memory system having mode selection between dual data strobe mode and single data strobe mode with data inversion | |
| US7251171B2 (en) | Semiconductor memory and system apparatus | |
| JPH06333391A (en) | Synchronous semiconductor memory | |
| KR100902125B1 (en) | Dram for low power consumption and driving method thereof | |
| KR100336838B1 (en) | Dynamic random access memory device with refresh period selecting circuit and input/output bit width selecting circuit | |
| KR100799946B1 (en) | Semiconductor memory and method of operating the same | |
| JP4309086B2 (en) | Semiconductor integrated circuit device | |
| KR100676425B1 (en) | Synchronous semiconductor memory device and method for controlling input circuit of synchronous semiconductor memory device | |
| JP4025002B2 (en) | Semiconductor memory device | |
| KR100368105B1 (en) | Semiconductor memory device | |
| JP2000243098A (en) | Semiconductor device | |
| KR20000077284A (en) | Semiconductor memory | |
| KR20010085537A (en) | Semiconductor device and semiconductor device testing method | |
| KR20000005619A (en) | Semiconductor memory employing direct-type sense amplifiers capable of realizing high-speed access | |
| JP3930198B2 (en) | Semiconductor integrated circuit | |
| US20100067313A1 (en) | Memory device | |
| JPH11297072A (en) | Semiconductor memory system and its control method | |
| US7755957B2 (en) | Semiconductor memory, method of controlling the semiconductor memory, and memory system | |
| KR20040002116A (en) | circuit for testing semiconductor | |
| KR100738967B1 (en) | Apparatus for outputting status data of semiconductor memory |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130321 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20140319 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20160318 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |