KR100421872B1 - 고출력 반도체 레이저 다이오드 제조 방법 - Google Patents

Abstract

본 발명은 고출력 반도체 레이저 다이오드 제조 방법을 제공하기 위한 것으로서, 본 발명에 따른 고출력 반도체 레이저 다이오드 제조 방법은 기판 위에, n형 클래드층과 활성층, p형 제1 클래드층과, p형 제2 클래드층과, n형 CBL(current blocking layer)을 적층한 레이저 다이오드에 있어서, 상기 p형 제2 클래드층 위에 W자 모양의 p형 제 3 클래드층을 형성하여 동작 전압 특성을 개선한다.

Description

고출력 반도체 레이저 다이오드 제조 방법{Manufacturing method for high-output semiconductor laser diode}

본 발명은 레이저 다이오드에 관한 것으로, 특히 W자 구조를 가지는 고출력 반도체 레이저 다이오드 제조 방법에 관한 것이다.

알려진 바와 같이 CD-RW 및 DVD-RAM 등의 대용량 고속 저장장치의 픽-업용으로 사용되는 고출력 레이저 다이오드(780nm 레이저 다이오드 및 650nm 레이저 다이오드)는 데이터 저장 속도의 고속화에 따른 고출력화가 진행 중에 있다.

동시에, 소자의 수직 방사각은 줄이고, 수평 방사각은 키워서, 방사각이 원형 빔에 근접하도록 하여야 광학계를 사용하는 시스템의 요구 사항을 만족시킬 수 있다.

도 1은 종래의 레이저 다이오드의 단면도로, GaAs 기판(1)을 이용하여 GaAs 기판(1) 상에 n형 AlGaAs 클래드층(2), 활성층(3), P형 AlGaAs 제1 클래드층(4), n형 AlGaAs CBL(current blocking layer : 전류 차단막)(5), p형 AlGaAs 제2 클래드층(6)을 형성하고, 상기 p형 AlGaAs 제2 클래드층(6) 상부에 원하는 리지 폭을 갖는 마스크를 형성하여, 습식 식각하므로 리지 형태의 p형 AlGaAs 제2 클래드층(6)을 형성한다.

상기 도 1에서 보는 바와 같이, 상기 p형 AlGaAs 제 2 클래드층(6) 옆으로 n형 AlGaAs CBL(current blocking layer : 전류 차단막)(5)을 성장함으로써, 리지(Ridge) 만으로 전류가 흐르도록 리지(Ridge) 전류를 채널로 제한한다.

동시에, 상기 n형 AlGaAs CBL(전류 차단막)(5)에 낮은 수평 방사각을 갖도록 광학적으로 제한하므로, 낮은 수평 방사각을 갖도록 폭이 좁은 리지(Ridge) 웨이브가이드(Waveguide) 구조를 형성한다.

도 2는 종래의 반도체 레이저 다이오드의 단면의 SEM 사진이다.

이와 같은 폭이 좁은 리지(Ridge) 웨이브 가이드(Waveguide) 구조는, 오픈닝(opening)이 좁은 전류 채널이 형성되는 단점이 있고, 리지 제조 공정상 습식(Wet) 식각(etching)을 사용하게 되므로 사다리꼴 형태의 리지 웨이브 가이드는 전류 채널의 폭이 상대적으로 더욱더 좁은 형태가 된다.

그리고, 오픈닝이 좁은 전류 채널이 형성되므로, 동작 전압이 커지게 되며, 결국 소자의 동작 전압은 소자의 신뢰성에 막대한 영향을 주게 되므로, 시스템 전체의 전력이 소모되는 단점이 나타난다.

따라서, 본 발명의 목적은 이상에서 언급한 종래 기술의 문제점을 감안하여 안출한 것으로서, 레이저 소자의 동작 전압 특성을 개선하여 소자의 신뢰성을 개선하여 소자가 장착된 시스템의 전력 소모를 줄이는 고출력 반도체 레이저 다이오드 제조 방법을 제공하기 위한 것이다.

도 1은 종래의 반도체 레이저 다이오드의 단면도

도 2는 종래의 반도체 레이저 다이오드의 단면의 SEM

도 3은 본 발명에 따른 고출력 반도체 레이저 다이오드의 단면도

도 4는 상기 도 3에 따른 광학적인 입장에서 본 고출력 반도체 레이저 다이오드의 단면도

도 5는 상기 도 3에 따른 전기적인 입장에서 본 고출력 반도체 레이저 다이오드의 단면도

도 6은 본 발명에 따른 평면(plane) 리지(ridge)를 제작한 SEM

도 7은 본 발명에 따른 CBL(current blocking layer)를 제작한 SEM

도 8은 전형적인 레이저 다이오드의 방사각 형태를 나타낸 도면

*도면의 주요 부분에 대한 부호의 설명*

10 : 기판 20 : n형 AlGaAs 클래드층

30 : 활성층 40 : p형 AlGaAs 제 1 클래드층

50 : n형 AlGaAs CBL 60 : p형 AlGaAs 제 2 클래드층

70 : p형 AlGaAs 제 3 클래드층 80 : p형 GaAs 캡

이상과 같은 목적을 달성하기 위한 본 발명의 일 특징에 따르면, 기판 위에, n형 클래드층과 활성층, p형 제1 클래드층과, p형 제2 클래드층과, n형 CBL(current blocking layer)을 적층한 레이저 다이오드에 있어서, 상기 p형 제2 클래드층 위에 W자 모양의 p형 제 3 클래드층을 형성한다.

바람직하게 상기 제 3 클래드층은 상기 제 2 클래드층 위에 식각용 마스크를 넓게 형성한 뒤, 오버 에칭(over-etching)한다.

그리고, 상기 식각은 80~110초 동안 식각한다.

이하 본 발명의 바람직한 일 실시 예에 따른 구성 및 작용을 첨부된 도면을 참조하여 설명한다.

도 3는 본 발명에 따른 고출력 반도체 레이저 다이오드의 단면도이다.

도 3에 도시된 바와 같이, 본 발명의 고출력 반도체 레이저 다이오드는 GaAs 기판(10)을 이용하여 이 GaAs 기판(10) 상에 n형 AlGaAs 클래드층(20)과, 활성층(30)과, p형 AlGaAs 제1 클래드층(40)과, n형 AlGaAs CBL(current blocking layer : 전류 차단막)(50)과, p형 AlGaAs 제2 클래드층(60)을 순차적으로 적층하고, 상기 p형 AlGaAs 제2 클래드층(60)위에 'W'자 형태의 p형 AlGaAs 제3 클래드층(70)을 형성하고, 상기 p형 AlGaAs 제3 클래드층(70) 위에 p형 GaAs 캡층(80)을 형성한다.

상기 'W'자 형태의 P형 AlGaAS 제 3 클래드층(70)은 도 7에 도시된 모양의 CBL(전류 차단막)을 제작해야 한다.

상기 CBL 제작은 먼저 플레인 리지(plane ridge)를 제작하고 적절한 폭의 마스크를 두고, CBL을 성장하는데, 상기 플레인 리지는 도 5에 도시된 바와 같이 상기 p형 AlGaAS 제 2클래드층(60)위에 식각용 PR 마스크를 넓게 형성한 뒤, 이 넓게 형성된 식각용 마스크를 이용하여 오버 에칭(over-etching)을 한다.

왼쪽에서는 3.5um의 마스크를 이용하여 80초 동안 식각하고, 우측에서는 10um의 마스크로 110초 동안 식각한다.

이때, 수직방향으로는 InGAP ESL에 의해 더 이상 식각되지 않는다.

즉, ESL 도달시, 수평방향으로의 식각만이 이루어지며, 따라서 일정한 결정 면을 형성하며 식각이 이루어진다.

도 4는 상기 도 3에 따른 광학적인 입장에서 본 레이저 다이오드의 단면도이다.

도 4를 참고하면, 상기와 같은 'W'자 모양의 p형 AlGaAs 제 3 클래드층(70)을 형성하면, 일반적인 리지 웨이브가이드(ridge waveguide) 구조와 마찬가지로 p형 AlGaAs 제 2 클래드층(60)을 상기 'W'자 모양의 p형 AlGaAs 제 3 클래드층(70)이 상기 n형 AlGaAs CBL(50)과 동시에 컨파인(confine)하게 되므로, 수평 방사각을 낮춘다.

도 5은 상기 도 3에 따른 전기적인 입장에서 본 레이저 다이오드의 단면도이다.

도 5을 참고하면, p형 AlGaAs 제 2 클래드층(60)과 더불어, 'W' 자 모양의 p형 AlGaAs 제 3 클래드층(70)이 전류의 채널(channel)로서 동작하게 되므로, 채널의 폭이 넓어지게 된다.

또한, 쉐이프(shape)가 'W"자가 되므로, 채널 오픈닝이 더 잘 되게 된다.

도 8은 전형적인 레이저 다이오드의 방사각의 형태를 나타낸 도면이다.

도 8을 참조하면, 리지(Ridge) 폭이 좁을수록, 수평 방사각이 커지게 되며,수평 방사각이 수직 방사각에 근접할수록 원형 빔이 가능해 진다.

이상의 설명에서와 같이 본 발명은 CBL과 동일한 Al 조성의 'W'자 모양의 p형 제 3 클래드층을 도입함으로써, 광학적 특성은 기존의 리지(ridge) 웨이브 가이드(waveguide) 구조를 유지하고, 동시에 p형으로 도핑함으로써, 채널의 폭은 넓게 유지하고, 소자의 수평 방사각을 저해하지 않으면서 동작전압을 크게 감소시킬 수 있는 효과가 있다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다.

따라서, 본 발명의 기술적 범위는 실시예에 기재된 내용으로 한정하는 것이 아니라 특허 청구 범위에 의해서 정해져야 한다.

Claims (3)

1. 기판 위에, n형 클래드층과 활성층, p형 제1 클래드층과, p형 제2 클래드층, n형 CBL(current blocking layer)을 적층한 레이저 다이오드에 있어서,

   상기 p형 제2 클래드층 위에 W자 모양의 p형 제 3 클래드층을 형성하는 것을 특징으로 하는 고출력 레이저 다이오드 제조 방법.
2. 제 1항에 있어서,

   상기 제 3 클래드층은 상기 제 2 클래드층 위에 식각용 마스크를 넓게 형성한 뒤, 오버 에칭(over-etching)하는 것을 특징으로 하는 고출력 레이저 다이오드 제조 방법.
3. 제 2항에 있어서,

   상기 식각은 80~110초 동안 식각하는 것을 특징으로 하는 고출력 레이저 다이오드 제조 방법.