KR100421485B1 - 플라즈마 디스플레이 패널과 그 구동방법 - Google Patents

플라즈마 디스플레이 패널과 그 구동방법 Download PDF

Info

Publication number
KR100421485B1
KR100421485B1 KR10-2001-0044529A KR20010044529A KR100421485B1 KR 100421485 B1 KR100421485 B1 KR 100421485B1 KR 20010044529 A KR20010044529 A KR 20010044529A KR 100421485 B1 KR100421485 B1 KR 100421485B1
Authority
KR
South Korea
Prior art keywords
substrate
electrode
electrodes
upper electrode
discharge
Prior art date
Application number
KR10-2001-0044529A
Other languages
English (en)
Other versions
KR20030009865A (ko
Inventor
이은철
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR10-2001-0044529A priority Critical patent/KR100421485B1/ko
Publication of KR20030009865A publication Critical patent/KR20030009865A/ko
Application granted granted Critical
Publication of KR100421485B1 publication Critical patent/KR100421485B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/22—Electrodes, e.g. special shape, material or configuration
    • H01J11/32—Disposition of the electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/293—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for address discharge
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Gas-Filled Discharge Tubes (AREA)

Abstract

본 발명은 전극패드나 커넥터의 파손을 최소화하도록 한 플라즈마 디스플레이 패널과 그 구동방법에 관한 것이다.
본 발명에 따른 플라즈마 디스플레이 패널은 제1 기판 상에 나란하게 배치되는 다수의 전극들을 포함하는 상부전극군과,방전공간을 사이에 두고 상기 제1 기판과 대면하는 제2 기판 상에 형성되어 상기 상부전극군과 교차되는 데이터전극과, 상기 제1 기판과 제2 기판 사이에 형성되어 상기 방전공간을 분리하기 위한 격벽과, 상기 격벽과 상기 제2 기판 상에 형성되는 형광체와, 상기 제1 기판 상에 형성되어 벽전하를 축적하기 위한 유전체와, 상기 유전체 상에 형성되는 보호막과, 상기 상부전극들 중 일부 전극들 각각에 연결되도록 상기 제1 기판의 일측에 형성되는 제1 상부전극 패드군과; 상기 상부전극들 중 상기 제1 상부전극 패드군에 연결된 전극들을 제외한 나머지 전극들 각각에 연결되도록 상기 제1 기판의 타측에 형성되는 제2 상부전극 패드군을 구비하며, 상기 제1 상부전극 패드군에 포함된 패드들의 수와 상기 제2 상부전극 패드군에 포함된 패드들의 수는 다른 것을 특징으로 한다.

Description

플라즈마 디스플레이 패널과 그 구동방법{PLASMA DISPLAY PANEL AND DRIVING METHOD THEREOF}
본 발명은 플라즈마 디스플레이 패널에 관한 것으로, 특히 전극패드나 커넥터의 파손을 최소화하도록 한 플라즈마 디스플레이 패널과 그 구동방법에 관한 것이다.
플라즈마 디스플레이 패널(Plasma Display Panel : 이하 "PDP"라 한다)은 He+Xe 또는 Ne+Xe 가스의 방전시 발생하는 147nm의 자외선에 의해 형광체를 발광시킴으로써 문자 또는 그래픽을 포함한 화상을 표시하게 된다. 이러한 PDP는 박막화와 대형화가 용이할 뿐만 아니라 최근의 기술 개발에 힘입어 크게 향상된 화질을 제공한다.
3전극 교류 면방전형 PDP는 방전시 표면에 축적된 벽전하를 이용하여 방전에 필요한 전압을 낮추게 되며, 방전에 의해 발생되는 스퍼터링으로부터 전극들을 보호하기 때문에 저전압 구동과 장수명의 장점을 가진다.
도 1을 참조하면, 종래의 3 전극 교류 면방전형 PDP(이하, "3 전극 PDP라 한다)는 상부기판(10) 상에 형성되어진 스캔전극(Y) 및 서스테인전극(Z)과, 하부기판(18) 상에 형성되어진 데이터전극(X)을 구비한다.
스캔전극(Y)과 서스테인전극(Z)은 각각 폭이 넓은 투명전극(12Y,12Z)과 폭이 좁은 금속버스전극(13Y,13Z)을 포함하여 상부기판(10) 상에 나란하게 형성된다.
상부기판(10)에는 스캔전극(Y)과 서스테인전극(Z)을 덮도록 상부 유전체층(14)과 보호막(16)이 적층된다. 상부 유전체층(14)에는 플라즈마 방전시 발생된 벽전하가 축적된다. 보호막(16)은 플라즈마 방전시 발생된 스퍼터링에 의한 상부 유전체층(14)의 손상을 방지함과 아울러 2차 전자의 방출 효율을 높이게 된다. 이 보호막(16)으로는 통상 산화마그네슘(MgO)이 이용된다.
데이터전극(X)은 스캔전극(Y) 및 서스테인전극(Z)과 직교된다.
하부기판(18)에는 하부 유전체층(22)과 격벽(24)이 형성된다. 하부 유전체층(22)과 격벽(24)의 표면에는 형광체층(26)이 도포된다. 격벽(24)은 수평으로 인접한 방전공간을 분리하여 인접한 방전셀 간의 광학적, 전기적 크로스토크를 방지한다. 형광체층(26)은 플라즈마 방전시 발생된 자외선에 의해 여기되어 적색, 녹색 또는 청색 중 어느 하나의 가시광선을 발생하게 된다.
상부기판(10), 하부기판(18) 및 격벽(24) 사이에 마련된 방전공간에는 He+Xe 또는 Ne+Xe 등의 불활성 혼합가스가 주입된다.
PDP는 화상의 계조(Gray Level)를 구현하기 위하여 한 프레임을 발광횟수가 다른 여러 서브필드로 나누어 구동하고 있다. 각 서브필드는 다시 방전을 균일하게 일으키기 위한 리셋기간, 방전셀을 선택하기 위한 어드레스기간 및 방전횟수에 따라 계조를 구현하는 서스테인기간으로 나뉘어진다. 256 계조로 화상을 표시하고자 하는 경우에 1/60 초에 해당하는 프레임기간(16.67ms)은 8개의 서브필드들(SF1내지SF8)로 나누어지게 된다. 8개의 서브 필드들(SF1내지SF8) 각각은 리셋기간, 어드레스기간 및 서스테인기간으로 다시 나누어지게 된다. 각 서브필드의 리셋기간 및 어드레스기간은 각 서브필드마다 동일하다. 셀을 선택하기 위한 어드레스방전은 데이터전극(X)과 스캔전극(Y) 사이의 전압차에 의해 일어난다. 서스테인 기간은 각 서브필드에서 2n(단, n=0,1,2,3,4,5,6,7)의 비율로 증가된다. 이와 같이 각 서브필드에서 서스테인기간의 서스테인 방전 횟수를 조절하여 영상 표시에 필요한 그레이 스케일(Gray Scale)을 구현하게 된다. 서스테인 방전은 스캔전극(Y)과 서스테인전극(Z)에 교번적으로 공급되는 높은 전압의 펄스신호에 의해 일어난다.
3 전극 PDP는 스캔전극(Y)과 서스테인전극(Z)이 방전공간의 상부 중앙에 좁은 간격을 사이에 두고 배치되기 때문에 방전공간의 활용도가 낮다. 그 결과, 3 전극 PDP는 서스테인 방전을 일으키기 위한 전압과 소비전력이 높고 서스테인 방전시 방전 및 발광효율이 낮다. 이를 상세히 하면, 서스테인 방전은 스캔전극(Y)과 서스테인전극(Z) 사이에 면방전으로 일어나게 된다. 그런데, 방전개시전압이 낮아지도록 스캔전극(Y)과 서스테인전극(Z)이 셀의 중앙에 좁은 간격으로 배치되기 때문에 서스테인 방전시 방전패스가 짧게 되어 방전효율 및 발광효율이 낮다. 효율을 높이기 위하여, 스캔전극(Y)과 서스테인전극(Z) 사이의 간격을 크게 하는 경우에는 두 전극 간의 간격에 비례하여 방전 개시전압이 높아지게 된다. 또한, 효율을 높이기 위하여, 스캔전극(Y)과 서스테인전극(Z) 중 적어도 어느 하나의 전극 폭이 넓어지는 경우에는 방전전류의 증가로 인하여 소비전력이 커지게 된다.
최근에는 효율과 휘도를 높이기 위하여, 도 2와 같이 상부기판 상에 3 개의 전극을 하나의 전극군으로 구성하는 4 전극 PDP가 제안된 바 있다.
도 2를 참조하면, 4 전극 PDP는 상부기판 상에 나란하게 형성되어진 제1 내지 제3 상부전극(S1,S2,S3)을 포함한 상부전극군(SG1,SG2,SG3)과, 제1 내지 제3 전극(S1,S2,S3)와 직교되도록 하부기판 상에 형성되어진 데이터전극(A)을 구비한다.
제1 및 제2 상부전극(S1,S2) 사이의 간격은 제1 및 제3 전극(S1,S3) 사이의 간격보다 좁게 설정된다.
제1 상부전극(S1)은 어드레스기간에 공급되는 스캔펄스에 의해 주사라인을 선택하며, 서스테인기간에 선택된 방전셀에 대하여 유지방전을 일으키게 된다.제2 상부전극(S2)은 유지방전시 제1 상부전극(S1)과 숏패스(Short path) 방전을 일으키게 된다. 제3 상부전극(S3)은 유지방전시 제1 상부전극(S1)과 롱패스(Long path) 방전을 일으키게 된다. 데이터전극(A)은 제1 상부전극(S1)에 공급되는 스캔펄스에 동기되는 데이터펄스에 의해 방전셀을 선택하게 된다. 이를 위하여, 4 전극 PDP는 도 3과 같은 구동신호들이 공급된다.
도 3을 참조하면, 제1 상부전극(S1)에는 리셋기간에 부극성의 프라이밍펄스(-PP)가 공급된 후, 어드레스기간에 스캔펄스(-SC)가 공급되고 서스테인기간에 트레인펄스(-TP2)과 서스테인펄스(-SUS1)가 연속으로 공급된다. 제2 및 제3 상부전극(S2,S3)에는 리셋기간에 제1 상부전극(S1)에 공급되는 프라이밍펄스(-PP) 보다 지연된 프라이밍펄스(-PP)가 동시에 공급되며, 서스테인기간에 트레인펄스(-TP1,-TP3)와 서스테인펄스(-SUS1,-SUS2)가 교번적으로 공급된다. 그리고 데이터전극(A)에는 스캔펄스(-SC)에 동기되는 정극성의 데이터펄스(DP)가 공급된다.
리셋기간에는 제1 내지 제3 상부전극(S1,S2,S3)에 공급되는 프라이밍펄스(-PP)에 의해 전화면의 방전셀 내에 방전이 일어나게 되어 방전셀들 내에 벽전하 및 프라이밍 하전입자들이 생성된다.
어드레스기간에는 제1 상부전극(S1)과 데이터전극(A) 각각에 공급되는 스캔펄스(-SC)와 데이터펄스(DP)의 전압차에 의해 데이터펄스(DP)가 공급되는 방전셀들이 쓰기(Writing) 방전 된다. 이렇게 선택된 방전셀들 내에는 벽전하와 공간 하전입자들이 형성된다.
서스테인기간에는 제1 내지 제3 상부전극(S1,S2,S3)에 순차적으로 공급되는낮은 부극성 전압의 트레인펄스(-TP1,-TP2,-TP3)와 서스테인펄스(-SUS1,-SUS2)에 의해 어드레스기간에 선택된 방전셀들이 유지방전된다. 이 때, 어드레스기간에서 선택되지 않은 즉, 데이터펄스(DP)가 공급되지 않은 방전셀 내에는 벽전하와 하전입자의 양이 충분하지 않기 때문에 트레인펄스(-TP1,-TP2,-TP3)와 서스테인펄스(-SUS1,-SUS2)가 인가되어도 방전이 일어나지 않게 된다.
4 전극 PDP는 제1 내지 제3 상부전극들(S1,S2,S3) 중 적어도 둘 이상의 전극들이 도 4와 같이 상부기판의 일측 가장자리에 신장되고 그 끝단에 상호 인접되는 패드(P1,P2)에 각각 접속된다.
그런데, 4 전극 PDP는 높은 전압의 프라이밍펄스(-PP)가 패드(P1,P2)를 경유하여 제1 내지 제3 상부전극들(S1,S2,S3)에 공급될때, 인접한 두 패드(P1,P2) 사이에 높은 전압차가 발생하여 아크(Arc) 방전(30)이 일어나게 된다. 그 결과, 종래의 4 전극 PDP는 패드들(P1,P2)이나 이에 접속된 FPC(Flexable Printed Circuit) 등의 커넥터(Connector)가 파손되는 문제점이 있다. 또한, 인접하는 상부전극들(S1,S2,S3) 사이에 전압차가 크게 되면, 마이그레이션(Migration)에 의해 상부전극들(S1,S2,S3)이 손상되는 문제점이 있다.
전극 마이그레이션은 화학식 1 내지 5로 설명될 수 있다.
인접한 두 전극이 은(Ag)을 포함하고 이들 두 전극의 패드들(P1,P2) 사이에 전위차가 발생하면, 인접한 두 전극의 패드들(P1,P2)은 각각 음극(Cathod)과 양극(Anode)으로 되어 화학식 4와 같이 양극에서 은의 양이온(Ag+)이 용출하여 용존산소 하에서 음극으로 이동하여 음극에서 화학식 1과 같이 환원반응이 일어나 음극 상에서 은이 석출된다. 화학식 2 및 3은 마이그레이션의 발생속도를 결정하는 율속결정단계이며, 화학식 2는 용존산소의 환원반응을 나타내고 화학식 3은 전기분해와 수소발생반응을 나타낸다. 인가전압이 상승하여 두 전극의 패드들(P1,P2) 사이에 전압차가 커지게 되면 전류가 증가하여 마이그레이션 발생이 그 만큼 가속된다. 다시 말하여, 인가전압이 상승하면 음극의 초기반응인 화학식 2 및 화학식 3에 의해 음극의 전류를 증가시켜 양극에서 은의 용출반응 전류가 증가하게 된다. 즉, 두 전극의 패드들(P1,P2) 사이에 화학식 5와 같이 전기분해가 일어나 산소가 발생하면 양극에 존재하는 은의 Ag+이 음극으로 이동하여 음극의 표면에서 화학식 2 및 3과 같은 반응이 일어나게 되어 OH-와 결합하여 음극 표면에서 AgOH, Ag, Ag2O 화합물의 콜라이드(Collide) 형태로 분산된다. 그 결과, 두 전극의 패드들(P1,P2) 사이에 전위차가 크게 되면 표면 변색이 일어남은 물론, 인접한 두 패드들(P1,P2) 각각에서 전극개방(Open)이 일어나거나 두 패드들(P1,P2) 사이에 단락(Short)이 발생된다.
Ag++ e-→Ag
O2+ 2H2O + 4e-→4OH-
2H2O + 2e-→40H-
Ag →Ag++ e-
H2O →1/2 O2+ 2H++ 2e-
따라서, 본 발명의 목적은 전극패드나 커넥터의 파손을 최소화하도록 한 PDP와 그 구동방법을 제공함에 있다.
도 1은 종래의 3 전극 교류 면방전형 플라즈마 디스플레이 패널에 있어서 하나의 방전셀을 나타내는 사시도이다.
도 2는 종래의 4 전극 플라즈마 디스플레이 패널을 나타내는 평면도이다.
도 3은 도 2에 도시된 플라즈마 디스플레이 패널의 구동신호를 나타내는 파형도이다.
도 4는 도 2에 도시된 플라즈마 디스플레이 패널의 패드에서 발생되는 아크 방전을 나타내는 도면이다.
도 5는 본 발명의 제1 실시예에 따른 4 전극 플라즈마 디스플레이 패널을 나타내는 평면도이다.
도 6은 도 5에 도시된 플라즈마 디스플레이 패널의 방전셀을 나타내는 단면도이다.
도 7은 도 5에 도시된 플라즈마 디스플레이 패널의 구동신호를 나타내는 파형도이다.
도 8은 본 발명의 제2 실시예에 따른 플라즈마 디스플레이 패널의 평면도이다.
도 9는 도 8에 도시된 플라즈마 디스플레이 패널의 구동신호를 나타내는 파형도이다.
< 도면의 주요 부분에 대한 부호의 설명 >
X,A : 데이터전극 Y : 스캔전극
Z : 공통서스테인전극 S1,S2,S3 : 상부전극
SG : 상부전극군 10,61 : 상부기판
12Y,12Z : 투명전극 13Y,13Z : 금속버스전극
14,22,62,65 : 유전체층 16,63 : 보호막
18,64 : 하부기판 24,66 : 격벽
26,67 : 형광체 30 : 아크방전
68 : 방전공간
상기 목적을 달성하기 위하여, 본 발명에 따른 플라즈마 디스플레이 패널은 제1 기판 상에 나란하게 배치되는 다수의 전극들을 포함하는 상부전극군과, 방전공간을 사이에 두고 상기 제1 기판과 대면하는 제2 기판 상에 형성되어 상기 상부전극군과 교차되는 데이터전극과, 상기 제1 기판과 제2 기판 사이에 형성되어 상기 방전공간을 분리하기 위한 격벽과, 상기 격벽과 상기 제2 기판 상에 형성되는 형광체와, 상기 제1 기판 상에 형성되어 벽전하를 축적하기 위한 유전체와, 상기 유전체 상에 형성되는 보호막과, 상기 상부전극들 중 일부 전극들 각각에 연결되도록 상기 제1 기판의 일측에 형성되는 제1 상부전극 패드군과; 상기 상부전극들 중 상기 제1 상부전극 패드군에 연결된 전극들을 제외한 나머지 전극들 각각에 연결되도록 상기 제1 기판의 타측에 형성되는 제2 상부전극 패드군을 구비하며, 상기 제1 상부전극 패드군에 포함된 패드들의 수와 상기 제2 상부전극 패드군에 포함된 패드들의 수는 다른 것을 특징으로 한다.
본 발명에 따른 플라즈마 디스플레이 패널은 고전압이 각각 인가되는 다수의 제1 전극, 상기 제1 전극의 일측과 인접하고 상기 제1 전극과의 상대적인 전위차가 소정 전압 이상인 다수의 제2 전극 및 상기 제1 전극의 타측과 인접하고 상기 제1 전극과의 상대적인 전위차가 소정 전압 이상인 다수의 제3 전극이 형성된 기판과, 상기 제1 전극에 접속되도록 상기 기판의 제1 가장자리에 형성되어 상기 고전압을 상기 제1 전극에 공급하기 위한 다수의 제1 패드와, 상기 제1 패드와 분리되고 상기 제2 전극에 접속되도록 상기 기판의 제2 가장자리에 형성되는 다수의 제2 패드와, 상기 제1 패드와 분리되고 상기 제3 전극에 접속되도록 상기 기판의 제2 가장자리에 형성되는 다수의 제3 패드를 구비한다.
본 발명에 따른 플라즈마 디스플레이 패널의 구동방법은 제1 기판의 일측과 그 반대측에서 적어도 둘 이상의 상부전극들 각각에 연결되게 함과 아울러 제1 기판의 일측과 그 반대측에서의 수가 다르게 배치되는 다수의 상부패드들 중 제1 기판의 일측에 형성된 상부패드에 소정 전압 이상의 고전압을 인가하는 단계와, 기판의 반대측에 형성된 상부패드에 고전압과의 상대적인 전위차가 큰 전압을 인가하는 단계를 포함한다.
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부한 도면들을 참조한 실시예들에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 도 5 내지 도 9를 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.
도 5 및 도 6을 참조하면, 본 발명의 제1 실시예에 따른 PDP는 상부기판(61) 상에 나란하게 형성되어진 제1 내지 제3 상부전극(S1,S2,S3)을 포함하는 상부전극군(SG)와, 상부전극군(SG)과 직교되도록 하부기판(64) 상에 형성되어진데이터전극(A)을 구비한다.
제1 내지 제3 상부전극(S1,S2,S3) 각각은 폭이 넓은 투명전극과 폭이 좁은 금속버스전극을 포함한다. 투명전극은 투명전도성물질 예를 들면, ITO(Indium Tin Oxide)로 형성된다. 금속버스전극은 높은 저항율을 가지는 투명전극에 접속되어 상부전극(S1,S2,S3)의 저항을 낮추는 역할을 한다. 제1 상부전극(S1)의 좌측 끝단에는 제1 패드(LP1)가 형성되어, 이 제1 패드(LP1)를 경유하여 도시하지 않은 구동회로로부터 구동전압이 공급된다. 제2 및 제3 상부전극(S2,S3)은 우측 끝단에 제2 및제3 패드(RP2,RP3)가 형성되어, 이 제2 및 제3 패드(RP2,RP3)를 경유하여 도시하지 않은 구동회로로부터 구동전압이 공급된다.
상부기판(61)에는 상부전극군(SG)을 덮도록 상부 유전체층(62)과 보호막(63)이 적층된다. 상부 유전체층(62)에는 플라즈마 방전시 발생된 벽전하가 축적된다. 보호막(63)은 산화마그네슘(MgO)으로 이루어져 플라즈마 방전시 발생된 스퍼터링에 의한 상부 유전체층(62)의 손상을 방지함과 아울러 2차 전자의 방출 효율을 높이게 된다.
데이터전극(A)은 상부 끝단에 패드가 형성되며, 이 패드를 경유하여 도시하지 않은 데이터 구동회로로부터 데이터펄스가 공급된다.
하부기판(64)에는 데이터전극(A)을 덮도록 전면에 하부 유전체층(65)이 형성되며, 그 위에 격벽(66)이 형성된다. 하부 유전체층(65)과 격벽(66)의 표면에는 형광체층(67)이 도포된다. 격벽(66)은 인접한 방전셀의 방전공간(68)을 분리하여 인접한 방전셀 간의 광학적, 전기적 크로스토크를 방지한다. 형광체층(67)은 플라즈마 방전시 발생된 자외선에 의해 여기되어 적색, 녹색 또는 청색 중 어느 하나의 가시광선을 발생하게 된다.
상부기판(61), 하부기판(64) 및 격벽(66) 사이에 마련된 방전공간에는 He+Xe 또는 Ne+Xe 등의 불활성 혼합가스가 주입된다.
도 7은 본 발명의 제1 실시예에 따른 PDP의 구동방법을 설명하기 위한 파형도이다. 이 PDP의 구동방법은 도 5 및 도 6에 도시된 PDP를 결부하여 설명하기로 한다.
도 7을 참조하면, 제1 상부전극(S1)에는 리셋기간에 소정의 상승 및 하강 기울기를 가지는 셋업/셋다운펄스(SUDP)가 공급된 후, 어드레스기간에 부극성의 스캔펄스(-SC)가 공급되고 서스테인기간에 정극성의 예비서스테인펄스(PSUS1,PSUS3)와 서스테인펄스(SUS1)가 연속으로 공급된다. 제2 상부전극(S2)에는 리셋기간과 어드레스기간에 정극성의 직류전압(SCDC)이 공급되며, 서스테인기간에 정극성의 예비서스테인펄스(PSUS2)와 서스테인펄스(SUS1)가 연속으로 공급된다. 제3 상부전극(S3)에는 리셋기간과 어드레스기간에 정극성의 직류전압(SCDC)이 공급되며, 서스테인기간에 정극성의 서스테인펄스(SUS2)가 연속으로 공급된다. 그리고 데이터전극(A)에는 스캔펄스(-SC)에 동기되는 정극성의 데이터펄스(DP)가 공급된다.
리셋기간에는 제1 상부전극(S1)에 공급되는 셋업/셋다운펄스(SUDP)의 셋업기간에 전화면의 방전셀 내에 방전이 일어나게 되어 방전셀들 내에 벽전하 및 프라이밍 하전입자들이 생성된다. 그리고 셋업/셋다운펄스(SUDP)의 셋다운기간에 전화면의 방전셀들 내에 존재하는 제1 및 제2 상부전극(S1,S2) 사이에 다시 미약하게 방전이 일어나게 되어 불요전하가 소거됨과 아울러 전화면의 방전셀들에 생성된 벽전하와 프라이밍 하전입자의 양이 균일하게 된다.
한편, 리셋기간에 공급되는 셋업/셋다운펄스(SUDP) 대신에, 도 3과 같은 높은 전압레벨의 정극성 또는 부극성의 구형파 리셋펄스가 제1 상부전극(S1)에 공급될 수도 있다.
제1 상부전극(S1)의 제1 패드(LP1)는 제2 및 제3 상부전극(S2,S3)에 연결된 제2 및 제3 패드(RP2,RP3)의 반대측에 위치하게 된다. 따라서, 제1 상부전극(S1)에 셋업/셋다운펄스(SUDP)나 구형파의 리셋펄스가 공급될 때, 패널의 좌측 가장자리에 인접하게 배치되는 제1 상부전극(S1)의 제1 패드들(LP1) 사이에는 전압차가 없기 때문에 아크 방전이 일어나지 않게 된다.
어드레스기간에는 제1 상부전극(S1)과 데이터전극(A) 각각에 공급되는 스캔펄스(-SC)와 데이터펄스(DP)의 전압차에 의해 데이터펄스(DP)가 공급되는 방전셀들이 쓰기 방전된다. 이렇게 선택된 방전셀들 내에는 벽전하와 공간 하전입자들이 형성된다.
서스테인기간에는 제1 내지 제3 전극(S1,S2,S3)에 순차적으로 공급되는 낮은 정극성 전압의 예비서스테인펄스(PSUS1,PSUS2,PSUS3)와 높은 전압의 서스테인펄스(SUS1,SUS2)에 의해 어드레스기간에서 선택된 방전셀들이 유지방전된다. 여기서, 첫 번째 예비서스테인펄스(PSUS1)의 펄스폭은 다른 예비 서스테인펄스의 그것보다 넓게 설정된다. 어드레스기간에서 선택되지 않은 방전셀 내에는 벽전하와 하전입자의 양이 충분하지 않기 때문에예비서스테인펄스(PSUS1,PSUS2,PSUS3)와 서스테인펄스(SUS1,SUS2)가 인가되어도 방전이 일어나지 않게 된다.
도 8 및 도 9는 본 발명의 제2 실시예에 따른 PDP와 그 구동방법을 설명하기 위한 평면도 및 파형도이다.
도 8을 참조하면, 본 발명의 제2 실시예에 따른 PDP는 좌측 가장자리에 배치되는 제2 상부전극(S2)의 제2 패드(LP2)와, 우측 가장자리에 배치되는 제1 및 제3 상부전극(S1,S3)의 제1 및 제3 패드(RP1,RP3)를 구비한다.
제1 내지 제3 상부전극(S1,S2,S3) 각각은 폭이 넓은 투명전극과 폭이 좁은 금속버스전극을 포함한다.
이 PDP의 상판과 하판은 패드의 위치가 다를뿐, 도 6에 도시된 그것들과 실질적으로 동일한 구조와 기능을 가지므로 상세한 설명은 생략하기로 한다.
도 9를 참조하면, 제1 패드(RP1)가 우측에 위치한 제1 상부전극(S1)에는 어드레스기간에 정극성의 직류전압(SCDC)이 공급되고, 서스테인기간에 정극성의 예비 서스테인펄스(PSUS2)와 서스테인펄스(SUS1,SUS2)가 연속으로 공급된다. 제2 패드(LP2)가 좌측에 위치한 제2 상부전극(S2)에는 리셋기간에 셋업/셋다운펄스(SUDP)가 공급됨과 아울러, 어드레스기간에 부극성의 스캔펄스(-SC)가 공급되고 서스테인기간에 정극성의 예비서스테인펄스(PSUS1,PSUS3)와 서스테인펄스(SUS1)가 연속으로 공급된다. 제3 패드(RP3)가 우측에 위치한 제3 상부전극(S3)에는 어드레스기간에 정극성의 직류전압(SCDC)이 공급되고, 서스테인기간에 정극성의 서스테인펄스(SUS1,SUS2)가 연속으로 공급된다. 그리고 데이터전극(A)에는 스캔펄스(-SC)에 동기되는 정극성의 데이터펄스(DP)가 공급된다.
리셋기간에는 제2 상부전극(S2)에 공급되는 셋업/셋다운펄스(SUDP)의 셋업기간에 전화면의 방전셀 내에 방전이 일어나게 되어 방전셀들 내에 벽전하 및 프라이밍 하전입자들이 생성된다. 그리고 셋업/셋다운펄스(SUDP)의 셋다운기간에 전화면의 방전셀들 내에 존재하는 제1 및 제2 상부전극(S1,S2) 사이에 다시 미약하게 방전이 일어나게 되어 불요전하가 소거됨과 아울러 전화면의 방전셀들에 생성된 벽전하와 프라이밍 하전입자의 양이 균일하게 된다. 여기서, 셋업/셋다운펄스(SUDP) 는 구형파 리셋펄스로 대신될 수 있다.
제2 상부전극(S2)의 제2 패드(LP2)는 제1 및 제3 상부전극(S1,S3)에 연결된 제1 및 제3 패드(RP1,RP3)의 반대측에 위치하게 된다. 따라서, 제2 상부전극(S2)에 셋업/셋다운펄스(SUDP)나 구형파의 리셋펄스가 공급될 때, 패널의 좌측 가장자리에 인접하게 배치되는 제2 상부전극(S2)의 제2 패드들(LP2) 사이에는 전압차가 없기 때문에 아크 방전이 일어나지 않게 된다.
어드레스기간에는 제2 상부전극(S2)과 데이터전극(A) 각각에 공급되는 스캔펄스(-SC)와 데이터펄스(DP)의 전압차에 의해 데이터펄스(DP)가 공급되는 방전셀들이 쓰기 방전된다. 이렇게 선택된 방전셀들 내에는 벽전하와 공간 하전입자들이 형성된다.
서스테인기간에는 제1 내지 제3 전극(S1,S2,S3)에 순차적으로 공급되는 낮은 전압의 예비서스테인펄스(PSUS1,PSUS2,PSUS3)와 서스테인펄스(SUS1,SUS2)에 의해 선택된 방전셀들이 유지방전된다. 어드레스기간에서 선택되지 않은 방전셀 내에는벽전하와 하전입자의 양이 충분하지 않기 때문에 예비서테인펄스(PSUS1,PSUS2,PSUS3)와 서스테인펄스(SUS1,SUS2)가 인가되어도 방전이 일어나지 않게 된다.
상술한 바와 같이, 본 발명에 따른 PDP와 그 구동방법은 높은 전압이 인가되는 상부전극의 패드와 이에 인접하여 상기 높은 전압이 인가되는 전극과의 상대적인 전위차가 큰 상부전극의 패드를 분리하여 인접한 패드들 사이의 전위차를 최소화하게 된다. 그 결과, 본 발명에 따른 PDP와 그 구동방법은 패드와 이에 접속되는 커넥터의 손상을 방지할 수 있게 된다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.

Claims (9)

  1. 제1 기판 상에 나란하게 배치되는 다수의 전극들을 포함하는 상부전극군과,
    방전공간을 사이에 두고 상기 제1 기판과 대면하는 제2 기판 상에 형성되어 상기 상부전극군과 교차되는 데이터전극과,
    상기 제1 기판과 제2 기판 사이에 형성되어 상기 방전공간을 분리하기 위한 격벽과,
    상기 격벽과 상기 제2 기판 상에 형성되는 형광체와,
    상기 제1 기판 상에 형성되어 벽전하를 축적하기 위한 유전체와,
    상기 유전체 상에 형성되는 보호막과,
    상기 상부전극들 중 일부 전극들 각각에 연결되도록 상기 제1 기판의 일측에 형성되는 제1 상부전극 패드군과;
    상기 상부전극들 중 상기 제1 상부전극 패드군에 연결된 전극들을 제외한 나머지 전극들 각각에 연결되도록 상기 제1 기판의 타측에 형성되는 제2 상부전극 패드군을 구비하며,
    상기 제1 상부전극 패드군에 포함된 패드들의 수와 상기 제2 상부전극 패드군에 포함된 패드들의 수는 다른 것을 특징으로 하는 플라즈마 디스플레이 패널.
  2. 삭제
  3. 고전압이 각각 인가되는 다수의 제1 전극, 상기 제1 전극의 일측과 인접하고 상기 제1 전극과의 상대적인 전위차가 소정 전압 이상인 다수의 제2 전극 및 상기 제1 전극의 타측과 인접하고 상기 제1 전극과의 상대적인 전위차가 소정 전압 이상인 다수의 제3 전극이 형성된 기판과,
    상기 제1 전극에 접속되도록 상기 기판의 제1 가장자리에 형성되어 상기 고전압을 상기 제1 전극에 공급하기 위한 다수의 제1 패드와,
    상기 제1 패드와 분리되고 상기 제2 전극에 접속되도록 상기 기판의 제2 가장자리에 형성되는 다수의 제2 패드와,
    상기 제1 패드와 분리되고 상기 제3 전극에 접속되도록 상기 기판의 제2 가장자리에 형성되는 다수의 제3 패드를 구비하는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  4. 삭제
  5. 제 3 항에 있어서,
    상기 제1 전극은 전화면을 초기화하기 위한 고전압이 공급되는 것을 특징으로 하는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  6. 제1 기판의 일측과 그 반대측에서 적어도 둘 이상의 상부전극들 각각에 연결되게 함과 아울러 상기 제1 기판의 일측과 그 반대측에서의 수가 다르게 배치되는 다수의 상부패드들 중 상기 제1 기판의 일측에 형성된 상부패드에 소정 전압 이상의 고전압을 인가하는 단계와,
    상기 기판의 반대측에 형성된 상부패드에 상기 고전압과의 상대적인 전위차가 큰 전압을 인가하는 단계를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  7. 제 4 항에 있어서,
    상기 고전압은 전화면을 초기화하기 위한 전압인 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  8. 삭제
  9. 삭제
KR10-2001-0044529A 2001-07-24 2001-07-24 플라즈마 디스플레이 패널과 그 구동방법 KR100421485B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0044529A KR100421485B1 (ko) 2001-07-24 2001-07-24 플라즈마 디스플레이 패널과 그 구동방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0044529A KR100421485B1 (ko) 2001-07-24 2001-07-24 플라즈마 디스플레이 패널과 그 구동방법

Publications (2)

Publication Number Publication Date
KR20030009865A KR20030009865A (ko) 2003-02-05
KR100421485B1 true KR100421485B1 (ko) 2004-03-12

Family

ID=27716387

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0044529A KR100421485B1 (ko) 2001-07-24 2001-07-24 플라즈마 디스플레이 패널과 그 구동방법

Country Status (1)

Country Link
KR (1) KR100421485B1 (ko)

Also Published As

Publication number Publication date
KR20030009865A (ko) 2003-02-05

Similar Documents

Publication Publication Date Title
JP4357463B2 (ja) プラズマディスプレーパネル
JPH11185634A (ja) 面放電型プラズマディスプレイパネル
KR100749602B1 (ko) 플라즈마 디스플레이 패널의 구동 방법 및 플라즈마디스플레이 장치
JP2003297252A (ja) プラズマディスプレイパネル及びその駆動方法
KR100421485B1 (ko) 플라즈마 디스플레이 패널과 그 구동방법
KR100581921B1 (ko) 플라즈마 디스플레이 패널
JP3182280B2 (ja) Ａｃ面放電型プラズマディスプレイパネル及びその駆動方法
KR100421493B1 (ko) 플라즈마 디스플레이 패널
KR100469697B1 (ko) 플라즈마 디스플레이 패널
KR100389020B1 (ko) 플라즈마 디스플레이 패널
KR100520832B1 (ko) 플라즈마 디스플레이 패널
KR100505984B1 (ko) 플라즈마 디스플레이 패널
JP2000105568A (ja) 表示パネルの駆動方法と放電式表示装置
KR100472370B1 (ko) 플라즈마 디스플레이 패널 및 그 구동방법
KR20020050740A (ko) 플라즈마 디스플레이 패널과 그 구동 방법
KR100366941B1 (ko) 플라즈마 디스플레이 패널 및 그 구동방법
KR100787426B1 (ko) 플라즈마 디스플레이 패널
KR100733883B1 (ko) 가스방전패널 및 플라즈마 디스플레이 패널
KR100659082B1 (ko) 플라즈마 디스플레이 패널
KR100581932B1 (ko) 플라즈마 디스플레이 패널
KR100615269B1 (ko) 플라즈마 디스플레이 패널
JP2005148594A (ja) プラズマディスプレイパネルの駆動方法
KR100404851B1 (ko) 플라즈마 디스플레이 패널 및 그 구동방법
JP4347868B2 (ja) プラズマディスプレイ装置
KR20100045779A (ko) 플라즈마 디스플레이 장치

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101223

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee