KR100415540B1 - Initialization Circuit of Mouse Controller - Google Patents
Initialization Circuit of Mouse Controller Download PDFInfo
- Publication number
- KR100415540B1 KR100415540B1 KR10-2001-0038683A KR20010038683A KR100415540B1 KR 100415540 B1 KR100415540 B1 KR 100415540B1 KR 20010038683 A KR20010038683 A KR 20010038683A KR 100415540 B1 KR100415540 B1 KR 100415540B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- reset
- input
- mode
- external
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
- G06F3/033—Pointing devices displaced or positioned by the user, e.g. mice, trackballs, pens or joysticks; Accessories therefor
- G06F3/038—Control and interface arrangements therefor, e.g. drivers or device-embedded control circuitry
- G06F3/0383—Signal control means within the pointing device
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/28—Supervision thereof, e.g. detecting power-supply failure by out of limits supervision
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
- G06F3/033—Pointing devices displaced or positioned by the user, e.g. mice, trackballs, pens or joysticks; Accessories therefor
- G06F3/0354—Pointing devices displaced or positioned by the user, e.g. mice, trackballs, pens or joysticks; Accessories therefor with detection of 2D relative movements between the device, or an operating part thereof, and a plane or surface, e.g. 2D mice, trackballs, pens or pucks
- G06F3/03543—Mice or pucks
Abstract
본 발명은 외부에 별도의 핀을 추가하지 않고서도 파워온 리세트시간을 감소시킬 수 있는 마우스 콘트롤러내부의 로직회로를 초기화하는 회로에 관한 것이다.The present invention relates to a circuit for initializing a logic circuit inside a mouse controller that can reduce power-on reset time without adding a separate pin to the outside.
본 발명의 마우스 콘트롤러의 초기화회로는 내부발진기 및 코아로직을 구비한 마우스 콘트롤러에 있어서, 전원전압 레벨을 검출하여 파워온 검출신호를 발생하는 파워온 검출수단과; 제1입력핀을 통해 인가되는 제1입력신호에 따라 모드신호를 발생하고, 상기 모드신호에 따라 제1제어신호를 발생하는 모드검출수단과; 제2입력핀로부터 제2입력신호를 입력하여 상기 모드신호에 따라서 외부리세트패턴을 검출하고, 제2제어신호를 발생하는 외부리세트 신호발생수단과; 상기 모드검출수단으로부터의 모드신호에 따라 입출력핀을 통해 외부클럭신호를 입력하거나 또는 내부클럭신호를 상기 입출력핀을 통해 제공하기 위한 클럭출력수단과; 상기 모드검출수단으로부터 발생된 제1제어신호 및 상기 외부리세트 신호발생수단으로부터 발생된 제2제어신호에 의해 상기 코아로직을 초기화시키기 위한 리세트신호를 발생하는 파워온 리세트발생수단을 포함한다.An initialization circuit of a mouse controller of the present invention, comprising: a mouse controller having an internal oscillator and core logic, comprising: power-on detection means for detecting a power supply voltage level and generating a power-on detection signal; Mode detection means for generating a mode signal in accordance with a first input signal applied through a first input pin and generating a first control signal in accordance with the mode signal; External reset signal generation means for inputting a second input signal from a second input pin to detect an external reset pattern in accordance with the mode signal, and generating a second control signal; Clock output means for inputting an external clock signal through an input / output pin or providing an internal clock signal through the input / output pin according to a mode signal from the mode detecting means; And a power-on reset generating means for generating a reset signal for initializing the core logic by the first control signal generated from the mode detecting means and the second control signal generated from the external reset signal generating means.
Description
본 발명은 파워온시 마우스 콘트롤러내부의 로직회로를 초기화시켜주기 위한 마우스 콘트롤러의 초기화회로에 관한 것으로서, 외부에 별도의 핀을 추가하지 않고도 파워온 리세트시간을 감소시킬 수 있는 초기화회로에 관한 것이다.The present invention relates to an initialization circuit of a mouse controller for initializing a logic circuit inside a mouse controller at power-on, and relates to an initialization circuit capable of reducing a power-on reset time without adding a separate pin to the outside. .
도 1은 종래의 마우스 콘트롤러 로직회로의 초기화회로를 도시한 것이다.1 illustrates an initialization circuit of a conventional mouse controller logic circuit.
도 1을 참조하면, 종래의 마우스 콘트롤러 로직회로의 초기화회로는 파워온시(power on), 파워(VDD)가 일정레벨이 되었는가를 검출하여 검출신호(pwronrst)를 발생하는 파워온 검출부(10)와, 상기 파워온 검출부(10)로부터의 검출신호(pwronrst)를 입력하여 소정시간동안 마우스 콘트롤러의 내부로직회로인 코아로직(30)을 초기화시키기 위한 리세트신호(/reset)를 발생하는 파워온 리세트발생부(20)로 이루어진다.Referring to FIG. 1, the initialization circuit of a conventional mouse controller logic circuit may include a power-on detection unit 10 that detects whether the power VDD has reached a predetermined level and generates a detection signal pwronrst at power-on. And a power-on for inputting a detection signal pwronrst from the power-on detection unit 10 to generate a reset signal / reset for initializing the core logic 30, which is an internal logic circuit of the mouse controller, for a predetermined time. It consists of a reset generation part 20.
상기한 바와같은 구성을 갖는 종래의 마우스 콘트롤러의 초기화회로의 동작을 도 2의 동작파형도를 참조하여 설명하면 다음과 같다.The operation of the initialization circuit of the conventional mouse controller having the configuration as described above will be described with reference to the operation waveform diagram of FIG.
파워가 온되면, 상기 파워온 검출(10)가 파워(VDD)의 레벨을 검출하고, 검출된 파워의 레벨이 일정치이상이 되면 상기 파워온 검출부(10)는 파워온 검출신호(pwronrst)를 발생한다.When the power is turned on, the power-on detection 10 detects the level of the power VDD. When the detected power level is equal to or higher than a predetermined value, the power-on detection unit 10 generates a power-on detection signal pwronrst. Occurs.
상기 파워온 검출부(10)로부터 발생된 파워온 검출신호(pwronrst)는 파워온 리세트 발생부(20)로 제공된다. 상기 파워온 리세트 검출부(20)는 카운터로 구성되어 상기 파워온 검출신호(pwronrst)를 소정시간동안 카운트하여 상기 내부로직회로(30)로 소정기간동안 리세트신호(/reset)를 발생한다.The power on detection signal pwronrst generated from the power on detection unit 10 is provided to the power on reset generation unit 20. The power-on reset detector 20 includes a counter to count the power-on detection signal pwronrst for a predetermined time and generate a reset signal / reset for the predetermined time to the internal logic circuit 30.
종래의 마우스 콘트롤러(PS/2 Mouse controller)는 파워온시 소정시간동안, 예를 들면 700-800ms 동안 리세트신호가 유지되도록 하였는데, 도 1에 도시된 초기화회로는 상기 파워온 리세트 발생부(20)를 카운터로 구성하여 클럭신호(Clock)를 소정시간 카운트하여 리세트신호(/reset)가 유지시켜 주었다.In the conventional PS / 2 mouse controller, a reset signal is maintained for a predetermined time at power-on, for example, 700-800 ms. The initialization circuit shown in FIG. 1 uses the power-on reset generator ( 20) was configured as a counter, and the clock signal Clock was counted for a predetermined time to maintain the reset signal / reset.
상기 리세트신호(/reset)는 마우스 콘트롤러의 내부로직회로인 코아로직(30)으로 제공되어 700-800ms 동안 상기 코아로직(30)을 초기화시키는데, 실장테스트(field test)의 경우 즉, 마우스 콘트롤러를 PC 에 연결하여 사용하는 경우에는 상기 리세트신호 유지기간은 별문제가 되지 않는다.The reset signal (/ reset) is provided to the core logic 30, which is an internal logic circuit of the mouse controller, to initialize the core logic 30 for 700-800 ms. In the case of a field test, that is, the mouse controller Is used, the reset signal holding period is not a problem.
그러나, 제품을 생산하여 테스트하는 경우에는 700-800ms 의 파워온 리세트시간만큼 테스트시간이 증가하여 코스트가 증가하고, 양산테스트는 불가능한 문제점이 있었다.However, in the case of producing and testing the product, the test time is increased by the power-on reset time of 700-800ms, the cost is increased, and there is a problem that mass production test is impossible.
이를 해결하기 위하여 마우스 콘트롤러 외부에서 테스트모드를 위한 핀과 리세트핀이 구비되면, 상기 리세트유지기간을 줄일 수 있으나, 마우스 콘트롤러는 상기한 기능을 수행하기 위한 핀의 여유가 없으며, 이러한 핀을 추가할 경우에는 가격상승을 초래하는 문제점이 있었다.In order to solve this problem, if a pin for the test mode and a reset pin are provided outside the mouse controller, the reset holding period can be reduced, but the mouse controller does not have a pin for performing the above function. When added, there was a problem causing a price increase.
본 발명의 목적은 상기한 바와같은 종래 기술의 문제점을 해결하기 위한 것으로서, 외부에 별도의 핀을 추가하지 않고서도 파워온 리세트시간을 감소시킬 수 있는 마우스 콘트롤러의 초기화회로를 제공하는 데 그 목적이 있다.An object of the present invention is to solve the problems of the prior art as described above, to provide an initialization circuit of a mouse controller that can reduce the power-on reset time without adding a separate pin to the outside. There is this.
도 1은 종래의 마우스 콘트롤러의 초기화회로도,1 is an initialization circuit diagram of a conventional mouse controller,
도 2는 종래의 마우스 콘트롤러의 초기화회로의 동작파형도,2 is an operation waveform diagram of an initialization circuit of a conventional mouse controller;
도 3은 본 발명의 실시예에 따른 마우스 콘트롤러의 초기화회로의 블록구성도,3 is a block diagram of an initialization circuit of a mouse controller according to an embodiment of the present invention;
도 4는 도 3의 마우스 콘트롤러의 초기화회로의 상세회로도,4 is a detailed circuit diagram of an initialization circuit of the mouse controller of FIG.
도 5는 도 3의 마우스 콘트롤러의 초기화회로에 있어서, 클럭출력부의 상세회로도,5 is a detailed circuit diagram of a clock output unit in the initialization circuit of the mouse controller of FIG.
도 6은 본 발명의 마우스 콘트롤러의 초기화회로에 있어서, 정상동작시의 파형도,6 is a waveform diagram of a normal operation of the mouse controller of the present invention;
도 7은 본 발명의 마우스 콘트롤러의 초기화회로에 있어서, 테스트모드시의 파형도,7 is a waveform diagram in a test mode in the initialization circuit of the mouse controller of the present invention;
도 8은 도 3의 마우스 콘트롤러의 초기화회로에 있어서, 외부리세트패턴 검출부의 상태도를 도시한 도면,8 is a diagram illustrating a state diagram of an external reset pattern detection unit in the initialization circuit of the mouse controller of FIG. 3;
<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>
100 : 파워온 검출부 200 : 파워온 리세트 발생부100: power on detection unit 200: power on reset generating unit
300 : 코아로직 400 : 모드 검출부300: core logic 400: mode detection unit
500 : 외부리세트 신호발생부 600 : 클럭출력부500: external reset signal generator 600: clock output unit
410, 611, 612 : 버퍼 420 : 오아 게이트410, 611, 612: Buffer 420: Ora Gate
510 : 외부리세트패턴 검출기 520 : 인버터510: external reset pattern detector 520: inverter
610 : 입출력패드 620 : 멀티플렉서610: input and output pad 620: multiplexer
상기한 본 발명의 목적을 달성하기 위하여, 본 발명은 내부발진기 및 코아로직을 구비한 마우스 콘트롤러에 있어서, 전원전압 레벨을 검출하여 파워온 검출신호를 발생하는 파워온 검출수단과; 제1입력핀을 통해 인가되는 제1입력신호에 따라 모드신호를 발생하고, 상기 모드신호에 따라 제1제어신호를 발생하는 모드검출수단과; 제2입력핀로부터 제2입력신호를 입력하여 상기 모드신호에 따라서 외부리세트패턴을 검출하고, 제2제어신호를 발생하는 외부리세트 신호발생수단과; 상기 모드검출수단으로부터의 모드신호에 따라 입출력핀을 통해 외부클럭신호를 입력하거나 또는 내부클럭신호를 상기 입출력핀을 통해 제공하기 위한 클럭출력수단과; 상기 모드검출수단으로부터 발생된 제1제어신호 및 상기 외부리세트 신호발생수단으로부터 발생된 제2제어신호에 의해 상기 코아로직을 초기화시키기 위한 리세트신호를 발생하는 파워온 리세트발생수단을 포함하는 마우스 콘트롤러의 초기화회로를 제공하는 것을 특징으로 한다.In order to achieve the above object of the present invention, the present invention provides a mouse controller having an internal oscillator and core logic, comprising: power-on detection means for detecting a power supply voltage level and generating a power-on detection signal; Mode detection means for generating a mode signal in accordance with a first input signal applied through a first input pin and generating a first control signal in accordance with the mode signal; External reset signal generation means for inputting a second input signal from a second input pin to detect an external reset pattern in accordance with the mode signal, and generating a second control signal; Clock output means for inputting an external clock signal through an input / output pin or providing an internal clock signal through the input / output pin according to a mode signal from the mode detecting means; And a power-on reset generating means for generating a reset signal for initializing the core logic by the first control signal generated from the mode detecting means and the second control signal generated from the external reset signal generating means. It is characterized by providing an initialization circuit of the controller.
상기 모드검출수단은 상기 제1입력핀으로부터 인가되는 제1입력신호를 입력하여 상기 모드신호를 발생하는 버퍼와; 상기 버퍼의 출력신호와 상기 파워온 검출수단으로부터의 출력신호를 입력하여 상기 제1제어신호를 상기 파워온 리세트발생수단으로 제공하기 위한 논리게이트를 구비한다.The mode detecting means includes a buffer for generating the mode signal by inputting a first input signal applied from the first input pin; And a logic gate for inputting an output signal of the buffer and an output signal from the power-on detecting means to provide the first control signal to the power-on reset generating means.
상기 내부발진기는 상기 내부발진신호를 발생하는 RC 발진기로서, 상기 제1입력핀에 내부발진기용 저항이 연결되며, 상기 제1입력핀은 테스트모드시에는 상기 전원전압레벨의 고전압이 인가되어 상기 내부발진기의 동작을 차단하고 정상모드시에는 상기 전원전압레벨의 1/4정도의 전압이 인가되어 상기 내부발진기를 구동시켜 내부클럭신호를 발생하도록 한다. 상기 버퍼의 스레쉬홀드전압은 상기 전원전압레벨의 1/4 인 것이 바람직하다.The internal oscillator is an RC oscillator for generating the internal oscillation signal. The internal oscillator resistor is connected to the first input pin, and the first input pin is applied with a high voltage of the power supply voltage level in the test mode. In the normal mode, the operation of the oscillator is blocked and a voltage of about 1/4 of the power supply voltage level is applied to drive the internal oscillator to generate an internal clock signal. The threshold voltage of the buffer is preferably 1/4 of the power supply voltage level.
상기 제1제어신호는 상기 파워온 리세트발생수단을 리세트시켜 주기위한 리세트신호이고, 상기 제2입력핀을 통해 입력되는 제2입력신호는 외부리세트패턴이며, 상기 제2제어신호는 테스트모드시 상기 파워온 리세트 발생수단을 세트시켜주기 위한 세트신호이다.The first control signal is a reset signal for resetting the power-on reset generating means, the second input signal input through the second input pin is an external reset pattern, and the second control signal is a test. It is a set signal for setting the power-on reset generating means in mode.
상기 외부리세트 신호발생수단은 상기 모드신호에 따라서 상기 제2입력핀을 통해 입력되는 제2입력신호를 검출하여 외부리세트신호를 발생하는 외부리세트패턴 검출기와; 상기 외부리세트패턴 검출기로부터의 출력신호를 입력하여 상기 제2제어신호를 상기 파워온 리세트발생수단으로 발생하는 논리게이트를 구비한다.The external reset signal generating means includes: an external reset pattern detector for detecting a second input signal input through the second input pin according to the mode signal and generating an external reset signal; And a logic gate for inputting an output signal from the external reset pattern detector to generate the second control signal to the power-on reset generating means.
상기 외부리세트패턴 검출기는 상기 정상동작모드에서는 상기 모드신호에 의해 리세트되어 그의 동작이 차단되며, 상기 외부리세트패턴 검출기는 피니트 스페이트 머신으로 구현되어 상기 테스트모드시에는 상기 제2입력핀을 통해 입력되는 외부패턴리세트신호를 미리 설정된 패턴과 비교하여 일치할 경우 외부리세트신호를 발생한다.The external reset pattern detector is reset by the mode signal in the normal operation mode, and its operation is blocked. The external reset pattern detector is implemented as a finish spat machine to provide the second input pin in the test mode. When the external pattern reset signal inputted through the preset pattern is compared with the preset pattern, the external reset signal is generated.
상기 파워온 리세트발생수단은 정상모드시에는 상기 모드검출수단으로부터 발생된 제1제어신호에 의해 리세트되어 일정시간동안 상기 코아로직을 초기화시키기 위한 리세트신호를 발생하고, 테스트모드시에는 상기 제1제어신호에 의해 리세트된 다음 상기 일정시간전에 상기 제2제어신호에 의해 세트되는 상기 코아로직을 초기화시키기 위한 리세트신호를 발생하는 카운터로 구성된다.The power-on reset generating means is reset by the first control signal generated from the mode detecting means in the normal mode to generate a reset signal for initializing the core logic for a predetermined time, and in the test mode And a counter for generating a reset signal for initializing the core logic set by the second control signal before the predetermined time after the reset by the first control signal.
상기 클럭출력수단은 상기 모드검출수단으로부터의 모드신호에 따라 입력패드 또는 출력패드로 작용하는 입/출력패드와; 상기 입/출력패드로부터의 외부클럭신호 또는 상기 내부발진기의 내부클럭신호중 하나를 상기 클럭신호로서 발생하기 위한 선택수단으로 이루어진다.The clock output means includes an input / output pad that functions as an input pad or an output pad in accordance with a mode signal from the mode detecting means; Selection means for generating one of an external clock signal from the input / output pad or an internal clock signal of the internal oscillator as the clock signal.
상기 입출력패드는 정상모드시에는 출력패드로 작용하여 내부클럭신호를 상기 입/출력핀으로 제공하고, 테스트모드시에는 입력패드로 작용하여 외부클럭신호를 상기 입/출력핀을 통해 입력하고, 상기 선택수단은 상기 모드검출수단으로부터의 모드신호에 따라 정상동작시에는 내부클럭신호를 선택하고, 테스트모드시에는 외부클럭신호를 선택하기 위한 멀티플렉서로 이루어진다. 상기 외부클럭신호는 상기 내부클럭신호보다 클럭주파수가 같거나 높은 것이 바람직하다.The input / output pad acts as an output pad in a normal mode to provide an internal clock signal to the input / output pins, and in a test mode to act as an input pad to input an external clock signal through the input / output pins. The selecting means comprises a multiplexer for selecting the internal clock signal in normal operation and the external clock signal in the test mode according to the mode signal from the mode detecting means. Preferably, the external clock signal has the same or higher clock frequency than the internal clock signal.
이하, 첨부한 도면을 참조하여, 본 발명의 일 실시예를 통해 본 발명을 보다 상세하게 설명하고자 한다.Hereinafter, with reference to the accompanying drawings, it will be described in detail the present invention through an embodiment of the present invention.
도 3은 본 발명의 실시예에 따른 마우스 콘트롤러의 초기화회로의 블록도이고, 도 4는 도 3의 마우스 콘트롤러의 초기화회로의 상세도를 도시한 것이다.3 is a block diagram of an initialization circuit of the mouse controller according to an embodiment of the present invention, Figure 4 shows a detailed view of the initialization circuit of the mouse controller of FIG.
도 3 및 도 4를 참조하면, 본 발명의 실시예에 따른 마우스 콘트롤러의 초기화회로는 파워온시 파워(VDD)가 일정레벨이상이 되었는가를 검출하여 파워온 검출신호(pwronrst)를 발생하기 위한 파워온 검출부(100)와, 상기 파워온 검출부(100)로부터 발생된 파워온 검출신호를 입력하여 소정시간동안 마우스 콘트롤러 내부의 코아로직(300)을 리세트시켜 주기 위한 리세트신호(/reset)를 발생하기 위한 파워온 리세트 발생부(200)를 구비한다.3 and 4, the initializing circuit of the mouse controller according to an embodiment of the present invention detects whether the power VDD at the power-on exceeds a predetermined level and generates a power-on detection signal pwronrst. A reset signal (/ reset) for inputting the on detection unit 100 and the power on detection signal generated from the power on detection unit 100 to reset the core logic 300 inside the mouse controller for a predetermined time. And a power-on reset generator 200 for generating.
또한, 본 발명의 마우스 콘트롤러용 초기화회로는 제1입력핀(OSCR pin)의 입력신호를 입력하여 모드신호(SetTest)를 발생하고, 상기 모드신호(SetTest)에 의해 상기 파워온 검출부(100)로부터 발생된 파워온 검출신호(pwronrst)를 상기 파워온 리세트발생부(200)로 리세트신호(/Reset)로 제공하기 위한 모드 검출부(400)를 더 포함한다.In addition, the initializing circuit for the mouse controller of the present invention inputs an input signal of a first input pin (OSCR pin) to generate a mode signal SetTest, and from the power-on detection unit 100 by the mode signal SetTest. The apparatus further includes a mode detector 400 for providing the generated power-on detection signal pwronrst to the power-on reset generator 200 as a reset signal / Reset.
상기 모드 검출부(400)는 상기 제1입력핀(OSCR)의 입력신호를 버퍼링하여 모드신호(SetTest)를 발생하기 위한 버퍼(410)와, 상기 버퍼(410)의 출력신호에 따라 상기 파워온 검출부(100)의 검출신호(pwronrst)를 상기 파워온 리세트 발생부(200)에 리세트신호(/Reset)로서 제공하기 위한 전달수단으로서 논리게이트인 오아게이트(420)로 이루어진다.The mode detector 400 buffers an input signal of the first input pin OSCR to generate a mode signal SetTest, and the power-on detector according to the output signal of the buffer 410. An oar gate 420, which is a logic gate, is a transmission means for providing the detection signal pwronrst of (100) to the power-on reset generator 200 as a reset signal (/ Reset).
또한, 상기 마우스 콘트롤러용 초기화회로는 마우스 콘트롤러의 정상동작시에는 상기 모드 검출부(400)의 모드신호(SetTest)에 의해 리세트되고, 테스트모드시에는 제2입력핀(OP)을 통해 입력되는 테스트패턴신호를 입력하여 외부리세트신호(ExtRst)를 발생하는 외부리세트 신호발생부(500)를 더 포함한다.In addition, the initializing circuit for the mouse controller is reset by the mode signal SetTest of the mode detector 400 when the mouse controller is in normal operation, and the test inputted through the second input pin OP in the test mode. The apparatus further includes an external reset signal generator 500 for inputting a pattern signal to generate an external reset signal ExtRst.
상기 외부리세트 신호발생부(500)는 마우스 콘트롤러의 정상동작시 상기 모드 검출부(400)의 모드신호(SetTest)에 의해 리세트되고, 테스트모드시에는 제2입력핀(OP)을 통해 입력되는 테스트 패턴신호를 검출하여 외부 리세트신호(ExtRst)를 발생하는 외부리세트신호검출기(510)와, 상기 외부리세트신호검출기(510)에서 출력된 외부 리세트신호(ExtRst)를 반전시켜 상기 파워온 리세트 발생부(200)의 세트신호(/Set)로 제공하는 인버터(520)로 이루어진다.The external reset signal generator 500 is reset by the mode signal SetTest of the mode detector 400 during the normal operation of the mouse controller, and is input through the second input pin OP in the test mode. The external reset signal detector 510 which detects a pattern signal and generates an external reset signal ExtRst and the external reset signal ExtRst output from the external reset signal detector 510 are inverted to reset the power-on reset. An inverter 520 is provided as a set signal (/ Set) of the generator 200.
또한, 본 발명의 마우스 콘트롤러용 초기화회로는 상기 모드 검출부(400)로부터의 모드신호(SetTest)에 따라서 마우스 콘트롤러내부의 발진기(도면상에는 도시되지 않음)로부터 발생된 내부발진신호(ClockOsc) 또는 입/출력핀(OSCOUT)를 통해 입력된 외부발진신호(ClockExt)를 상기 파워온 리세트발생부(200) 및 코아로직(300)의 클럭신호(Clock)로 제공하거나, 상기 내부발진신호(ClockOsc)를 입/출력핀(OSCOUT)를 통해 외부로 출력하기 위한 클럭출력부(600)를 더 포함한다.In addition, the initializing circuit for the mouse controller according to the present invention uses an internal oscillation signal (ClockOsc) or input / output generated from an oscillator (not shown in the drawing) inside the mouse controller according to the mode signal (SetTest) from the mode detector 400. The external oscillation signal (ClockExt) input through the output pin (OSCOUT) is provided as a clock signal (Clock) of the power-on reset generator 200 and core logic 300, or the internal oscillation signal (ClockOsc) The apparatus further includes a clock output unit 600 for outputting to the outside through an input / output pin OSCOUT.
상기 클럭출력부(600)는 상기 모드 검출부(400)로부터의 모드신호(SetTest)에 따라서 테스트모드시에는 입력패드로 작용하여 상기 입/출력핀(OSCOUT)로부터의 외부클럭신호(ClockExt)를 입력하고, 정상동작시에는 출력패드로 작용하여 내부발진신호(ClockOsc)를 상기 입/출력핀(OSCOUT)으로 출력하기 위한 입/출력패드(610)와, 상기 모드신호(SetTest)에 따라서 상기 입/출력패드(610)로부터 입력된 외부클럭신호(ClockExt) 또는 내부클럭신호(ClockOsc)중 하나를 선택하여 상기 파워온 리세트발생부(200) 및 코아 로직회로(300)과 외부리세트 신호발생부(500)의 클럭신호(Clcok)로 제공하기 위한 멀티플렉서(620)로 이루어진다.The clock output unit 600 serves as an input pad in the test mode according to the mode signal SetTest from the mode detector 400 to input an external clock signal ClockExt from the input / output pin OSCOUT. In the normal operation, the input / output pad 610 for outputting the internal oscillation signal ClockOsc to the input / output pin OSCOUT by acting as an output pad and the input / output according to the mode signal SetTest. By selecting one of the external clock signal (ClockExt) or the internal clock signal (ClockOsc) input from the output pad 610, the power-on reset generator 200, core logic circuit 300 and the external reset signal generator ( And a multiplexer 620 for providing the clock signal Clcok of 500.
도 5는 본 발명의 마우스 콘트롤러용 초기화회로에 있어서, 상기 클럭출력부(600)의 상세도를 도시한 것이다.5 is a detailed view of the clock output unit 600 in the initialization circuit for the mouse controller of the present invention.
도 6을 참조하면, 상기 클럭출력부(600)는 상기 입/출력패드(610)와 멀티플렉서(620)로 구성되는데, 상기 입/출력패드(610)는 상기 입/출력핀(OSCOUT)로부터의 외부클럭신호(ClockExt)를 전달하기 위한 제1버퍼(611)와, 상기 버퍼부(400)의 모드신호(SetTest)에 따라서 내부발진클럭(ClockOsc)을 상기 입/출력핀(OSCOUT)으로 제공하기 위한 제2버퍼(612)로 구성된다.Referring to FIG. 6, the clock output unit 600 includes the input / output pad 610 and the multiplexer 620, and the input / output pad 610 is provided from the input / output pin OSCOUT. Providing an internal oscillation clock ClockOsc to the input / output pin OSCOUT according to a first buffer 611 for transmitting an external clock signal ClockExt and a mode signal SetTest of the buffer 400. It consists of a second buffer 612.
상기한 바와같은 구성을 갖는 본원 발명의 마우스 콘트롤러용 초기화회로의 동작을 도 7 및 도 8의 동작파형도를 참조하여 설명하면 다음과 같다.The operation of the mouse controller initialization circuit of the present invention having the configuration as described above will be described with reference to the operation waveform diagrams of FIGS. 7 and 8.
먼저, 정상동작모드에서의 동작을 도 7의 파형도를 참조하여 설명한다.First, the operation in the normal operation mode will be described with reference to the waveform diagram of FIG.
정상적으로 마우스 콘트롤러가 동작하는 경우에는 제1입력핀(OSCR)에 1/4VDD 정도의 전압이 발생되면서 상기 제1입력핀(OSCR)에 연결된 저항과 내부 캐패시터를 이용한 RC 발진기(도면상에는 도시되지 않음)가 동작하면서 내부클럭신호(ClockOSC)를 발생한다. 상기 제1입력핀(OSCR)은 마우스 콘트롤러에 클럭신호를 제공하는 내부 RS 발진기에 저항을 연결하기 위한 핀이다.When the mouse controller operates normally, a voltage of about 1/4 VDD is generated on the first input pin OSCR, and an RC oscillator using a resistor and an internal capacitor connected to the first input pin OSCR (not shown). While operating generates an internal clock signal (ClockOSC). The first input pin OSCR is a pin for connecting a resistor to an internal RS oscillator that provides a clock signal to a mouse controller.
이때, 상기 제1입력핀(OSCR)은 로우상태로 되어 상기 모드 검출부(400)는 버퍼(410)를 통해 정상상태임을 나타내는 로우상태의 모드신호(SetTest)를 발생한다. 상기 모드 검출부(400)로부터의 모드신호(SetTest)에 의해 상기 외부리세트 신호발생부(500)의 외부리세트패턴 검출기(510)는 리세트되어 동작하지 않는다.In this case, the first input pin OSCR is set to a low state, and the mode detector 400 generates a low mode signal SetTest indicating that the state is normal through the buffer 410. The external reset pattern detector 510 of the external reset signal generator 500 is reset by the mode signal SetTest from the mode detector 400 and does not operate.
상기 외부리세트패턴 검출기(510)는 리세트됨에 따라 로우상태의 외부리세트신호(ExtRst)를 발생하고, 상기 로우상태의 외부리세트신호(ExtRst)는 인버터(520)를 통해 하이상태로 반전되어 상기 파워온 리세트발생부(200)의 세트신호(Set)로 제공된다.As the external reset pattern detector 510 is reset, the external reset signal ExtRst in a low state is generated, and the external reset signal ExtRst in the low state is inverted to a high state through the inverter 520 to be turned on. The set signal Set of the on reset generator 200 is provided.
이때, 상기 파워온 리세트발생부(200)에는 상기 모드 검출부(400)의 오아 게이트(420)를 통해 파워온 검출부(100)로부터 발생된 파워온 신호(pwronrst)가 리세트신호(/Reset)로서 인가된다.At this time, the power-on reset generator 200 has a power-on signal pwronrst generated from the power-on detector 100 through the OR gate 420 of the mode detector 400 and reset signal (/ Reset). Is applied as.
상기 파워온 리세트 발생부(200)는 카운터(도면상에는 도시되지 않음)로 구성되어, 클럭신호(Clock)를 카운터하여 소정시간동안, 예를 들면 700-800ms 동안 마우스 콘트롤러 내부의 로직회로를 초기화하기 위한 리세트신호(/reset)를 발생하여 코아로직(300)을 초기화시켜준다.The power-on reset generator 200 is configured with a counter (not shown) to counter the clock signal to initialize a logic circuit inside the mouse controller for a predetermined time, for example, 700-800 ms. It generates a reset signal (/ reset) to initialize the core logic 300.
이때, 상기 모드 검출부(400)로부터 로우상태의 모드신호(SetTest)가 발생되므로, 클럭출력부(600)는 모드신호(SetTest)에 의해 입/출력패드(610)가 출력패드로 작용하여 내부 RS 발진기로부터 발생된 내부클럭신호(ClockOsc)를 클럭신호로서 외부로 제공한다. 또한, 클럭출력부(600)는 상기 로우상태의 모드신호(SetTest)에 의해 멀티플렉서(620)가 내부발진클럭신호(ClockOSc)를 선택하여 상기 파워온 리세트발생부(200)와 코아로직(300) 그리고 외부리세트 신호발생부(500)에 클럭신호(Clock)로서 제공한다.At this time, since the mode signal SetTest in a low state is generated from the mode detector 400, the clock output unit 600 has an input / output pad 610 acting as an output pad by the mode signal SetTest, thereby causing internal RS. The internal clock signal ClockOsc generated from the oscillator is provided to the outside as a clock signal. In addition, the clock output unit 600 selects the internal oscillation clock signal ClockOSc by the multiplexer 620 based on the mode signal SetTest in the low state, so that the power-on reset generator 200 and core logic 300 are selected. And provide it to the external reset signal generator 500 as a clock signal (Clock).
다음, 테스트모드로 동작을 하는 경우에는 제1입력핀(OSCR)에 VDD가 인가되어 상기 제1입력핀(OSCR)에 연결된 내부 RS 발진기의 동작은 중단되고, 모드 검출부(400)는 버퍼(410)를 통해 테스트모드임을 나타내는 하이상태의 모드신호(SetTest)를 발생한다.Next, when operating in the test mode, VDD is applied to the first input pin OSCR to stop the operation of the internal RS oscillator connected to the first input pin OSCR, and the mode detector 400 buffers 410. ) Generates a high mode signal (SetTest) indicating the test mode.
이때, 상기 파워온 리세트 발생부(200)은 상기 파워온 검출부(100)로부터 검출된 파워온 검출신호(pwronrst)를 오아 게이트(420)를 통해 리세트신호(/Reset)로 입력하여 코아로직(300)를 리세트시키기 위한 리세트신호(/reset)를 발생한다. 따라서, 코아로직(300)은 상기 파워온 리세트 발생부(200)로부터 발생된 파워온 검출신호(pwronrst)에 의해 리세트된다.At this time, the power-on reset generator 200 inputs the power-on detection signal pwronrst detected by the power-on detector 100 as a reset signal / Reset through the OR gate 420 and performs a core logic. A reset signal (/ reset) is generated for resetting 300. Therefore, the core logic 300 is reset by the power-on detection signal pwronrst generated from the power-on reset generator 200.
또한, 테스트모드시에는 상기 모드신호(SetTest)가 하이상태로 됨에 따라 외부리세트 신호발생부(500)의 외부리세트패턴 검출기(510)가 동작을 한다. 이때, 제2입력핀(OP)를 통해 미리 정해진 일정한 패턴신호, 예를 들면 01010 등과 같은 패턴신호를 인가하면, 상기 외부리세트패턴 검출기(510)는 외부리세트패턴이 인가되었음을 검출하여 하이상태의 외부리세트신호(ExtRst)를 상기 파워온 리세트발생부(200)의 세트신호(/Set)로서 발생한다.In addition, in the test mode, as the mode signal SetTest becomes high, the external reset pattern detector 510 of the external reset signal generator 500 operates. In this case, when a predetermined predetermined pattern signal, for example, 01010, is applied through the second input pin OP, the external reset pattern detector 510 detects that the external reset pattern is applied, and thus the external reset in the high state. The set signal ExtRst is generated as a set signal (/ Set) of the power-on reset generator 200.
상기 외부리세트패턴 검출기(510)로부터 발생된 외부리세트신호(EstRst)는 인버터(520)를 통해 로우상태로 반전되어 상기 파워온 리세트 발생부(200)를 세트시키기 위한 세트신호(/Set)로 인가되므로 상기 파워온 리세트 발생부(200)는 세트된다.The external reset signal EstRst generated by the external reset pattern detector 510 is inverted to a low state through the inverter 520 and is set as a set signal (/ Set) for setting the power-on reset generator 200. The power-on reset generator 200 is set because it is applied.
따라서, 상기 파워온 리세트 발생부(200)는 세트되어 하이상태의 리세트신호(/reset)를 발생하므로, 코아로직(300)의 리세트동작은 정상모드시의 리세트시간인 700-800ms 이전에 해제되므로, 테스트모드에서의 파워온 리세트시간을 감소시킨다.Accordingly, since the power-on reset generator 200 is set to generate a high reset signal (/ reset), the reset operation of the core logic 300 is 700-800 ms, which is a reset time in the normal mode. Since previously released, this reduces the power-on reset time in test mode.
이때, 마우스 콘트롤러 내부의 발진기가 동작을 하지 못하므로 내부발진클럭(ClockOSc)는 발생되지 않고, 입/출력핀(OSCOUT)으로부터 외부클럭신호(ClockExt)가 입출력패드(610)를 통해 인가된다. 즉, 상기 모드신호(SetTest)가 테스트모드에서는 하이상태이므로 상기 입/출력패드(610)가 입력패드로 작용하여 입출력핀(OSCOUT)를 통해 인가되는 외부클럭신호(ClockExt)를 입력한다.At this time, since the oscillator inside the mouse controller does not operate, the internal oscillation clock ClockOSc is not generated, and an external clock signal ClockExt is applied from the input / output pin OSCOUT through the input / output pad 610. That is, since the mode signal SetTest is in a high state in the test mode, the input / output pad 610 serves as an input pad and inputs an external clock signal ClockExt applied through the input / output pin OSCOUT.
상기 입출력핀(OSCOUT)를 통해 입력된 외부클럭신호(ClockExt)는 멀티플렉서(620)에 인가되고, 멀티플렉서(620)는 하이상태의 모드신호(SetTest)에 의해 상기 외부클럭신호(ClockExt)를 선택하여 상기 파워온 리세트 발생부(200) 및 코아로직(300)와 외부 리세트 신호발생부(500)의 클럭신호(Clock)로 제공한다.The external clock signal ClockExt inputted through the input / output pin OSCOUT is applied to the multiplexer 620, and the multiplexer 620 selects the external clock signal ClockExt by the mode signal SetTest in a high state. The clock signal (Clock) of the power-on reset generator 200, the core logic 300 and the external reset signal generator 500 is provided.
따라서, 테스트모드에서 입출력핀(OSCOUT)을 통해 외부클럭신호(ExtRst)를 입력하므로, 상기 내부 발진기의 클럭신호(ClockOSC)보다 빠른 클럭신호를 코아로직(300)의 클럭신호(Clock)로 사용함으로써 테스트시간을 보다 단축하고 코스트를 절감할 수 있다.Therefore, since the external clock signal ExtRst is inputted through the input / output pin OSCOUT in the test mode, a clock signal faster than the clock signal ClockOSC of the internal oscillator is used as the clock signal Clock of the core logic 300. Shorter test times and lower costs
도 8은 외부리세트신호발생부(500)의 외부리세트패턴검출기(510)에 테스트모드시 01010의 5비트 외부 리세트패턴이 인가될 때 외부 리세트신호(ExtRst)가 발생되는 것을 설명하기 위한 상태도를 도시한 것이다.FIG. 8 is a state diagram illustrating that an external reset signal ExtRst is generated when a 5-bit external reset pattern of 01010 is applied to the external reset pattern detector 510 of the external reset signal generator 500 in the test mode. It is shown.
상기 5비트의 외부리세트패턴이 클럭신호(Clock)에 맞추어 1비트씩 입력되는 경우, 피니트 스테이트머신(finite state maachine)을 이용하여 모드신호(SetTest)가 "0(로우레벨)"이면 S0 상태에 있으면서 외부리세트신호(ExtRst)가 "0"으로 된다. 모드신호(SetTest)가 "1(하이레벨)"이면 외부 리세트패턴으로 "0"이 인가되면 S1 상태로 되고, 외부리세트패턴으로 "1"이 인가되면 S2 상태로 이동하고, 그이외의 경우는 다시 S0 상태로 되돌아간다.When the 5-bit external reset pattern is input by 1 bit in accordance with the clock signal, when the mode signal SetTest is "0 (low level)" using a finite state machine, the state S0 is used. , The external reset signal ExtRst becomes "0". If the mode signal SetTest is "1 (high level)", when "0" is applied to the external reset pattern, the state is changed to S1. If "1" is applied to the external reset pattern, the state is moved to S2 state. Returns to the S0 state again.
이와같은 방법으로 01010 의 외부리세트패턴이 연속적으로 인가되면 S5 상태에 도달하여 외부리세트신호(ExtRst)로 하이레벨신호를 발생하게 된다.In this way, when the external reset pattern of 01010 is continuously applied, the state S5 is reached and a high level signal is generated by the external reset signal ExtRst.
상기 외부 리세트패턴 검출기(510)를 로직회로(combinational logic gate)로도 구현할 수 있는데, 이는 노이즈에 매우 민감하므로 정상동작도중에 로직이 리세트될 수도 있으므로, 본 발명의 실시예에서는 상기 외부리세트패턴 검출기를 피니트 스페이트 머신으로 구현하여 테스트모드시에는 상기 제2입력핀을 통해 입력되는 외부패턴리세트신호를 미리 설정된 패턴과 비교하여 일치할 경우 외부리세트신호를 발생한다.The external reset pattern detector 510 may also be implemented as a logic circuit, which is very sensitive to noise, so the logic may be reset during normal operation. In the present exemplary embodiment, the external reset pattern detector 510 may be reset. In the test spatche machine, the external pattern reset signal input through the second input pin is compared with a preset pattern in the test mode to generate an external reset signal.
상기한 바와같은 본 발명의 마우스 콘트롤러의 초기화회로는 정상동작시에는 정해진 시간동안 마우스 콘트롤러의 내부로직회로를 초기화하고, 테스트모드에서는 내부발진기의 저항이 인가되는 핀과 인터페이스 테스트핀을 이용하여 테스트모드를 검출하여 리세트동작을 중단시켜 줌으로써 정상동작시보다 리세트시간을 단축시키고 코스트를 절감할 수 있다.The initializing circuit of the mouse controller of the present invention as described above initializes the internal logic circuit of the mouse controller for a predetermined time during normal operation, and in the test mode by using a pin to which the resistance of the internal oscillator is applied and an interface test pin. By detecting and stopping the reset operation, the reset time can be shortened and the cost can be reduced compared to the normal operation.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.Although described above with reference to a preferred embodiment of the present invention, those skilled in the art various modifications and variations of the present invention without departing from the spirit and scope of the invention described in the claims below I can understand that you can.
Claims (18)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0038683A KR100415540B1 (en) | 2001-06-30 | 2001-06-30 | Initialization Circuit of Mouse Controller |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0038683A KR100415540B1 (en) | 2001-06-30 | 2001-06-30 | Initialization Circuit of Mouse Controller |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030003359A KR20030003359A (en) | 2003-01-10 |
| KR100415540B1 true KR100415540B1 (en) | 2004-01-24 |
Family
ID=27712611
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2001-0038683A KR100415540B1 (en) | 2001-06-30 | 2001-06-30 | Initialization Circuit of Mouse Controller |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100415540B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100721627B1 (en) * | 2005-03-29 | 2007-05-23 | 매그나칩 반도체 유한회사 | Power on reset circuit |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60168229A (en) * | 1984-02-13 | 1985-08-31 | Nec Corp | Controller of moving cursor pointing device |
| KR970007590A (en) * | 1995-07-31 | 1997-02-21 | 장세탁 | Power on / off device and method |
| KR19990024617A (en) * | 1997-09-04 | 1999-04-06 | 이형도 | Pointing device wireless module |
| KR20010046991A (en) * | 1999-11-17 | 2001-06-15 | 박종섭 | Mouse controller |
-
2001
- 2001-06-30 KR KR10-2001-0038683A patent/KR100415540B1/en not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60168229A (en) * | 1984-02-13 | 1985-08-31 | Nec Corp | Controller of moving cursor pointing device |
| KR970007590A (en) * | 1995-07-31 | 1997-02-21 | 장세탁 | Power on / off device and method |
| KR19990024617A (en) * | 1997-09-04 | 1999-04-06 | 이형도 | Pointing device wireless module |
| KR20010046991A (en) * | 1999-11-17 | 2001-06-15 | 박종섭 | Mouse controller |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20030003359A (en) | 2003-01-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7518390B2 (en) | Semiconductor integrated circuit device with a test circuit that measures a period to select a test mode | |
| US5513358A (en) | Method and apparatus for power-up state initialization in a data processing system | |
| US5369311A (en) | Clock generator control circuit | |
| US6362669B1 (en) | Structure and method for initializing IC devices during unstable power-up | |
| KR20000000932A (en) | Start-up circuit for reference voltage generator | |
| JP4127283B2 (en) | Reset circuit and digital communication device | |
| JP2004260648A (en) | Power-on reset circuit | |
| KR100415540B1 (en) | Initialization Circuit of Mouse Controller | |
| US6278302B1 (en) | Digital power-up reset circuit | |
| US6173436B1 (en) | Standard cell power-on-reset circuit | |
| EP0647898A1 (en) | An apparatus for activating a logic device | |
| US6496078B1 (en) | Activating on-chip oscillator using ring oscillator | |
| KR100468678B1 (en) | System Clock Generator and Method | |
| US5408139A (en) | Semiconductor integrated circuit device having circuit for generating power-on reset signal | |
| JPH11312078A (en) | Semiconductor device having random number generating circuit | |
| TWI760673B (en) | Electronic device | |
| KR100323197B1 (en) | Mouse controller | |
| CA2056197C (en) | Circuit for generating a disk change signal | |
| KR100844485B1 (en) | Test mode entry/decision circuit for semiconductor device, semiconductor device having the same, and method of entering test mode and determining test mode of semiconductor | |
| KR100602348B1 (en) | Reset Circuit for Wide Voltage Range | |
| KR100477787B1 (en) | Mesh detector | |
| KR100406557B1 (en) | Frequency detection device | |
| JP2002043918A (en) | Power on reset circuit and semiconductor integrated circuit device provided with it | |
| JPH1010211A (en) | Semiconductor integrated circuit | |
| JPH03116772A (en) | Semiconductor integrated circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20121210 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20131217 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20141222 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |