KR100412995B1 - Image sensor having parallel analog bus lines and column drive circuit - Google Patents
Image sensor having parallel analog bus lines and column drive circuit Download PDFInfo
- Publication number
- KR100412995B1 KR100412995B1 KR10-2002-0017316A KR20020017316A KR100412995B1 KR 100412995 B1 KR100412995 B1 KR 100412995B1 KR 20020017316 A KR20020017316 A KR 20020017316A KR 100412995 B1 KR100412995 B1 KR 100412995B1
- Authority
- KR
- South Korea
- Prior art keywords
- signals
- signal
- image sensor
- column
- analog
- Prior art date
Links
- 230000003139 buffering effect Effects 0.000 claims abstract description 25
- 238000000034 method Methods 0.000 claims description 13
- 238000005070 sampling Methods 0.000 claims description 3
- 230000003321 amplification Effects 0.000 claims description 2
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 2
- 230000009977 dual effect Effects 0.000 claims 1
- 230000005540 biological transmission Effects 0.000 abstract description 6
- 230000002542 deteriorative effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 10
- 239000003990 capacitor Substances 0.000 description 4
- 230000006866 deterioration Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 2
- 230000008054 signal transmission Effects 0.000 description 2
- 239000002800 charge carrier Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 230000000875 corresponding effect Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000004298 light response Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/616—Noise processing, e.g. detecting, correcting, reducing or removing noise involving a correlated sampling function, e.g. correlated double sampling [CDS] or triple sampling
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
본 발명은 이미지센서에 관한 것으로, 특히 화질 저하 및 파워소모의 증가없이 이미지센서의 아날로그 버스의 전송 속도를 증가시키기에 적합한 이미지센서를 제공하기 위한 것으로, 이를 위해 본 발명은, 화소 배열부로부터의 신호를 전달받아 버퍼링하는 버퍼링부; 상기 버퍼링부로부터 전달되는 신호 중 상기 화소 배열부의 일부 신호를 전송하기 위한 제1버스라인; 상기 버퍼링부로부터 전달되는 신호 중 상기 화소 배열부의 다른 일부 신호를 전송하기 위한 제2버스라인; 상기 제1버스라인 및 상기 제2버스라인의 신호 중 어느 하나의 신호를 선택적으로 출력하기 위한 선택부; 및 상기 선택부의 출력을 증폭하기 위한 증폭부를 포함하는 이미지센서를 제공한다.The present invention relates to an image sensor, and more particularly, to provide an image sensor suitable for increasing the transmission speed of an analog bus of an image sensor without deteriorating image quality and increasing power consumption. A buffering unit receiving and buffering a signal; A first bus line for transmitting some signals of the pixel array unit among the signals transmitted from the buffering unit; A second bus line for transmitting another signal of the pixel array unit among the signals transmitted from the buffering unit; A selector for selectively outputting any one of the signals of the first bus line and the second bus line; And an amplifier configured to amplify the output of the selector.
Description
본 발명은 이미지센서에 관한 것으로 특히, 병렬아날로그 버스 및 열구동부를 갖는 이미지센서에 관한 것이다.The present invention relates to an image sensor, and more particularly to an image sensor having a parallel analog bus and a thermal drive.
이미지센서란 반도체가 빛에 반응하는 성질을 이용하여 이미지를 재생해내는 장치를 나타내는 바, 각각의 피사체에서 나오는 각기 다른 빛의 밝기 및 파장을 화소가 감지하여 전기적인 값으로 읽어내는 장치이다. 이 전기적인 값을 신호처리가 가능한 레벨로 만들어 주는 것이 바로 이미지센서의 역할이다.An image sensor refers to a device that reproduces an image by using a semiconductor's response to light. The image sensor is a device that detects brightness and wavelength of different light emitted from each object and reads it as an electric value. It is the role of the image sensor to make this electrical value a signal-processing level.
즉, 이미지센서라 함은 광학 영상(Optical image)을 전기 신호로 변환시키는 반도체 소자로서, 이중 전하결합소자(CCD : Charge Coupled Device)는 개개의 MOS(Metal-Oxide-Silicon) 캐패시터가 서로 매우 근접한 위치에 있으면서 전하 캐리어가 커패시터에 저장되고 이송되는 소자이며, CMOS 이미지센서는 제어회로(Control circuit) 및 신호처리회로(Signal processing circuit)를 주변회로로 사용하는 CMOS 기술을 이용하여 화소 수만큼 MOS 트랜지스터를 만들고 이것을 이용하여 차례차례 출력(Output)을 검출하는 스위칭 방식을 채용하는 소자이다. CMOS 이미지센서는 저전력 소비라는 큰 장점을 가지고 있기 때문에 휴대폰 등 개인휴대용 시스템에 매우 유용하다. 따라서, 이미지센서는 PC카메라, 의학용, 완구용등 다양하게 그 응용이 가능하다.In other words, an image sensor is a semiconductor device that converts an optical image into an electrical signal. A charge coupled device (CCD) is a device in which individual metal-oxide-silicon (MOS) capacitors are very close to each other. Charge carriers are stored and transported in capacitors, and CMOS image sensors use MOS transistors by the number of pixels using CMOS technology, which uses a control circuit and a signal processing circuit as peripheral circuits. It is a device that adopts a switching method that detects an output in sequence by using it. CMOS image sensors have the great advantage of low power consumption, which is very useful for personal portable systems such as mobile phones. Therefore, the image sensor can be used for various applications such as a PC camera, medical, toys.
도 1은 종래기술에 따른 이미지센서를 도시한 블럭도이다.1 is a block diagram illustrating an image sensor according to the prior art.
도 1을 참조하면, 종래의 이미지센서는 제어 및 외부시스템 인터페이스부(10)와, 화소 배열부(Pixel array, 11)와, 아날로그 라인 버퍼부(12)와, 열구동부(13)와, 아날로그버스(14)와 가변증폭부(15)와, 아날로그-디지탈 변환부(Analog to Digital Converter; 이하 ADC라 함, 16)와, 변환부(Formatter, 17)를 구비하여 구성된다.Referring to FIG. 1, a conventional image sensor includes a control and external system interface unit 10, a pixel array unit 11, an analog line buffer unit 12, a column driver 13, and an analog unit. And a bus 14, a variable amplifier 15, an analog-to-digital converter (hereinafter referred to as ADC, 16), and a converter (Formatter, 17).
이하, 상기한 바와 같이 이미지센서를 구성하는 각 구성 요소들의 동작을 자세히 살펴본다.Hereinafter, the operation of each component constituting the image sensor as described above will be described in detail.
화소 배열부(11)는 빛에 반응하는 성질을 극대화 시키도록 화소(Pixel)를 가로 N개, 세로 M개(N,M은 정수)로 배치하여, 외부에서 들어오는 이미지에 대한 정보를 감지하는 부분으로 전체 이미지센서의 가장 핵심적인 부분이며, 제어 및 외부 시스템 인터페이스부(10)는 FSM(Finite State Machine)을 이용하여 이미지센서의 전체적인 동작을 제어하며, 외부 시스템에 대한 인터페이스 역할을 담당하는 바, 배치 레지스터(도시하지 않음)를 갖고 있어 여러 가지 내부 동작에 관련된 사항에 대한 프로그램이 가능하며, 이 프로그램된 정보에 따라 전체 칩의 동작을 제어하는 역할을 한다.The pixel array unit 11 arranges pixels horizontally and vertically (N and M are integers) in order to maximize the response to light, thereby detecting information about an image coming from the outside. As the most essential part of the entire image sensor, the control and external system interface unit 10 controls the overall operation of the image sensor using a finite state machine (FSM), and serves as an interface to the external system. It has a batch register (not shown), so it can be programmed for various internal operations, and it controls the operation of the entire chip based on this programmed information.
아날로그 라인 버퍼부(12)는 선택된 한 열의 화소들의 전압을 감지하여 저장하는 역할을 하며 뒷단에서 사용될 색상 보간(Color Interpolation) 및 이미지 신호 처리에 이용하기 위해 여러 라인으로 구성되며, 아날로그 라인 버퍼부(12)에 저장된 아날로그 데이타는 열구동부(13)의 제어에 의해 열선택된 데이타 값이 아날로그 버스(14)를 통해 가변증폭부(15)로 전송된다.The analog line buffer unit 12 detects and stores voltages of the pixels of a selected column. The analog line buffer unit 12 is composed of several lines for use in color interpolation and image signal processing to be used at a later stage. The analog data stored in 12) is transmitted to the variable amplifier section 15 via the analog bus 14, with the data values selected by the column driving section 13 being controlled.
가변증폭부(15) 예컨대, PGA(Programmable Gain Amplifier)는 아날로그 라인 버퍼부(12)에 저장된 화소 전압이 작은 경우 이를 증폭하는 역할을 하며, 가변증폭부(15)를 거친 아날로그 데이타는 색상 보정 등의 과정을 거친 후, ADC(16)를 통해 디지탈 값으로 변환되며, 다시 변환부(17)는 디지탈 값으로 변환된 이미지의 출력을 4:2:2 또는 4:4:4 등의 비디오 규격에 맞게 변환한다.The variable amplifier 15, for example, a PGA (Programmable Gain Amplifier) serves to amplify a small pixel voltage stored in the analog line buffer unit 12, and the analog data passing through the variable amplifier 15 is used for color correction. After the process of, and converted to a digital value through the ADC 16, the conversion unit 17 converts the output of the image converted to a digital value to a video standard such as 4: 2: 2 or 4: 4: 4 Convert to fit.
한편, 이미지센서는 제조 공정 상의 미세한 차이에 의해 오프셋 전압(Offset voltage)에 의한 고정 패턴 잡음(Fixed pattern noise)이 발생한다. 이러한 고정 패턴 잡음을 보상하기 위해 이미지센서는 화소 배열부(11)의 각 화소에서 리셋 신호(Reset voltage signal)를 읽고 데이타 신호(Data voltage signal)를 읽은 후 그 차를 출력하는 상호연관된 이중 샘플링(Correlated Double Sampling; 이하 CDS라 함) 기법을 사용한다.Meanwhile, in the image sensor, a fixed pattern noise is generated due to an offset voltage due to a slight difference in the manufacturing process. To compensate for this fixed pattern noise, the image sensor reads a reset voltage signal from each pixel of the pixel array unit 11, reads a data voltage signal, and outputs the difference. Correlated Double Sampling (hereinafter referred to as CDS) technique.
도 2는 도 1에서의 아날로그 버스 주변을 도시한 등가회로도이다.2 is an equivalent circuit diagram illustrating an analog bus periphery of FIG. 1.
도 2를 참조하면, 아날로그 라인 버퍼부의 CDS 출력단(20)은 CDS 출력 버퍼 증폭기(CDS output buffer amplifier, 200)와, 열선택 스위치-온 저항(Column select switch-on resistor, 201)으로 나타낼 수 있으며, 아날로그 버스(21)는 등가저항(Rtr)과 등가 캐패시터(Ctr)로 나타낼 수 있으며, 가변증폭부의 입력단(22)은 캐패시터(Camp)와 바이어스 전류원(Ibias)이 병렬연결된 것으로 나타낼 수 있다.Referring to FIG. 2, the CDS output terminal 20 of the analog line buffer unit may be represented by a CDS output buffer amplifier 200 and a column select switch-on resistor 201. The analog bus 21 may be represented by an equivalent resistor Rtr and an equivalent capacitor Ctr, and the input terminal 22 of the variable amplifier may be represented by a capacitor and a bias current source Ibias connected in parallel.
CDS 회로의 열선택신호가 턴-온되면, CDS 출력 버퍼 증폭기(200)의 아날로그 신호는 아날로그 버스(21)를 타고 가변증폭부의 입력단(22)에 도달한다. 이 때, 도달하는 데 걸리는 시간을 RC 시정수(Time constant)로 표시하면 다음의 수학식1과 같다.When the column select signal of the CDS circuit is turned on, the analog signal of the CDS output buffer amplifier 200 reaches the input terminal 22 of the variable amplifier part via the analog bus 21. At this time, if the time taken to reach is represented by the RC time constant (Equation 1).
여기서, W는 예컨대, NMOS 트랜지스터의 채널(Channel) 너비(Width)를, L은 채널 길이(Length), μn은 전자의 이동도(Mobility)를, Cox는 게이트산화막에 축적되는 캐패시턴스를 각각나타내는 바, Rsw와 Rtr의 값은 보통 CDS 출력 버퍼 증폭기(200)의 1/gm 보다 작다. 이러한 가정 하에서는 Ibias를 증가시켜 시정수를 감소시키는 것이 가능하다,Here, W denotes, for example, the channel width of the NMOS transistor, L denotes the channel length, μn denotes the mobility of electrons, and Cox denotes the capacitance accumulated in the gate oxide layer. , Values of Rsw and Rtr are usually less than 1 / gm of the CDS output buffer amplifier 200. Under these assumptions it is possible to decrease the time constant by increasing Ibias.
한편, CDS 출력 버퍼 증폭기(200)의 NMOS 트랜지스터의 채널 길이 L은 이미 CMOS 공정이 제공하는 가장 작은 값으로 설계되어 있으며 채널 너비 W를 증가시키면 Ctr이 비례하여 증가하기 때문에 오히려 시정수 값은 증가하게 된다. 그러므로, 단지 도 2의 회로 내에서는 Ibias를 증가시키는 것이 유일하게 시정수를 감소시켜 아날로그 버스(21)의 전송속도를 증가시키는 방법이다.On the other hand, the channel length L of the NMOS transistor of the CDS output buffer amplifier 200 is already designed to the smallest value provided by the CMOS process, and as the channel width W increases, the Ctr increases proportionally, so the time constant value increases. do. Therefore, only increasing the Ibias in the circuit of FIG. 2 is the only way to increase the transmission speed of the analog bus 21 by decreasing the time constant.
즉, 종래의 아날로그 버스(21)는 신호 전송 속도를 증가시키기 위해서 아날로그 버스의 바이어스 전류 Ibias를 증가시키는 방법이 이용되었다.That is, in the conventional analog bus 21, a method of increasing the bias current Ibias of the analog bus is used to increase the signal transmission speed.
그러나, 아날로그 버스(21)에 전류를 많이 흘리면 아날로그 신호의동적영역(Dynamic range)이 줄어들어 이미지센서의 화질 저하로 이어지게 되며, 아울러 파워 소모가 증가하게 되는 문제점이 발생하게 된다.However, if a large amount of current flows through the analog bus 21, the dynamic range of the analog signal is reduced, leading to deterioration of image quality of the image sensor, and power consumption increases.
상기한 바와 같은 종래의 문제점을 해결하기 위해 제안된 본 발명은, 화질 저하 및 파워소모의 증가없이 이미지센서의 아날로그 버스의 전송 속도를 증가시키기에 적합한 이미지센서를 제공하는 것을 그 목적으로 한다.The present invention proposed to solve the conventional problems as described above, the object of the present invention is to provide an image sensor suitable for increasing the transmission speed of the analog bus of the image sensor without deterioration of image quality and increase of power consumption.
도 1은 종래기술에 따른 이미지센서를 도시한 블럭도,1 is a block diagram showing an image sensor according to the prior art,
도 2는 도 1에서의 아날로그 버스 주변을 도시한 등가회로도,2 is an equivalent circuit diagram showing an analog bus periphery of FIG. 1;
도 3은 본 발명의 기술적 특징을 설명하기 위한 개락적인 버스라인의 구성을 도시한 블럭도,3 is a block diagram showing the configuration of a general bus line for explaining the technical features of the present invention;
도 4는 본 발명의 일실시예에 따른 이미지센서를 개략적으로 도시한 회로도,4 is a circuit diagram schematically showing an image sensor according to an embodiment of the present invention;
도 5는 도 4의 각 신호에 대한 동작을 도시한 타이밍도.FIG. 5 is a timing diagram showing an operation of each signal of FIG. 4; FIG.
* 도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings
40 : 화소 배열부40: pixel array unit
41 : 버퍼링부41: buffering unit
42a, 42b : 아날로그 버스42a, 42b: analog bus
43 : 선택부43: selection unit
44 : 증폭부44: amplification unit
상기 목적을 달성하기 위한 본 발명은, 화소 배열부로부터의 신호를 전달받아 버퍼링하는 버퍼링부; 상기 버퍼링부로부터 전달되는 신호 중 상기 화소 배열부의 일부 신호를 전송하기 위한 제1버스라인; 상기 버퍼링부로부터 전달되는 신호 중 상기 화소 배열부의 다른 일부 신호를 전송하기 위한 제2버스라인; 상기 제1버스라인 및 상기 제2버스라인의 신호 중 어느 하나의 신호를 선택적으로 출력하기 위한 선택부; 및 상기 선택부의 출력을 증폭하기 위한 증폭부를 포함하는 이미지센서를 제공한다.The present invention for achieving the above object, the buffering unit for receiving and buffering the signal from the pixel array unit; A first bus line for transmitting some signals of the pixel array unit among the signals transmitted from the buffering unit; A second bus line for transmitting another signal of the pixel array unit among the signals transmitted from the buffering unit; A selector for selectively outputting any one of the signals of the first bus line and the second bus line; And an amplifier configured to amplify the output of the selector.
본 발명은, 아날로그 버스 라인의 신호 전송 속도를 향상시키기 위해 아날로그 버스 라인을 병렬 구조의 한쌍으로 구성하고, CDS의 원리상 한 열에 해당하는 데이타 신호와 리셋신호가 전송될 때, 각 버스라인에 현재 열의 데이타신호와 다른열의 리셋신호를 동시에 전송할 수 있도록 하는 것을 기술적 특징으로 한다.The present invention is to configure the analog bus line in a pair of parallel structure to improve the signal transmission speed of the analog bus line, and when the data signal and the reset signal corresponding to one column in the principle of the CDS is transmitted to each bus line It is a technical feature that the data signal of a column and the reset signal of another column can be transmitted simultaneously.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings so that those skilled in the art may easily implement the technical idea of the present invention. do.
도 3은 본 발명의 기술적 특징을 설명하기 위한 개락적인 버스라인의 구성을 도시한 블럭도이다.3 is a block diagram showing the configuration of a general bus line for explaining the technical features of the present invention.
도 3을 참조하면, 본 발명에서 제안하는 아날로그 버스는 'A'와 'B'의 한 쌍이 병렬로 구현되어 있는 바, 예컨대, 하나(A)는 홀수 열의 화소 신호를 전송하며, 다른 하나(B)는 짝수 열의 화소 신호를 전송한다.Referring to FIG. 3, in the analog bus proposed in the present invention, a pair of 'A' and 'B' is implemented in parallel. For example, one (A) transmits an odd number of pixel signals and the other (B ) Transmits even-numbered pixel signals.
두 아날로그 버스에 두 열의 아날로그 신호를 병렬로 전송하면 두 배 더 맣이 데이타를 전송할 수 있게 된다. 아날로그 버스의 출력단 즉, 증폭부(31) 예컨대, PGA의 입력단에는 하나의 증폭기가 홀수 및 짝수 열의 신호를 모두 처리해야 한다. 만약, 짝수와 홀수 열에 대한 증폭기를 따로 사용하게 되면 두 증폭기의 특성 차이로 인해 줄 무늬의 고정 패턴 잡음이 발생하는 문제가 발생하게 된다.Sending two rows of analog signals in parallel on two analog buses allows for twice the data transfer. At the output terminal of the analog bus, that is, the amplifier 31, for example, the input terminal of the PGA, one amplifier must process both odd and even columns of signals. If the amplifiers for even and odd columns are used separately, a fixed pattern noise of streaks occurs due to the difference in characteristics of the two amplifiers.
아날로그 선택부(Multiplexer, 30)를 이용하여 짝수, 홀수 열의 아날로그 신호를 증폭부(31)에 선택출력(Multiplexing)하기 때문에 두 아날로그 버스에 같은 종류의 신호를 전송하는 것이 불가능하다.Since multiplexing of analog signals in even and odd columns is performed to the amplifier 31 using the analog selector 30, it is impossible to transmit the same kind of signal to both analog buses.
CMOS 이미지센서의 CDS를 수행하는 블럭 즉, 아날로그 라인 버퍼부는 CDS를 위하여 한 열당 화소 데이타 신호와 화소 리셋신호를 각각 연속해서 하나의 아날로그 버스를 통해 증폭부에 전송해야 한다. 이러한 특징으로 인해 한 쌍의 아날로그 버스에 각각 다른 종류의 신호를 동시에 전송할 수 있게 된다. 예를 들면, 제1열이 데이타 신호를 전송하고 이어서, 리셋신호를 전송할 때 제2열은 데이타 신호를 전송한 다음, 또 다시 제2열이 리셋신호를 전송할 때, 제3열이 데이타를 전송하게 되는 바, 이러한 방식으로 마지막 열가지 화소 신호를 전송하게 되면, 하나의 아날로그 버스가 모든 신호를 전송할 때보다 두 배 정도 빨리 데이타를 전송할 수 있게 된다.The block for performing the CDS of the CMOS image sensor, that is, the analog line buffer unit, must sequentially transmit the pixel data signal and the pixel reset signal per column for the CDS through one analog bus. This feature allows simultaneous transmission of different kinds of signals to a pair of analog buses. For example, when the first column transmits the data signal and then the second column transmits the data signal when the second column transmits the reset signal, and again when the second column sends the reset signal, the third column transmits the data. In this way, when the last ten pixel signals are transmitted, one analog bus can transmit data twice as fast as all signals.
도 4는 본 발명의 일실시예에 따른 이미지센서를 개략적으로 도시한 회로도이다.4 is a circuit diagram schematically illustrating an image sensor according to an exemplary embodiment of the present invention.
도 4를 참조하면, 본발명의 이미지센서는, 빛에 반응하는 성질을 극대화 시키도록 화소(Pixel)를 가로 N개, 세로 M개(N,M은 정수)로 배치하여, 외부에서 들어오는 이미지에 대한 정보를 감지하는 화소 배열부(40)와, 화소 배열부(40)로부터의 신호를 전달받아 버퍼링하는 버퍼링부(41)와, 버퍼링부(41)로부터 전달되는 신호 중 화소 배열부의 일부 신호를 전송하기 위한 제1버스라인(42a)과, 버퍼링부(41)로부터 전달되는 신호 중 화소 배열부(40)의 다른 일부 신호를 전송하기 위한 제2버스라인(42b)과, 제1버스라인(42a) 및 제2버스라인(42b)의 신호 중 어느 하나의 신호를 선택적으로 출력하기 위한 선택부(43)와, 선택부(43)의 출력을 증폭하기 위한 증폭부(44)를 구비하여 구성된다.Referring to Figure 4, the image sensor of the present invention, to maximize the nature of the light response to the pixel (Pixel) arranged in the horizontal N, vertical M (N, M is an integer) to the image coming from the outside A pixel array unit 40 for sensing information about the information, a buffering unit 41 receiving and buffering a signal from the pixel array unit 40, and some signals of the pixel array unit among the signals transmitted from the buffering unit 41. The first bus line 42a for transmitting, the second bus line 42b for transmitting other signals of the pixel array unit 40 among the signals transmitted from the buffering unit 41, and the first bus line ( And a selector 43 for selectively outputting any one of the signals of 42a) and the second bus line 42b, and an amplifier 44 for amplifying the output of the selector 43. do.
여기서, 전술한 일부 신호는 예컨대, 화소 배열부(40)의 홀수 열의 신호이며, 전술한 다른 일부 신호는 화소 배열부(41)의 짝수 열의 신호로 특정할 수 있으며, 일부 신호 및 다른 일부 신호는 데이타 신호와 리셋신호를 포함하며, 또한 아날로그 신호이다.Here, some of the signals described above are, for example, signals of odd columns of the pixel array unit 40, and some of the other signals described above may be specified as signals of even columns of the pixel array unit 41, and some signals and other signals may be specified. It includes a data signal and a reset signal, and is also an analog signal.
버퍼링부(41)는 전술한 아날로그 라인 버퍼부를 포함하는 것으로, 선택된 한 열의 화소들의 전압을 감지하여 저장하는 역할을 하며 뒷단에서 사용될 색상 보간(Color Interpolation) 및 이미지 신호 처리에 이용하기 위해 여러 라인으로 구성된다. 선택부(43)는 열구동부(431)와, 열디코더(432)와, 스위칭부(430)와, 논리합게이트(433)를 포함한다.The buffering unit 41 includes an analog line buffer unit as described above. The buffering unit 41 senses and stores voltages of the pixels of a selected column. The buffering unit 41 includes a plurality of lines for use in color interpolation and image signal processing. It is composed. The selector 43 includes a column driver 431, a column decoder 432, a switching unit 430, and a logic sum gate 433.
열디코더(432)는 일반적인 디코더이며, 'ca(column address)'는 열을 선택하는 이진(Binary) 코드의 주소 값이며, 'ro(reset odd)'는 버퍼링부(41)의 CDS 회로의 홀수 열을 리셋하는 제어신호이며, 're(reset even)'는 CDS 회로의 짝수 열을 리셋하는 제어신호이다.The column decoder 432 is a general decoder, 'ca (column address)' is an address value of a binary code for selecting a column, and 'ro (reset odd)' is an odd number of CDS circuits of the buffering unit 41. It is a control signal for resetting the column, and 're (reset even)' is a control signal for resetting even columns of the CDS circuit.
열구동부(Column drive circuit, 431)는 열선택신호인 'cs(column select)'를 발생하여 CDS 출력에 연결된 스위칭부(430)를 제어한다. 'ro'나 're' 중 하나가 활성화(Active)되면 'cs'가 활성화된 열의 CDS 회로만 리셋된다. 즉, 버퍼링부(41)에 저장된 아날로그 데이타는 열구동부(431)의 제어에 의해 열선택된 데이타 값이 아날로그 버스(42a, 42b)를 통해 증폭부(44)로 전송된다.The column drive circuit 431 generates a column select signal 'cs (column select)' to control the switching unit 430 connected to the CDS output. If either 'ro' or 're' is active, only the CDS circuit in the column with 'cs' enabled is reset. That is, the analog data stored in the buffering unit 41 is transmitted to the amplifier 44 through the analog buses 42a and 42b with the data values selected by the column driving unit 431.
증폭부(15) 예컨대, 가변증폭부(PGA)는 버퍼링부(41)에 저장된 화소 전압이 작은 경우 이를 증폭하는 역할을 하며, 증폭부(44)를 거친 아날로그 데이타는 색상 보간(Color Interpolation) 및 색상 보정 등의 과정을 거친 후, ADC를 통해 디지탈 값으로 변환되며, 다시 변환부는 디지탈 값으로 변환된 이미지의 출력을 4:2:2 또는 4:4:4 등의 비디오 규격에 맞게 변환한다.The amplifier 15, for example, the variable amplifier PGA, amplifies the pixel voltage stored in the buffering unit 41 when the pixel voltage is small, and the analog data passed through the amplifier 44 may be subjected to color interpolation and color interpolation. After a process such as color correction, the converter converts the digital value to a digital value, and then converts the output of the image converted to the digital value to a video specification such as 4: 2: 2 or 4: 4: 4.
도 5는 도 4의 각 신호에 대한 동작을 도시한 타이밍도이다.5 is a timing diagram illustrating an operation of each signal of FIG. 4.
이하, 도 4 및 도 5를 참조하여 본 발명에 따른 이미지센서의 동작을 상세히 설명한다.Hereinafter, the operation of the image sensor according to the present invention will be described in detail with reference to FIGS. 4 and 5.
화소 배열부(40)의 화소 신호값은 각 열 별로 버퍼링부(41)의 CDS 회로에 저장되며, CDS 회로의 출력 버퍼는 기본적으로 화소 데이타 값을 항상 출력하고 있다. 열구동부(431)가 'cs'를 활성화하면 그 열의 CDS 회로는 아날로그 버스(42a, 42b)에 이어지게 되며, 아날로그 버스(42a, 42b)는 데이타 값을 증폭부(44)로 전송하게 된다.The pixel signal value of the pixel array unit 40 is stored in the CDS circuit of the buffer unit 41 for each column, and the output buffer of the CDS circuit basically always outputs the pixel data value. When the column driver 431 activates 'cs', the CDS circuit of the column is connected to the analog buses 42a and 42b, and the analog buses 42a and 42b transmit data values to the amplifier 44.
만약, 'ca'가 "1"이면 논리게이트(논리합게이트, 433)에 의해 첫번째 열의 선택신호'cs1'가 활성화된다. 이 때, 예컨대 홀수를 나타내는 아날로그 버스(42a)에는 첫번째의 열의 데이타 신호가 인가된다. 증폭부(44)는 일단 첫째 열의 데이타 신호를 증폭기에 멀티플렉싱한다.If 'ca' is '1', the selection signal 'cs1' of the first column is activated by the logic gate (logical logic gate) 433. At this time, for example, the data signal of the first column is applied to the odd-numbered analog bus 42a. The amplifier 44 multiplexes the data signal of the first column to the amplifier.
이어서, 'ro'가 활성화되어 첫째 열의 CDS 회로를 리셋하며, 예컨대 홀수 아날로그 버스(42b)는 첫째 열의 리셋신호를 증폭부(44)에 전송한다. 동시에 'ca'가 "2"로 증가하여 'cs1'과 둘째 열의 선택신호'cs2'가 활성화되며, 이 때 작수 아날로그 버스(42b)는 둘째 열의 데이타 신호를 받아들이게 된다.Subsequently, 'ro' is activated to reset the CDS circuit of the first column, for example, the odd analog bus 42b transmits the reset signal of the first column to the amplifier 44. At the same time, 'ca' is increased to '2' so that 'cs1' and the selection signal 'cs2' of the second column are activated, and at this time, the opposing analog bus 42b receives the data signal of the second column.
리셋신호를 받은 증폭기가 증폭(Amplify)을 마치면, 이 때 증폭부(44)는 짝수 아날로그 버스(42b)의 신호를 증폭기로 멀티플렉싱하며, 이는 이미 세팅(Setting)을 마친 둘째 열의 데이타 신호가 신속하게 증폭기에 인가됨을 뜻한다.When the amplifier receiving the reset signal has amplified, the amplifying unit 44 multiplexes the signals of the even analog bus 42b with the amplifier, so that the data signals of the second column that have already been set are quickly set. Applied to the amplifier.
증폭기가 신호를 받아들이는 과정 즉, 샘플링이 끝날 때 쯤, 're'가 활성화되고 'ca'는 "3"으로 증가한다. 다시 짝수 아날로그 버스(42b)는 둘째 열의 리셋신호를 증폭부(44)로 전송하게 되며, 홀수 아날로그 버스(42a)는 셋째 열의 데이타 신호를 받아들이게 된다. 리셋신호를 받은 증폭기는 둘째 열의 화소 신호를 증폭하게 된다. 이러한 방식으로 셋째, 넷째 등 나머지 열을 처리하게 된다.By the time the amplifier accepts the signal, that is, at the end of sampling, 're' is activated and 'ca' is increased to "3". Again, the even analog bus 42b transmits the reset signal of the second column to the amplifier 44, and the odd analog bus 42a receives the data signal of the third column. The amplifier receiving the reset signal amplifies the pixel signals of the second column. In this way, the remaining rows, such as the third and fourth, are processed.
종래의 경우와 같이 바이어스 전류를 이용하여 버스의 속도를 두 배 증가시키려면 수학식1에서 바이어스 전류를 4배 이상 흐리게 해야 하지만, 전술한 바와 같이 이루어지는 본 발명은 병렬 아날로그 버스를 이용하기 대문에 종래기술보다 전류를 반 정도만 소모하고 아날로그 버스의 동적영역은 전혀 손해보지 않으면서 전송속도를 두 배 정도로 증가시킬 있음을 실시예를 통해 알아 보았다.In order to double the speed of the bus by using the bias current as in the conventional case, the bias current must be clouded more than four times in Equation 1, but the present invention, as described above, uses a parallel analog bus. The embodiment has shown that it consumes about half the current than the technology and doubles the transmission speed without losing any dynamic range of the analog bus.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.Although the technical idea of the present invention has been described in detail according to the above preferred embodiment, it should be noted that the above-described embodiment is for the purpose of description and not of limitation. In addition, those skilled in the art will understand that various embodiments are possible within the scope of the technical idea of the present invention.
상기한 바와 같이 이루어지는 본 발명은, 화질 저하 및 파워소모의 증가없이이미지센서의 아날로그 버스의 전송 속도를 증가시킬 수 있어, 긍극적으로 이미지센서의 성능을 향상시킬 수 있는 탁월한 효과를 기대할 수 있다.The present invention made as described above can increase the transmission speed of the analog bus of the image sensor without deterioration of image quality and increase of power consumption, and can be expected to have an excellent effect of ultimately improving the performance of the image sensor.
Claims (6)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0017316A KR100412995B1 (en) | 2002-03-29 | 2002-03-29 | Image sensor having parallel analog bus lines and column drive circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0017316A KR100412995B1 (en) | 2002-03-29 | 2002-03-29 | Image sensor having parallel analog bus lines and column drive circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030078335A KR20030078335A (en) | 2003-10-08 |
| KR100412995B1 true KR100412995B1 (en) | 2003-12-31 |
Family
ID=32377146
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2002-0017316A KR100412995B1 (en) | 2002-03-29 | 2002-03-29 | Image sensor having parallel analog bus lines and column drive circuit |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100412995B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101035977B1 (en) * | 2010-06-15 | 2011-05-23 | 한국씨앤오테크 주식회사 | Hand grenade for nature friendly practice |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06339079A (en) * | 1993-05-28 | 1994-12-06 | Canon Inc | Image sensor |
| JPH09298755A (en) * | 1996-03-06 | 1997-11-18 | Sony Corp | Solid-state image pickup element |
| JPH1197665A (en) * | 1997-09-17 | 1999-04-09 | Sony Corp | Solid-state image-pickup device |
| JP2001148809A (en) * | 1999-09-08 | 2001-05-29 | Sony Corp | Drive method for solid-state image pickup element and image pickup system |
| KR20020058498A (en) * | 2000-12-30 | 2002-07-12 | 박종섭 | Image sensor for improving data transfer speed using 2-phase clock |
-
2002
- 2002-03-29 KR KR10-2002-0017316A patent/KR100412995B1/en not_active IP Right Cessation
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06339079A (en) * | 1993-05-28 | 1994-12-06 | Canon Inc | Image sensor |
| JPH09298755A (en) * | 1996-03-06 | 1997-11-18 | Sony Corp | Solid-state image pickup element |
| JPH1197665A (en) * | 1997-09-17 | 1999-04-09 | Sony Corp | Solid-state image-pickup device |
| JP2001148809A (en) * | 1999-09-08 | 2001-05-29 | Sony Corp | Drive method for solid-state image pickup element and image pickup system |
| KR20020058498A (en) * | 2000-12-30 | 2002-07-12 | 박종섭 | Image sensor for improving data transfer speed using 2-phase clock |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20030078335A (en) | 2003-10-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9456158B2 (en) | Physical information acquisition method, a physical information acquisition apparatus, and a semiconductor device | |
| US7256382B2 (en) | Solid state imaging device, method of driving solid state imaging device and image pickup apparatus | |
| JP4251811B2 (en) | Correlated double sampling circuit and CMOS image sensor having the correlated double sampling circuit | |
| US7852393B2 (en) | Photoelectric conversion apparatus and image sensing system using the same | |
| KR100965357B1 (en) | Reducing noise in an imager | |
| US7378640B2 (en) | Photoelectric conversion device and image sensor having a common signal line with a reset potential in a posterior half of a period during which signals are sequentially read from light receiving elements | |
| US20150201142A1 (en) | Image sensor with threshold-based output encoding | |
| JP4848739B2 (en) | Physical quantity detection apparatus and imaging apparatus | |
| JP4315032B2 (en) | Solid-state imaging device and driving method of solid-state imaging device | |
| JP5697236B2 (en) | Image sensor and operation method thereof | |
| US20050237406A1 (en) | CMOS image sensor for processing analog signal at high speed | |
| CN112584069A (en) | Image sensor and method of operating the same | |
| JP4661212B2 (en) | Physical information acquisition method, physical information acquisition device, and semiconductor device | |
| JP2006033816A (en) | Solid-state image pickup device | |
| KR20140140707A (en) | Image sensing device | |
| KR100412995B1 (en) | Image sensor having parallel analog bus lines and column drive circuit | |
| JP2006033815A (en) | Solid-state image pickup device | |
| CN115022560A (en) | Image sensing device | |
| JP5177198B2 (en) | Physical information acquisition method and physical information acquisition device | |
| KR101046817B1 (en) | Image sensor and its driving method to improve sensing sensitivity | |
| US9838629B2 (en) | Pixel array and method for controlling a pixel array | |
| US20240259713A1 (en) | Comparator and image sensor including the same | |
| KR100722692B1 (en) | Image sensor with high pixel | |
| KR100364603B1 (en) | Cmos image sensor which shares common output buffer | |
| US20170026604A1 (en) | Image sensor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20111129 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |