KR100722692B1 - Image sensor with high pixel - Google Patents
Image sensor with high pixel Download PDFInfo
- Publication number
- KR100722692B1 KR100722692B1 KR1020050106708A KR20050106708A KR100722692B1 KR 100722692 B1 KR100722692 B1 KR 100722692B1 KR 1020050106708 A KR1020050106708 A KR 1020050106708A KR 20050106708 A KR20050106708 A KR 20050106708A KR 100722692 B1 KR100722692 B1 KR 100722692B1
- Authority
- KR
- South Korea
- Prior art keywords
- pixel
- signal
- image sensor
- sampling
- voltage
- Prior art date
Links
- 238000005070 sampling Methods 0.000 claims abstract description 26
- 239000003990 capacitor Substances 0.000 claims description 12
- 238000000034 method Methods 0.000 claims description 12
- 230000002596 correlated effect Effects 0.000 claims description 3
- 230000011218 segmentation Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 15
- 230000008569 process Effects 0.000 description 8
- 230000000875 corresponding effect Effects 0.000 description 6
- 238000005286 illumination Methods 0.000 description 5
- 230000010354 integration Effects 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 230000035945 sensitivity Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
- H04N25/41—Extracting pixel data from a plurality of image sensors simultaneously picking up an image, e.g. for increasing the field of view by combining the outputs of a plurality of sensors
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/767—Horizontal readout lines, multiplexers or registers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
본 발명은 고화소를 갖는 이미지 센서에 관한 것으로, 보다 자세하게는 단위 픽셀(화소부)에서 출력되는 데이터 신호를 다수개의 아날로그 블록을 사용하여 병렬적으로 신호처리하여 동영상 촬영이 가능한 이미지 센서에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an image sensor having a high pixel, and more particularly, to an image sensor capable of capturing video by signal processing a data signal output from a unit pixel (pixel unit) in parallel using a plurality of analog blocks.
본 발명의 고화소를 갖는 이미지 센서는 CDS, MUX, SHA, PGA 및 ADC로 구성된 아날로그 블록을 포함하는 이미지 센서에 있어서, 화소부; 상기 화소부로부터 인가되는 이미지 데이터 신호를 분할하여 병렬로 출력하는 2개 이상의 아날로그 블록으로 구성됨에 기술적 특징이 있다.An image sensor having a high pixel of the present invention is an image sensor including an analog block composed of CDS, MUX, SHA, PGA, and ADC, comprising: a pixel portion; Technical features include two or more analog blocks for dividing and outputting an image data signal applied from the pixel portion in parallel.
이미지 센서, 샘플링, 분할, 고화소 Image sensor, sampling, segmentation, high pixel
Description
도 1a는 종래의 3-트랜지스터 씨모스 액티브 픽셀을 나타내는 도면이다.1A is a diagram illustrating a conventional three-transistor CMOS active pixel.
도 1b는 종래의 3-트랜지스터 씨모스 액티브 픽셀의 등가 회로도이다. 1B is an equivalent circuit diagram of a conventional three-transistor CMOS active pixel.
도 2a는 종래의 4-트랜지스터 씨모스 액티브 픽셀을 나타내는 도면이다.2A is a diagram illustrating a conventional 4-transistor CMOS active pixel.
도 2b는 종래의 4-트랜지스터 씨모스 액티브 픽셀의 등가 회로도이다.2B is an equivalent circuit diagram of a conventional 4-transistor CMOS active pixel.
도 3a는 도 1a 및 도 2a에 나타낸 단위 픽셀과 연결되는 회로도이다.3A is a circuit diagram connected to the unit pixel illustrated in FIGS. 1A and 2A.
도 3b는 도 1a 및 도 2a에 나타낸 단위 픽셀에 인가되는 신호를 나타낸 것이다.3B illustrates a signal applied to the unit pixel illustrated in FIGS. 1A and 2A.
도 3c는 종래의 각 조도 레벨에 따른 데이터 신호의 전압 강하 현상을 나타낸 것이다.3C illustrates a voltage drop phenomenon of a data signal according to conventional illumination levels.
도 4a 및 도 4b는 본 발명에 따른 고화소를 갖는 이미지 센서를 나타내는 도면이다.4A and 4B show an image sensor having a high pixel according to the present invention.
도 4c는 본 발명에 따른 이미지 센서의 신호처리 회로에 인가되는 구동신호 타이밍도이다.4C is a driving signal timing diagram applied to a signal processing circuit of an image sensor according to the present invention.
도 4d는 본 발명에 따른 이미지 센서와 종래의 이미지 센서간의 이미지 처리 과정을 비교한 도면이다.4d is a view comparing the image processing process between the image sensor and the conventional image sensor according to the present invention.
도 4e는 본 발명의 씨모스 단위 픽셀에서 빛의 세기 변화에 따른 PMOS 전류 변화를 나타내는 도면이다.4E is a diagram illustrating a PMOS current change according to a change in light intensity in a CMOS unit pixel of the present invention.
<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>
420 : 제1블록 430 : 제2블록420: first block 430: second block
440 : 제3블록 450 : 제4블록440: third block 450: fourth block
본 발명은 고화소를 갖는 이미지 센서에 관한 것으로, 보다 자세하게는 단위 픽셀(화소부)에서 출력되는 데이터 신호를 다수개의 아날로그 블록을 사용하여 병렬적으로 신호처리하여 동영상 촬영이 가능한 이미지 센서에 관한 것이다.BACKGROUND OF THE
이미지 센서는 외부의 에너지(예를 들면, 빛 에너지)에 반응하는 반도체 장치의 성질을 이용하여, 이미지를 찍어(capture)내는 장치이다. 자연계에 존재하는 각 피사체에서 발생되는 빛은 파장 등에서 고유의 값을 가진다. 이미지 센서의 픽셀은 각 피사체에서 발생하는 빛을 감지하여, 전기적인 값으로 변환한다. An image sensor is a device that captures an image by using a property of a semiconductor device that responds to external energy (for example, light energy). Light generated from each subject existing in the natural world has a unique value in wavelength and the like. The pixel of the image sensor detects light generated from each subject and converts it into an electric value.
즉, 이미지 센서의 픽셀은 피사체에서 발생되는 빛 에너지 등에 대응하여, 빛의 파장에 대응하는 전기적인 값을 발생한다. 이 중 전하결합소자(CCD; Charge Coupled Device)는 개개의 모스(MOS) 캐패시터가 서로 매우 근접한 위치에 있으면 서 전하 캐리어가 캐패시터에 저장되고 이송되는 소자이며, 씨모스(CMOS; Complementary Metal Oxide Semiconductor) 이미지 센서는 CMOS 집적회로 제조기술을 이용하여 픽셀 어레이를 구성하고 이를 차례차례 출력(Output)을 검출하는 스위칭 방식을 채용하는 소자이다. CMOS 이미지 센서는 저전력 소비라는 큰 장점을 가지고 있기 때문에 휴대폰 등 개인 휴대용 시스템에 매우 유용하다.That is, the pixel of the image sensor generates an electrical value corresponding to the wavelength of light in response to the light energy generated from the subject. Among them, a charge coupled device (CCD) is a device in which charge carriers are stored and transported in a capacitor while individual MOS capacitors are located in close proximity to each other, and CMOS (Complementary Metal Oxide Semiconductor) The image sensor is a device that employs a switching method of forming a pixel array using a CMOS integrated circuit manufacturing technology and sequentially detecting an output thereof. CMOS image sensors have the great advantage of low power consumption, making them very useful for personal portable systems such as mobile phones.
도 1a는 종래의 3-트랜지스터 씨모스 액티브 픽셀을 나타내는 도면으로 주변 구성요소의 회로를 포함하는 포토 다이오드(Photo-Diode)의 단면을 나타내는 도면이고, 도 1b는 종래의 3-트랜지스터 씨모스 액티브 픽셀의 등가 회로도로 도 1a의 등가회로도이다. FIG. 1A is a diagram illustrating a conventional three-transistor CMOS active pixel and a cross-sectional view of a photo-diode including a circuit of peripheral components, and FIG. 1B is a diagram of a conventional three-transistor CMOS active pixel. Equivalent circuit diagram of Fig. 1A equivalent circuit diagram.
도 1a 및 도 1b를 참조하면, 종래의 3-트랜지스터 씨모스 액티브 픽셀에서는 포토 다이오드의 한쪽 접합을 구성하는 N+형의 불순물층(11)과 N+형 부유 확산층(13)이 서로 접촉된다. 그러므로 포토 다이오드의 캐패시스턴스 성분은 실질적으로 N+형의 불순물층(11)과 N+형의 부유 확산층(13)에 의하여 생성되는 커패시터 성분의 합으로 된다. 1A and 1B, in a conventional three-transistor CMOS active pixel, an N +
따라서 종래의 3-트랜지스터 씨모스 액티브 픽셀을 적용하는 이미지 센서는 감도가 떨어지는 단점이 있다. 이와 같은 3-트랜지스터 씨모스 액티브 픽셀의 단점을 보완하기 위한 것이 4-트랜지스터 씨모스 액티브 픽셀이다.Accordingly, an image sensor employing a conventional three-transistor CMOS active pixel has a disadvantage of low sensitivity. The four-transistor CMOS active pixel is to compensate for the disadvantage of the three-transistor CMOS active pixel.
도 2a는 종래의 4-트랜지스터 씨모스 액티브 픽셀을 나타내는 도면으로 주변 구성 요소의 회로를 포함하는 포토 다이오드의 단면을 나타내는 도면이고, 도 2b는 종래의 4-트랜지스터 씨모스 액티브 픽셀의 등가 회로도로 도 2a의 등가회로도이 다.FIG. 2A is a diagram illustrating a conventional 4-transistor CMOS active pixel, showing a cross section of a photodiode including a circuit of peripheral components, and FIG. 2B is an equivalent circuit diagram of a conventional 4-transistor CMOS active pixel. The equivalent circuit diagram of 2a is shown.
도 2a 및 도 2b를 참조하면, 종래의 4-트랜지스터 씨모스 액티브 픽셀에는 3-트랜지스터 TL모스 액티브 픽셀에서 발생하는 노이즈를 제거하기 위하여 전송제어신호(Tx)에 의하여 제어되는 전송 트랜지스터(25)가 사용된다. 포토 다이오드의 이종 접합을 구성하는 N+형 불순물층(21)과 N+형 부유 확산층(23)이 서로 격리된다. 2A and 2B, the conventional 4-transistor CMOS active pixel includes a
따라서, 종래의 4-트랜지스터 씨모스 액티브 픽셀에서는 이미지 센서의 감도도 증가하고, 이미지 질도 향상될 수 있다. 그러나, 4-트랜지스터 씨모스 액티브 픽셀에서는 전송 트랜지스터(25)가 추가됨으로 인하여 수광 면적이 작아지는 단점이 있다.Therefore, in the conventional 4-transistor CMOS active pixel, the sensitivity of the image sensor may be increased and the image quality may be improved. However, the four-transistor CMOS active pixel has a disadvantage in that the light receiving area is reduced due to the addition of the
결과적으로, 종래의 3-트랜지스터 씨모스 액티브 픽셀은 감도가 낮은 단점을 가지며, 종래의 4-트랜지스터 씨모스 액티브 픽셀은 수광 면적이 작은 문제점을 가진다.As a result, the conventional three-transistor CMOS active pixel has a disadvantage of low sensitivity, and the conventional four-transistor CMOS active pixel has a problem in that a light receiving area is small.
도 3a는 도 1a 및 도 2a에 나타낸 단위 픽셀과 연결되는 회로도이다. 화소부(30)란 단위 픽셀들이 이루는 하나의 컬럼(column)을 의미한다. 화소부(30)는 컬럼의 수만큼 구비되는 것이고, 각 화소부(30)에 구비되는 단위 픽셀의 수는 로우(row)의 수만큼 구비되는 것이다. 3A is a circuit diagram connected to the unit pixel illustrated in FIGS. 1A and 2A. The
일반적으로 '640×480 VGA', '1024×768 XGA', '1280x1024 SXGA'라 함은 각각 '640개의 컬럼×480개의 로우', '1024개의 컬럼×768개의 로우', '1280개의 컬럼×1024개의 로우'로 이루어지는 이미지 해상도 의미하는 것이다. 실제 공정에서 는 각 컬럼 및 로우의 갯수가 이보다 다소 많이 구비된다. 도 3b는 도 1a 및 도 2a에 나타낸 단위 픽셀에 인가되는 신호를 나타낸 것이다.Generally, '640 × 480 VGA', '1024 × 768 XGA', and '1280x1024 SXGA' are '640 columns × 480 rows', '1024 columns × 768 rows', '1280 columns × 1024', respectively. It means the image resolution consisting of 'rows'. In practice, the number of columns and rows is somewhat higher. 3B illustrates a signal applied to the unit pixel illustrated in FIGS. 1A and 2A.
도 3a 및 도 3b에 도시된 회로 및 신호상의 처리 과정을 보면 다음과 같다. 다수의 단위 픽셀로 이루어지는 로우에 셀렉트 신호가 인가되면, 다수의 단위 픽셀에서 로우인에이블(R_en, row enable) 구간동안 캡쳐(capture)된 이미지 데이터 신호가 컬럼의 공통 접점(31, common)으로부터 CDS(36, Correlated Double Sampling)로 인가된다. 이미지 데이터 신호에는 밝은 빛의 데이터 신호인 고조도 신호로부터 어두운 빛의 데이터 신호인 저조도 신호에 이르기까지 주위 환경에 따른 다양한 레벨의 조도에 해당하는 데이터 신호가 포함된다.The processing on the circuit and signal shown in FIGS. 3A and 3B is as follows. When a select signal is applied to a row including a plurality of unit pixels, an image data signal captured during a row enable period (R_en, row enable) in the plurality of unit pixels is captured from the
다양한 레벨의 조도에 따른 데이터 신호는 각 레벨에 따라 CDS(36)를 포함한 회로에 인가된 기준 전압을 강하시킨다. 즉, 저조도 데이터 신호는 기준 전압을 상대적으로 적게 강하시키는 반면, 고조도 데이터 신호는 기준 전압을 상대적으로 많이 강하시킨다. The data signal according to the various levels of illumination lowers the reference voltage applied to the circuit including the
도 3c는 각 조도 레벨에 따른 데이터 신호의 전압 강하 현상을 나타낸 것이다. 도 3c에서는 설명의 편의상 세가지 레벨을 도시하였지만 실제는 이보다 다양한 레벨의 데이터 신호가 존재할 수 있다.3C illustrates a voltage drop phenomenon of the data signal according to each illuminance level. Although three levels are illustrated in FIG. 3C for convenience of description, various levels of data signals may exist.
도 3c의 'A' 구간 및 'C' 구간에서는 신호 전압의 변동이 없는 안정화(stable) 구간이며 'B' 구간은 신호 전압의 강하가 발생하는 구간이다. 우선 로우인에이블 신호(R_en)가 디스에이블되는 동안 CDS(36)의 스위치b(32b)에 리셋 샘플링 구동신호(SR)가 리셋 샘플링 구간(A)동안 인가되어 리셋 전압을 커패시터b(33b) 에 저장한다. In the 'A' section and the 'C' section of FIG. 3C, a stable section without fluctuation of the signal voltage and a 'B' section are sections in which the drop of the signal voltage occurs. First, while the low enable signal R_en is disabled, the reset sampling drive signal SR is applied to the
이후, 도 3b의 신호 중 로우인에이블(R_en) 신호가 로우의 각 단위 픽셀에 인가되어 이미지 데이터 신호가 컬럼의 공통 접점(31)에 인가되면, CDS(36)의 스위치a(32a)가 외부에서 인가되는 데이터 샘플링 구동신호에 의해 'C' 구간 동안 데이터 샘플링(SD, data sampling)을 진행하여 커패시터a(33a)에 그 값을 저장하고 버퍼a(34a)를 거쳐 MUX(35)로 데이터 신호전압을 인가한다. Thereafter, when the row enable signal R_en of the signal of FIG. 3B is applied to each unit pixel of the row, and the image data signal is applied to the
데이터 샘플링(SD)의 완료 후, 리셋(RST) 신호가 인가되고, 로우인에이블이 종료되면, 다음의 영상처리데이터를 처리하기 위한 CDS(36)의 스위치b(32b)가 외부에서 인가되는 리셋 샘플링 구동신호에 의해 'A' 구간 동안 리셋 샘플링(SR, reset sampling)을 진행하여 커패시터b(33b)에 리셋 전압을 저장하고 버퍼b(34b)를 거쳐 MUX(35)로 신호를 인가한다.After completion of the data sampling (SD), a reset (RST) signal is applied, and when low enable is completed, a reset is applied externally by a switch b32b of the
이러한 일련의 신호(R_en, SD, RST, SR)가 한 주기동안 진행되면 단위 픽셀에 저장된 이미지 데이터를 획득하게 되고, 차등증폭기(37, SHA, Sample and Hold Amplifier), PGA(38, Programmable Gain Amplifier) 및 ADC(39, Analog-Digital Converter) 등을 통해 이미지 데이터를 출력하게 된다. When the series of signals R_en, SD, RST, and SR progress for one period, image data stored in the unit pixel is acquired, and a
결국, 리셋 샘플링 구간('A')과 데이터 샘플링 구간('C')동안 각 커패시터에 저장된 전위차의 크기 이미지에 의해 각 레벨의 따른 이미지 처리 데이터 값이 결정된다. 즉, 고조도의 경우에는 이미지 처리 데이터 값이 상대적으로 크고, 저조도의 경우에는 이미지 처리 데이터 값이 상대적으로 작다.As a result, the image processing data value according to each level is determined by the magnitude image of the potential difference stored in each capacitor during the reset sampling period 'A' and the data sampling period 'C'. That is, in the case of high illumination, the image processing data value is relatively large, and in the case of low illumination, the image processing data value is relatively small.
그러나, 도 3a 내지 도 3c에 도시된 처리 과정을 통해 출력되는 이미지 데이 터 신호는 하나의 포토 다이오드와 3-트랜지스터 또는 하나의 포토 다이오드와 4-트랜지스터 구조의 단위 픽셀이기 때문에 픽셀 자체의 피치 사이즈(pitch size)가 크고 30 프레임의 고화소의 이미지 처리가 불가능한 문제점이 있었다.However, since the image data signal output through the processing shown in FIGS. 3A to 3C is a unit pixel of one photodiode and three-transistor or one photodiode and four-transistor structure, the pitch size of the pixel itself ( Pitch size) is large and there is a problem that the image processing of a high pixel of 30 frames is impossible.
따라서, 본 발명은 상기와 같은 종래 기술의 제반 단점과 문제점을 해결하기 위한 것으로, 광 집속 시간(Integration Time)이 불필요하여 단위 픽셀에서 전달되는 이미지가 너무 빠르기 때문에 다수의 아날로그 블록을 사용하여 단위 픽셀에서 출력되는 데이터 신호를 병렬적으로 신호처리하여 누설전류에 의한 상의 왜곡을 최소화하고, 고화소 즉, 동영상 촬영이 가능한 고화소를 갖는 이미지 센서를 제공함에 본 발명의 목적이 있다.Accordingly, the present invention is to solve the above-mentioned disadvantages and problems of the prior art, the unit pixel using a plurality of analog blocks because the image transmitted from the unit pixel is too fast because the integration time (Integration Time) is unnecessary It is an object of the present invention to minimize the distortion of the image due to leakage current by signal processing the data signal output in parallel in parallel, and to provide an image sensor having a high pixel, that is, a high pixel capable of video recording.
본 발명의 상기 목적은 CDS, MUX, SHA, PGA 및 ADC로 구성된 아날로그 블록을 포함하는 이미지 센서에 있어서, 화소부; 상기 화소부로부터 인가되는 이미지 데이터 신호를 분할하여 병렬로 출력하는 2개 이상의 아날로그 블록을 포함하는 고화소를 갖는 이미지 센서에 의해 달성된다.An object of the present invention is an image sensor comprising an analog block composed of CDS, MUX, SHA, PGA and ADC, comprising: a pixel portion; It is achieved by an image sensor having a high pixel including two or more analog blocks for dividing and outputting the image data signal applied from the pixel portion in parallel.
이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다.Prior to this, terms or words used in the specification and claims should not be construed as having a conventional or dictionary meaning, and the inventors should properly explain the concept of terms in order to best explain their own invention. Based on the principle that can be defined, it should be interpreted as meaning and concept corresponding to the technical idea of the present invention.
따라서, 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일 실시예에 불과할 뿐이고 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있음을 이해하여야 한다.Therefore, the embodiments described in the specification and the drawings shown in the drawings are only the most preferred embodiment of the present invention and do not represent all of the technical idea of the present invention, various modifications that can be replaced at the time of the present application It should be understood that there may be equivalents and variations.
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 4a 내지 도 4d를 참조하여 처리 과정을 보면 4개의 아날로그 블록을 사용하여 설명하나, 2개 이상의 아날로그 블록을 사용하는 이미지 센서에서 모두 사용 가능하다. 도 4a 및 도 4b를 동시에 참조하면, 다수의 단위 픽셀로 이루어지는 로우(row)에 셀렉트 신호가 인가되면, 다수의 단위 픽셀에서 로우인에이블(R_en, row enable) 구간동안 캡쳐(capture)된 이미지 데이터 신호가 컬럼의 공통 접점( common)으로부터 제1블록(420)의 CDS(Correlated Double Sampling), 제2블록(430)의 CDS(도 4a) 또는 제1블록(420)의 CDS, 제2블록(430)의 CDS, 제3블록(440)의 CDS, 제4블록(450)의 CDS(도 4b)로 분할하여 인가된다. 이미지 데이터 신호에는 밝은 빛의 데이터 신호인 고조도 신호로부터 어두운 빛의 데이터 신호인 저조도 신호에 이르기까지 주위 환경에 따른 다양한 레벨의 조도에 해당하는 데이터 신호가 포함된다. 다양한 레벨의 조도에 따른 데이터 신호는 각 레벨에 따라 각 아날로그 블록(420 ~ 450)의 CDS를 포함한 회로에 인가된 이미지 데이터 전압을 강하시킨다. Referring to FIGS. 4A to 4D, the processing process will be described using four analog blocks. However, all of them can be used in an image sensor using two or more analog blocks. Referring to FIGS. 4A and 4B, when a select signal is applied to a row including a plurality of unit pixels, image data captured during a row enable period (R_en, row enable) in the plurality of unit pixels The signal is correlated double sampling (CDS) of the
즉, Load+CDS+MUX+SHA+PGA+ADC의 아날로그 블록(420 ~ 450)을 컬럼을 분할한 위치에 다수개 사용하여 병렬로 신호처리하는 것이다(도 4a에서는 아날로그 블록 2개 사용예, 도 4b에서는 아날로그 블록 4개 사용예). That is, a plurality of analog blocks 420 to 450 of Load + CDS + MUX + SHA + PGA + ADC are used in a column-divided position to perform signal processing in parallel (example of using two analog blocks in FIG. 4A, FIG. 4b uses 4 analog blocks).
도 4a의 실시예를 참조하면, 화소가 3M 픽셀이라고 할 경우, 3M 픽셀을 L<1> ~ L<1024>와 L<1025> ~ L<2048>로 분할함으로써, n번째 로우의 단위 픽셀 중 L<1> ~ L<1024>의 각 단위 픽셀들은 아날로그 블록1(420)과 연결되어 신호처리하고, n번째 로우의 단위 픽셀 중 L<1025> ~ L<2048>의 각 단위 픽셀들은 아날로그 블록2(430)와 연결되어 신호처리한다. 도 4b의 실시예도 화소가 4M 픽셀이라고 할 경우, 4M의 픽셀을 1M로 분할하여 각각의 아날로그 블록(420 ~ 450)에서 신호처리를 한다. Referring to the embodiment of FIG. 4A, when the pixel is a 3M pixel, the 3M pixel is divided into L <1> to L <1024> and L <1025> to L <2048>, and thus, among the unit pixels of the nth row. Each unit pixel of L <1> to L <1024> is connected to an
이렇게 하는 이유는, 단위 픽셀인 도 4a의 'A'를 설명하면, 수광부분은 광 입사에 의한 광전변환 방식을 사용하는 PMOS(400)로 이루어지고, 상기 PMOS(400)에 연결되어 스위치 역할을 수행하는 NMOS(405)를 포함하여 이루어진 1PMOS(400)와 1NMOS(405)의 2-트랜지스터 구조인 단위 픽셀 구조이기 때문이다.The reason for doing this is to describe 'A' of FIG. 4A, which is a unit pixel, and the light receiving portion is formed of a
즉, 종래의 하나의 포토 다이오드와 3-트랜지스터 또는 하나의 포토 다이오드와 4-트랜지스터 구조의 단위 픽셀을 2-트랜지스터(400, 405) 구조로 구현함으로써 광 집속 시간(Integration Time)이 불필요하여 고속의 동영상 구현을 가능하기 때문이다. That is, by implementing a single pixel of a photodiode and a three-transistor or one photodiode and a four-transistor structure in a two-transistor (400, 405) structure, the light integration time is not necessary and high speed This is because the video can be implemented.
이와 같이, 본 발명은 광 집속 시간(Integration Time)이 불필요하여 단위 픽셀에서 전달되는 이미지가 너무 고속이기 때문에 다수의 아날로그 블록을 사용하여 이미지 처리를 함으로써 종래기술처럼 분할하지 않고 신호처리할 경우보다 고속 으로 디지털 회로를 처리할 수 있다. 이는 4M의 화소뿐만 아니라 8M, 12M 이상의 픽셀 화소수를 일반적인 아날로그 회로를 통해 처리할 수 있어 동영상 촬영이 가능한 30 프레임의 이미지를 얻을 수 있다.As such, the present invention does not require the integration time (Integration Time), because the image transmitted from the unit pixel is too fast, so that the image processing using a plurality of analog blocks to perform the image processing using the signal processing without dividing the partition as in the prior art Can process digital circuits. It can process not only 4M pixels but also 8M and 12M pixel pixels through a general analog circuit, so that 30 frames of video can be obtained.
도 4a를 좀 더 상세히 살펴보면, 도면부호 420인 아날로그 블록은 커런트 미러와 CDS부(B)는 1024개이고, 먹스부(B)는 1개, SHA/PGA/ADA부(D)는 1개가 되고, 마찬가지로 도면부호 430인 아날로그 블록도 커런트 미러와 CDS부(B)는 1024개이고, 먹스부(B)는 1개, SHA/PGA/ADA부(D)는 1개가 된다.Referring to Figure 4a in more detail, the
한 로우 상에 배열된 픽셀에 수가 고집적화되어 그 수가 많아 한 로우의 아날로그 신호를 처리하기에는 시간 소비가 많음에 따라 본 발명은 한 로우의 컬럼을 다수로 분할하여 아날로그 블록을 분할된 컬럼 상에 배열하여 한 로우의 신호처리를 1/4로 줄일 수 있어 고속의 신호처리가 가능하다(도 4c 참조). As the number of pixels arranged on one row is highly integrated and time consuming to process analog signals of one row, the present invention divides the columns of one row into a plurality and arranges the analog blocks on the divided columns. The signal processing of one row can be reduced to one quarter, so that high-speed signal processing is possible (see Fig. 4C).
도 4b의 신호 중 로우인에이블(R_en) 신호가 로우(row)의 각 단위 픽셀에 인가되어 단위 픽셀에 저장된 이미지 데이터 신호가 컬럼의 공통 접점에 인가되면, 분할된 컬럼에 연결된 제1블록(420)의 CDS 제1스위치, 제2블록(430)의 CDS 제1스위치, 제3블록(440)의 CDS 제1스위치, 제4블록(450)의 CDS 제1스위치가 외부에서 인가되는 리셋샘플링 구동신호에 의해 턴온되어 리셋샘플링(SR, reset sampling) 전압이 각각의 아날로그 블록(420 ~ 450) 제1커패시터에 저장되고, 버퍼a를 거쳐 MUX로 인가된다. When the row enable signal R_en of the signal of FIG. 4B is applied to each unit pixel of a row, and the image data signal stored in the unit pixel is applied to the common contact of the column, the
리셋샘플링(SR)의 완료 후, 로우인에이블이 종료되기 전, 아날로그 블록(420 ~ 450) CDS의 제2스위치가 데이터샘플링 구동신호에 의해 턴온되어 샘플링된 데이 터 전압이 제2커패시터에 저장되고 버퍼b를 거쳐 MUX로 인가된다. 로우인에이블 신호가 디스에이블되면 리셋신호(RST)가 인가된다.After the completion of the reset sampling (SR), before the low enable ends, the second switch of the analog blocks 420 to 450 CDS is turned on by the data sampling driving signal, and the sampled data voltage is stored in the second capacitor. It is applied to the MUX via the buffer b. When the low enable signal is disabled, the reset signal RST is applied.
이러한 일련의 신호(R_en, SR, SD)가 한 주기동안 진행되면 단위 픽셀에 저장된 이미지 데이터를 획득하게 되고, 리셋 셈플링에 해당하는 일정 전압을 내부적으로 발생시켜 차등증폭기(430, SHA, Sample and Hold Amplifier) 입력에 한쪽에는 데이터를 한쪽에는 내부적으로 발생시킨 전압(리셋 셈플링에 해당)을 인가하여 신호처리를 하고 이후, PGA(48, Programmable Gain Amplifier) 및 ADC(49, Analog-Digital Converter) 등을 통해 출력된 디지털 값(420 ~ 450)을 통해 Latch나 메모리에 저장하여 디지털 MUX를 거쳐 ISP 과정을 함으로써 GHz에 가까운 고속의 신호처리가 가능하여 처리 속도가 빠르게 된다.When such a series of signals R_en, SR, and SD progress for one period, image data stored in a unit pixel is acquired, and a
본 발명은 이상에서 살펴본 바와 같이 바람직한 실시예를 들어 도시하고 설명하였으나, 상기한 실시예에 한정되지 아니하며 본 발명의 정신을 벗어나지 않는 범위 내에서 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변경과 수정이 가능할 것이다.Although the present invention has been shown and described with reference to the preferred embodiments as described above, it is not limited to the above embodiments and those skilled in the art without departing from the spirit of the present invention. Various changes and modifications will be possible.
따라서, 본 발명의 고화소를 갖는 이미지 센서는 아날로그 블록 다수개를 사용하여 단위 픽셀에서 출력되는 데이터 신호를 병렬적으로 신호처리함으로써 동영상 촬영이 가능하고 누설전류에 의한 상의 왜곡을 최소화할 수 있는 효과가 있다.Therefore, an image sensor having a high pixel according to the present invention can process video signals by parallelly processing data signals output from a unit pixel using a plurality of analog blocks, thereby minimizing image distortion due to leakage current. have.
Claims (4)
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050106708A KR100722692B1 (en) | 2005-11-08 | 2005-11-08 | Image sensor with high pixel |
| PCT/KR2006/001334 WO2007055447A1 (en) | 2005-11-08 | 2006-04-12 | Image sensor with high pixel |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050106708A KR100722692B1 (en) | 2005-11-08 | 2005-11-08 | Image sensor with high pixel |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20070049520A KR20070049520A (en) | 2007-05-11 |
| KR100722692B1 true KR100722692B1 (en) | 2007-05-29 |
Family
ID=38023422
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050106708A KR100722692B1 (en) | 2005-11-08 | 2005-11-08 | Image sensor with high pixel |
Country Status (2)
| Country | Link |
|---|---|
| KR (1) | KR100722692B1 (en) |
| WO (1) | WO2007055447A1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9369144B2 (en) | 2013-07-19 | 2016-06-14 | Samsung Electronics Co., Ltd. | Analog-to-digital converter, image sensor including the same, and image processing device including the image sensor |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001309242A (en) | 2000-04-19 | 2001-11-02 | Natl Inst Of Advanced Industrial Science & Technology Meti | Image signal processing system |
| KR20040064237A (en) * | 2003-01-09 | 2004-07-16 | 다이얼로그 세미컨덕터 | CMOS Pixel with dual gate PMOS |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6466265B1 (en) * | 1998-06-22 | 2002-10-15 | Eastman Kodak Company | Parallel output architectures for CMOS active pixel sensors |
| JP2002252338A (en) * | 2000-12-18 | 2002-09-06 | Canon Inc | Imaging device and imaging system |
| KR100513387B1 (en) * | 2003-07-25 | 2005-09-07 | 삼성전자주식회사 | Apparatus and method for amplifying analog signal and analog pre-processing circuits and image pick-up circuits |
-
2005
- 2005-11-08 KR KR1020050106708A patent/KR100722692B1/en not_active IP Right Cessation
-
2006
- 2006-04-12 WO PCT/KR2006/001334 patent/WO2007055447A1/en active Application Filing
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001309242A (en) | 2000-04-19 | 2001-11-02 | Natl Inst Of Advanced Industrial Science & Technology Meti | Image signal processing system |
| KR20040064237A (en) * | 2003-01-09 | 2004-07-16 | 다이얼로그 세미컨덕터 | CMOS Pixel with dual gate PMOS |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9369144B2 (en) | 2013-07-19 | 2016-06-14 | Samsung Electronics Co., Ltd. | Analog-to-digital converter, image sensor including the same, and image processing device including the image sensor |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2007055447A1 (en) | 2007-05-18 |
| KR20070049520A (en) | 2007-05-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109587412B (en) | Solid-state imaging device, method for driving solid-state imaging device, and electronic apparatus | |
| US10277843B2 (en) | Oversampled image sensor with conditional pixel readout | |
| US10044947B2 (en) | Electronic apparatus and driving method therefor | |
| KR102212100B1 (en) | Split-gate conditional-reset image sensor | |
| US8582011B2 (en) | Simultaneous global shutter and correlated double sampling read out in multiple photosensor pixels | |
| KR100399954B1 (en) | Comparator performing analog correlated double sample for cmos image sensor | |
| KR102009189B1 (en) | Image Sensor and Method of simultaneously Reading out Two - Row Pixels thereof | |
| US8289425B2 (en) | Solid-state image pickup device with an improved output amplifier circuitry | |
| KR100574891B1 (en) | Image sensor with clamp circuit | |
| EP3627556B1 (en) | Solid-state image sensor and image-capturing device | |
| US20130256510A1 (en) | Imaging device with floating diffusion switch | |
| US20060181625A1 (en) | CMOS image sensor with wide dynamic range | |
| US20080315272A1 (en) | Image sensor with gain control | |
| US10304888B2 (en) | Imaging apparatus comprising 3D stacked global shutter | |
| CN111526307A (en) | Image sensor with a plurality of pixels | |
| US10051216B2 (en) | Imaging apparatus and imaging method thereof using correlated double sampling | |
| KR100748426B1 (en) | Image sensor with high frame | |
| US9137432B2 (en) | Backside illumination image sensor, operating method thereof, image processing system and method of processing image using the same | |
| KR100722692B1 (en) | Image sensor with high pixel | |
| KR100658367B1 (en) | Image sensor and image data processing method thereof | |
| KR101046817B1 (en) | Image sensor and its driving method to improve sensing sensitivity | |
| CN111314636B (en) | CMOS image sensor with improved column data shift reading | |
| KR101029619B1 (en) | Cmos image sensor | |
| KR20090015286A (en) | Image sensor and operating method thereof | |
| KR20030078335A (en) | Image sensor having parallel analog bus lines and column drive circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20101027 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |