KR100748426B1 - Image sensor with high frame - Google Patents

Image sensor with high frame Download PDF

Info

Publication number
KR100748426B1
KR100748426B1 KR1020050106195A KR20050106195A KR100748426B1 KR 100748426 B1 KR100748426 B1 KR 100748426B1 KR 1020050106195 A KR1020050106195 A KR 1020050106195A KR 20050106195 A KR20050106195 A KR 20050106195A KR 100748426 B1 KR100748426 B1 KR 100748426B1
Authority
KR
South Korea
Prior art keywords
image sensor
data
voltage
signal
sampling
Prior art date
Application number
KR1020050106195A
Other languages
Korean (ko)
Other versions
KR20070049016A (en
Inventor
김훈
박광수
Original Assignee
플래닛팔이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 플래닛팔이 주식회사 filed Critical 플래닛팔이 주식회사
Priority to KR1020050106195A priority Critical patent/KR100748426B1/en
Publication of KR20070049016A publication Critical patent/KR20070049016A/en
Application granted granted Critical
Publication of KR100748426B1 publication Critical patent/KR100748426B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/30Transforming light or analogous information into electric information
    • H04N5/335Transforming light or analogous information into electric information using solid-state image sensors [SSIS]

Abstract

본 발명은 고속 프레임을 갖는 이미지 센서에 관한 것으로, 보다 자세하게는 단위 픽셀(화소부)에서 출력되는 데이터 신호에 대한 샘플링 처리를 한번만 하여 저조도 환경에서도 고속으로 이미지화를 할 수 있는 이미지 센서에 관한 것이다. The present invention relates to an image sensor having a high frame rate, the present invention relates to an image sensor capable of a to once a sampling process on the data signal output from the more particularly a unit pixel (pixel portion) in the low-illuminance environment imaged at a high speed.
본 발명의 고속 프레임을 갖는 이미지 센서는 차등증폭기, PGA 및 ADC를 포함하여 구성된 이미지 센서에 있어서, 화소부; An image sensor having a high frame rate of the present invention is an image sensor configured including a differential amplifier, PGA and ADC, a pixel portion; 상기 화소부로부터 인가되는 이미지 데이터 신호의 전압 강하가 완료된 후 데이터 전압을 샘플링하기 위한 데이터샘플링 신호에 따라 구동되는 스위치; Switch that is driven in accordance with the data sampling signal for sampling a data voltage after the voltage drop of the image data signal supplied from the display unit is completed; 상기 스위치로부터 인가되는 상기 데이터 전압을 저장하기 위한 커패시터 및 상기 커패시터에 저장된 상기 데이터 전압과 외부에서 인가되는 램프 전압의 기준전압을 비교하기 위한 비교기로 구성됨에 기술적 특징이 있다. Configured as a comparator for comparing the reference voltage of the lamp voltage applied to the data voltage and externally stored in the capacitor and the capacitor for storing the data voltage applied from the switch there is a technical feature.
이미지 센서, 샘플링, 저조도, 고속 프레임 An image sensor, sampled, low light level, high frame

Description

고속 프레임을 갖는 이미지 센서{Image sensor with high frame} Image sensor with a high frame {Image sensor with high frame}

도 1a는 종래의 3-트랜지스터 씨모스 액티브 픽셀을 나타내는 도면이다. Figure 1a is a view showing a conventional three-transistor CMOS active pixel.

도 1b는 종래의 3-트랜지스터 씨모스 액티브 픽셀의 등가 회로도이다. Figure 1b is an equivalent circuit diagram of a conventional three-transistor CMOS active pixel.

도 2a는 종래의 4-트랜지스터 씨모스 액티브 픽셀을 나타내는 도면이다. Figure 2a is a view of a conventional four-transistor CMOS active pixel.

도 2b는 종래의 4-트랜지스터 씨모스 액티브 픽셀의 등가 회로도이다. Figure 2b is a conventional four-transistor equivalent circuit diagram of a CMOS active pixel.

도 3a는 도 1a 및 도 2a에 나타낸 단위 픽셀과 연결되는 회로도이다. Figure 3a is a circuit diagram to be connected to the unit pixel shown in Fig. 1a and Fig. 2a.

도 4a 및 도 4b는 본 발명에 따른 고속 프레임을 갖는 이미지 센서를 나타내는 도면이다. Figures 4a and 4b is a diagram showing an image sensor having a high frame rate in accordance with the present invention.

도 4c는 본 발명의 씨모스 단위 픽셀에서 빛의 세기 변화에 따른 PMOS 전류 변화를 나타내는 도면이다. Figure 4c is a view showing the PMOS current changes according to the intensity variation of the light in the CMOS unit pixel of the present invention.

도 4d는 본 발명에 따른 각 조도 레벨에 따른 데이터 신호의 전압 강하 현상을 나타낸 것이다. Figure 4d shows the voltage drop of the data signal in accordance with each luminance level in accordance with the present invention.

<도면의 주요 부분에 대한 부호의 설명> <Description of the Related Art>

400 : PMOS 405 : NMOS 400: PMOS 405: NMOS

410 : 접점 415 : 커패시터 410: 415 contacts: Capacitors

420 : 비교기 425 : MUX 420: The comparator 425: MUX

430 : SHA 435 : PGA 430: SHA 435: PGA

440 : ADC 445 : 스위치 440: ADC 445: Switch

본 발명은 고속 프레임을 갖는 이미지 센서에 관한 것으로, 보다 자세하게는 단위 픽셀(화소부)에서 출력되는 데이터 신호에 대한 샘플링 처리를 한번만 하여 저조도 환경에서도 고속으로 이미지화를 할 수 있는 이미지 센서에 관한 것이다. The present invention relates to an image sensor having a high frame rate, the present invention relates to an image sensor capable of a to once a sampling process on the data signal output from the more particularly a unit pixel (pixel portion) in the low-illuminance environment imaged at a high speed.

이미지 센서는 외부의 에너지(예를 들면, 빛 에너지)에 반응하는 반도체 장치의 성질을 이용하여, 이미지를 찍어(capture)내는 장치이다. The image sensor is a device by using the properties of the semiconductor device in response to an external energy (e.g. light energy), on which it was printed (capture) the image. 자연계에 존재하는 각 피사체에서 발생되는 빛은 파장 등에서 고유의 값을 가진다. Light generated from each subject existing in the natural world has a unique value, etc. of the wavelength. 이미지 센서의 픽셀은 각 피사체에서 발생하는 빛을 감지하여, 전기적인 값으로 변환한다. The pixels of the image sensor is to sense the light generated from each subject and converts the electrical values.

즉, 이미지 센서의 픽셀은 피사체에서 발생되는 빛 에너지 등에 대응하여, 빛의 파장에 대응하는 전기적인 값을 발생한다. That is, the pixels of the image sensor to correspond to a light energy generated from the subject and generates an electrical value corresponding to the wavelength of light. 이 중 전하결합소자(CCD; Charge Coupled Device)는 개개의 모스(MOS) 캐패시터가 서로 매우 근접한 위치에 있으면서 전하 캐리어가 캐패시터에 저장되고 이송되는 소자이며, 씨모스(CMOS; Complementary Metal Oxide Semiconductor) 이미지 센서는 CMOS 집적회로 제조기술을 이용하여 픽셀 어레이를 구성하고 이를 차례차례 출력(Output)을 검출하는 스위 칭 방식을 채용하는 소자이다. Among these charge-coupled device (CCD; Charge Coupled Device) is the individual MOS (MOS) while the capacitor is in close proximity to one another and the element charge carriers stored in the capacitor is transferred, a CMOS (CMOS; Complementary Metal Oxide Semiconductor) image sensor is an element constituting the pixel array using a CMOS manufacturing technology integrated circuit employs a switching system for detecting this in turn output (output). CMOS 이미지 센서는 저전력 소비라는 큰 장점을 가지고 있기 때문에 휴대폰 등 개인 휴대용 시스템에 매우 유용하다. CMOS image sensors are very useful in the personal portable systems such as mobile phones because they have the great advantage of low power consumption.

도 1a는 종래의 3-트랜지스터 씨모스 액티브 픽셀을 나타내는 도면으로 주변 구성요소의 회로를 포함하는 포토 다이오드(Photo-Diode)의 단면을 나타내는 도면이고, 도 1b는 종래의 3-트랜지스터 씨모스 액티브 픽셀의 등가 회로도로 도 1a의 등가회로도이다. Figure 1a is a view showing a section of the photodiode (Photo-Diode) which includes the circuit of the peripheral component to the drawing showing a conventional three-transistor CMOS active pixel, Fig. 1b is a conventional three-transistor CMOS active pixel in the equivalent circuit diagram an equivalent circuit diagram of Figure 1a.

도 1a 및 도 1b를 참조하면, 종래의 3-트랜지스터 씨모스 액티브 픽셀에서는 포토 다이오드의 한쪽 접합을 구성하는 N+형의 불순물층(11)과 N+형 부유 확산층(13)이 서로 접촉된다. When Fig. 1a and FIG. 1b, the conventional three-transistor CMOS active pixel N + type impurity layer 11 and the N + -type floating diffusion layer (13) constituting the one junction of the photodiodes are in contact with each other. 그러므로 포토 다이오드의 캐패시스턴스 성분은 실질적으로 N+형의 불순물층(11)과 N+형의 부유 확산층(13)에 의하여 생성되는 커패시터 성분의 합으로 된다. Therefore, when the capacitor element instances of the photodiode is substantially the sum of the N + type impurity layer 11 and the N + type floating diffusion capacitor component to be generated by the 13 of the.

따라서 종래의 3-트랜지스터 씨모스 액티브 픽셀을 적용하는 이미지 센서는 감도가 떨어지는 단점이 있다. Therefore, the image sensor to apply a conventional three-transistor CMOS active pixel has the drawback that dropping the sensitivity. 이와 같은 3-트랜지스터 씨모스 액티브 픽셀의 단점을 보완하기 위한 것이 4-트랜지스터 씨모스 액티브 픽셀이다. Is a 4-transistor CMOS active pixel to compensate for this three-transistor active pixel MOS said disadvantages of the same.

도 2a는 종래의 4-트랜지스터 씨모스 액티브 픽셀을 나타내는 도면으로 주변 구성 요소의 회로를 포함하는 포토 다이오드의 단면을 나타내는 도면이고, 도 2b는 종래의 4-트랜지스터 씨모스 액티브 픽셀의 등가 회로도로 도 2a의 등가회로도이다. Figure 2a is a view showing a section of the photodiode including the peripheral circuit of the component views showing a conventional four-transistor CMOS active pixel, Figure 2b is an equivalent circuit diagram of a conventional four-transistor CMOS active pixel an equivalent circuit diagram of 2a.

도 2a 및 도 2b를 참조하면, 종래의 4-트랜지스터 씨모스 액티브 픽셀에는 3-트랜지스터 TL모스 액티브 픽셀에서 발생하는 노이즈를 제거하기 위하여 전송제 어신호(Tx)에 의하여 제어되는 전송 트랜지스터(25)가 사용된다. If Figures 2a and FIG 2b, the conventional four-transistor CMOS active pixel includes a transfer transistor 25 that is controlled by a transmission control signal (Tx) to eliminate the noise generated from the 3-transistor active pixel MOS TL It is used. 포토 다이오드의 한족 접합을 구성하는 N+형 불순물층(21)과 N+형 부유 확산층(23)이 서로 격리된다. N + type impurity layer 21 and the N + -type floating diffusion layer (23) constituting the joined Han the photodiode are isolated from each other.

따라서, 종래의 4-트랜지스터 씨모스 액티브 픽셀에서는 이미지 센서의 감도도 증가하고, 이미지 질도 향상될 수 있다. Therefore, in the conventional four-transistor CMOS active pixel may be increased sensitivity of the image sensor, the image quality is also improved. 그러나, 4-트랜지스터 씨모스 액티브 픽셀에서는 전송 트랜지스터(25)가 추가됨으로 인하여 수광 면적이 작아지는 단점이 있다. However, in the 4-transistor CMOS active pixel it has the disadvantage that the light receiving area smaller transfer transistor 25 is due to be added.

결과적으로, 종래의 3-트랜지스터 씨모스 액티브 픽셀은 감도가 낮은 단점을 가지며, 종래의 4-트랜지스터 씨모스 액티브 픽셀은 수광 면적이 작은 문제점을 가진다. As a result, the conventional three-transistor CMOS active pixel has a low sensitivity disadvantages, the conventional four-transistor CMOS active pixel has a light receiving area is little problem.

도 3a는 도 1a 및 도 2a에 나타낸 단위 픽셀과 연결되는 회로도이다. Figure 3a is a circuit diagram to be connected to the unit pixel shown in Fig. 1a and Fig. 2a. 화소부(30)란 단위 픽셀들이 이루는 하나의 컬럼(column)을 의미한다. A pixel part 30 means a column (column) are forming a unit pixel. 화소부(30)는 컬럼의 수만큼 구비되는 것이고, 각 화소부(30)에 구비되는 단위 픽셀의 수는 로우(row)의 수만큼 구비되는 것이다. Would be provided by a display unit 30 is the number of columns, the number of unit pixels included in the pixel section 30 is provided as many as the number of rows (row).

일반적으로 '640×480 VGA', '1024×768 XGA', '1280×1024 SXGA'라 함은 각각 '640개의 컬럼×480개의 로우', '1024개의 컬럼×768개의 로우', '1280개의 컬럼×1024개의 로우'로 이루어지는 이미지 해상도를 의미하는 것이다. In general, "640 × 480 VGA," "1024 × 768 XGA", "1280 × 1024 SXGA" shall mean, respectively, of 640 columns × 480 rows, "" 1024 columns × 768 rows, "" 1280 columns It intended to mean the image resolution made of × 1024 rows. 실제 공정에서는 각 컬럼 및 로우의 갯수가 이보다 다소 많이 구비된다. In the actual process, the number of the respective column and a row is provided with somewhat more than this. 도 3b는 도 1a 및 도 2a에 나타낸 단위 픽셀에 인가되는 신호를 나타낸 것이다. Figure 3b shows the signal applied to the unit pixel shown in Fig. 1a and Fig. 2a.

도 3a 및 도 3b에 도시된 회로 및 신호상의 처리 과정을 보면 다음과 같다. In the processing on the circuits and signals shown in Figs. 3a and 3b below. 다수의 단위 픽셀로 이루어지는 로우에 셀렉트 신호가 인가되면, 다수의 단위 픽셀에서 로우인에이블(R_en, row enable) 구간동안 캡쳐(capture)된 이미지 데이터 신호가 컬럼의 공통 접점(31, common)으로부터 CDS(36, Correlated Double Sampling)로 인가된다. When the row comprising a plurality of unit pixel applied to the select signal, from the the low in the plurality of unit pixels enable (R_en, row enable) capture (capture) during the period the image data signal common contact (31, common) of the column CDS It is applied to the (36, Correlated Double Sampling). 이미지 데이터 신호에는 밝은 빛의 데이터 신호인 고조도 신호로부터 어두운 빛의 데이터 신호인 저조도 신호에 이르기까지 주위 환경에 따른 다양한 레벨의 조도에 해당하는 데이터 신호가 포함된다. Image is the data signal includes a data signal corresponding to the light intensity of different levels according to the ambient environment to the data signal is a low light dim light signal of a signal rising from a data signal of a bright light.

다양한 레벨의 조도에 따른 데이터 신호는 각 레벨에 따라 CDS(36)를 포함한 회로에 인가된 기준 전압을 강하시킨다. Data signal according to the roughness of the various levels is thereby lowering the reference voltage applied to the circuit including the CDS (36) in accordance with each level. 즉, 저조도 데이터 신호는 기준 전압을 상대적으로 적게 강하시키는 반면, 고조도 데이터 신호는 기준 전압을 상대적으로 많이 강하시킨다. That is, the low-light data signal, while for relatively low drop in the reference voltage, the data signal is also heightened and relatively many drops to the reference voltage.

도 3c는 각 조도 레벨에 따른 데이터 신호의 전압 강하 현상을 나타낸 것이다. Figure 3c shows the voltage drop of the data signal corresponding to each illumination level. 도 3c에서는 설명의 편의상 세가지 레벨을 도시하였지만 실제는 이보다 다양한 레벨의 데이터 신호가 존재할 수 있다. In Figure 3c but showing the three levels of convenience of explanation actually there may be many levels of the data signal than this.

도 3c의 'A' 구간 및 'C' 구간에서는 신호 전압의 변동이 없는 안정화(stable) 구간이며 'B' 구간은 신호 전압의 강하가 발생하는 구간이다. Figure 3c of the 'A' period and the 'C' stabilization period, there is no variation in the signal voltage (stable) region is 'B' period is a period in which the drop of the signal voltage. 우선 로우인에이블 신호(R_en)가 디스에이블되는 동안 CDS(36)의 스위치b(32b)에 리셋 샘플링 구동신호(SR)가 리셋 샘플링 구간(A)동안 인가되어 리셋 전압을 커패시터b(33b)에 저장한다. A first row enable signal CDS (36) of the switch b is capacitor b (33b) of the reset voltage is over (32b) reset sampling a drive signal (SR) is reset sampling interval (A) during which (R_en) is disabled stores.

이후, 도 3b의 신호 중 로우인에이블(R_en) 신호가 로우의 각 단위 픽셀에 인가되어 이미지 데이터 신호가 컬럼의 공통 접점(31)에 인가되면, CDS(36)의 스위 치a(32a)가 외부에서 인가되는 데이터 샘플링 구동신호에 의해 'C' 구간 동안 데이터 샘플링(SD, data sampling)을 진행하여 커패시터a(33a)에 그 값을 저장하고 비교기a(34a)를 거쳐 MUX(35)로 데이터 신호전압을 인가한다. Thereafter, when applied to Figure 3b of the row enable (R_en) signal is applied to the image data signals are the common contact 31 of the columns of the respective unit pixels of the row of the signal, the switch a (32a) of the CDS (36) progress data sampling (SD, data sampling) for a 'C' section by data sampled drive signal is applied from the outside to store the values ​​in a capacitor a (33a) and through the comparator a (34a) the data to the MUX (35) and it applies a signal voltage.

데이터 샘플링(SD)의 완료 후, 리셋(RST) 신호가 인가되고, 로우인에이블이 종료되면, 다음의 영상처리데이터를 처리하기 위한 CDS(36)의 스위치b(32b)가 외부에서 인가되는 리셋 샘플링 구동신호에 의해 'A' 구간 동안 리셋 샘플링(SR, reset sampling)을 진행하여 커패시터b(33b)에 리셋 전압을 저장하고 비교기b(34b)를 거쳐 MUX(35)로 신호를 인가한다. After the completion of the data sampling (SD), a reset (RST) signal is applied and a row is when the enable is shut down, reset switch b (32b) of the CDS (36) for processing the imaging data of the applied externally proceed with the reset sampling (SR, reset sampling) for the 'a' interval by sampling the drive signal to the reset voltage stored in the capacitor b (33b) and applies the signal to the MUX (35) via the comparator b (34b).

이러한 일련의 신호(R_en, SD, RST, SR)가 한 주기동안 진행되면 단위 픽셀에 저장된 이미지 데이터를 획득하게 되고, 차등증폭기(37, SHA, Sample and Hold Amplifier), PGA(38, Programmable Gain Amplifier) 및 ADC(39, Analog-Digital Converter) 등을 통해 이미지 데이터를 출력하게 된다. This series of signals (R_en, SD, RST, SR) is when to proceed for a period and acquires the image data stored in the unit pixel, a differential amplifier (37, SHA, Sample and Hold Amplifier), PGA (38, Programmable Gain Amplifier ) and the ADC (39, Analog-Digital Converter), and outputs the image data through the like.

결국, 리셋 샘플링 구간('A')과 데이터 샘플링 구간('C')동안 각 커패시터에 저장된 전위차의 크기 이미지에 의해 각 레벨의 따른 이미지 처리 데이터 값이 결정된다. As a result, the processed image data value corresponding to each level is determined by the size of the image of the potential difference stored in each capacitor during the reset sampling interval ( 'A') and the data sampling interval ( 'C'). 즉, 고조도의 경우에는 이미지 처리 데이터 값이 상대적으로 크고, 저조도의 경우에는 이미지 처리 데이터 값이 상대적으로 작다. That is, when the rising is also a processed image data value is relatively large and, in the case of low light, the image-processed data value is relatively small.

그러나, 도 3a 내지 도 3c에 도시된 처리 과정을 통해 출력되는 이미지 데이터 신호를 통해 디스플레이되는 이미지는 실제 사람의 눈으로 보이는 이미지과 상당한 오차를 갖게 된다. However, even an image to be displayed via the image data signal that is output via the process shown in Fig. 3a to 3c will have a significant error yimijigwa seen through the eyes of a real person. 예를 들면, 태양과 같은 강한 광원이 입력되었을 경우, 디스플레이되는 화면상에서 태양주변의 화면이 검게 나타나는 왜곡 현상이 발생하는 등의 이미지 오차가 존재하는 것이다. For example, to when a strong light source such as the sun is input, an image error such as that of the sun around the screen to be displayed on the screen appears black, distortion occurs there. 이러한 이미지 왜곡 현상은 고조도의 경우 이미지 처리 데이터 값이 지나치게 크기 때문에 발생하는 경우가 대부분이다. These image distortions are in most cases caused by the case of the rising is also a processed image data value too large.

따라서, 이와같은 종래의 기술은 샘플링 과정을 두번하게 되기 때문에 신호처리 속도가 지연되어 고속 프레임을 갖는 이미지 센서를 제작하기 어려운 문제점이 있었다. Therefore, such a conventional technique, such as is the signal processing speed delay because it was twice the sampling process is difficult to manufacture an image sensor having a high frame rate.

따라서, 본 발명은 상기와 같은 종래 기술의 제반 단점과 문제점을 해결하기 위한 것으로, 아날로그 CDS 블록이 생략 가능하여 샘플링 과정이 한번만 가능하고, 각각의 컬럼별로 이미지 데이터 값을 저장할 수 있어 저조도의 환경에서 고속으로 데이터 신호 처리가 가능한 고속 프레임을 갖는 이미지 센서를 제공함에 본 발명의 목적이 있다. Accordingly, the invention is intended to solve various shortcomings and problems of the prior art, the analog CDS block is optional and available once the sampling process, and can store the image data value for each column in the low-illuminance environment the purpose of the present invention an image sensor having a high speed at a high speed frame, the data signal can be processed to provide.

본 발명의 상기 목적은 차등증폭기, PGA 및 ADC를 포함하여 구성된 이미지 센서에 있어서, 화소부; The object of the present invention, in the image sensor is configured including a differential amplifier, PGA and ADC, a pixel portion; 상기 화소부로부터 인가되는 이미지 데이터 신호의 전압 강하가 완료된 후 데이터 전압을 샘플링하기 위한 데이터샘플링 신호에 따라 구동되는 스위치; Switch that is driven in accordance with the data sampling signal for sampling a data voltage after the voltage drop of the image data signal supplied from the display unit is completed; 상기 스위치로부터 인가되는 상기 데이터 전압을 저장하기 위한 커패시터 및 상기 커패시터에 저장된 상기 데이터 전압과 외부에서 인가되는 램프 전압의 기준전압을 비교하기 위한 비교기를 포함하는 고속 프레임을 갖는 이미지 센서 에 의해 달성된다. It is achieved by an image sensor having a high speed frame including a comparator for comparing the reference voltage of the lamp voltage of the data voltage stored in the capacitor and the capacitor for storing the data voltage applied from the switch and which is applied externally.

이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다. Prior to this, the specification and are should not be construed as limited to the term general and dictionary meanings used in the claims, the inventor accordingly the concept of a term to describe his own invention in the best way It interpreted based on the meanings and concepts corresponding to technical aspects of the present invention on the basis of the principle that can be defined.

따라서, 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일 실시예에 불과할 뿐이고 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있음을 이해하여야 한다. Accordingly, the configuration shown in the examples and figures disclosed herein are in not intended to limit the scope of the present merely nothing but the embodiment most preferred embodiment of the present invention invention, a variety that can be made thereto according to the present application point It should be understood that there are equivalents and modifications.

이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. Reference to the accompanying drawings, a description of a preferred embodiment of the present invention;

도 4a 및 도 4b는 본 발명에 따른 고속 프레임을 갖는 이미지 센서를 나타내는 도면이다. Figures 4a and 4b is a diagram showing an image sensor having a high frame rate in accordance with the present invention. 도 4a 및 도 4b를 참조하면, 단위 픽셀을 제작함에 있어서 일반 반도체의 MOS 공정만으로 상기 단위 픽셀을 형성한다. When FIG. 4a and FIG. 4b, to form the unit pixel MOS process only in the normal semiconductor manufacturing as a unit pixel. 상기 단위 픽셀의 구조에서 수광부분은 광 입사에 의한 광전변환 방식을 사용하는 PMOS(400)로 이루어지고, 상기 PMOS(400)에 연결되어 스위치 역할을 수행하는 NMOS(405)를 포함하여 이루어진 1PMOS(400)와 1NMOS(405)의 2-트랜지스터 구조인 단위 픽셀 구조를 형성한다. 1PMOS made in the structure of the unit pixel light receiving portion comprises an NMOS (405) for performing comprise a PMOS (400) using a photoelectric conversion system, coupled to the PMOS (400) to switch the role of the light input ( 400) and forms a 2-transistor structure of the unit pixel structure of 1NMOS (405).

따라서, 본 발명은 종래의 하나의 포토 다이오드와 3-트랜지스터 또는 하나의 포토 다이오드와 4-트랜지스터 구조의 단위 픽셀을 2-트랜지스터(400, 405) 구조로 구현함으로써 단위 픽셀의 피치 사이즈가 작아지며, 또한 종래의 리셋과 같은 제어(control) 신호가 없으므로 픽셀의 레이아웃(Layout)에서 메탈 라인이 줄어들기 때문에 단위 픽셀의 구조를 단순화할 수 있다. Accordingly, the invention is implemented by a conventional single photodiode and three-transistor or a photo diode and a transistor structure of a four-unit pixel 2-transistor (400, 405) structure, the smaller the pitch size of the unit pixel, in addition, since there is no control (control) signal such as a conventional reset because the metal line in the reduced layout (layout) of pixels to simplify the structure of the unit pixel.

본 발명의 구동원리는 다음과 같다. Driving principle of the present invention is as follows. NMOS와 동일한 기판상에 형성된 PMOS의 소스에 전압을 인가하면, PMOS의 N-well은 전기적으로 중성상태인 공핍 영역(depletion region)이 형성되게 된다. When voltage is applied to the source of a PMOS formed on the same substrate as the NMOS, N-well of the PMOS is the electrically neutral state, the depletion region (depletion region) is to be formed. 이후, 수광부인 PMOS로 빛을 받아 광자(photon)가 공핍 영역인 N-well에 입사되면 EHP(electron hole pair)가 생성되며 이로 인하여 PMOS 소자의 게이트 저면에 P채널이 형성된다. Then, when receiving the light by the light receiving PMOS photon (photon) is incident on the N-well in the depletion region and is generated (electron hole pair) EHP Due to this the P-channel is formed in the bottom gate of the PMOS device. PMOS와 연결된 NMOS에 형성된 셀렉트 게이트에 전압이 인가되고 NMOS에 형성된 소스와 드레인 사이에 N채널이 형성되어 PMOS에 형성된 신호 전하를 받아 출력신호를 내보내게 된다. Voltage is applied to the select gate is formed on the NMOS and PMOS are connected to the N channel between the source and the drain formed in the NMOS is formed receives the signal charges formed in the PMOS is to export the output signal.

종래의 포토 다이오드는 광의 세기가 임계지점 이상이 되어야 전류가 흐르게 되어 선형적으로 광의 세기가 증가할수록 전류가 증가하는 경향을 보이게 되나, 본 발명의 PMOS로 구현된 이미지 센서 픽셀은 빛을 받는 즉시 전류가 흐르게 되는 구조로 이루어져 암전류가 없으며, A 영역에서는 소량의 빛의 변화에 대한 전류 변화의 기울기는 매우 급격한 양상을 알 수 있으며, B 영역에서는 빛의 변화에 대한 전류 변화의 기울기가 비교적 완만한 양상을 나타난다(도 4c 본 발명의 씨모스 단위 픽셀에서 빛의 세기 변화에 따른 PMOS 전류 변화를 나타내는 도면 참조). Conventional photodiode flows the intensity of the light, the current must be above the critical point, the more the intensity of light increases linearly, but show a tendency of the current is increased, the image sensor pixel implemented in the present invention PMOS immediately current receiving light no dark current constructed in a structure to flow, a region in the gradient of the change in current for a change in the amount of light can be seen a very sharp pattern, B area, the slope of the change in current for a change in the light relatively gentle aspect to appear (see view showing the PMOS current changes according to the intensity variation of the light in the Figure 4c CMOS unit pixel of the present invention).

따라서, 본 발명은 종래의 리셋과 같이 제어신호가 없으므로 픽셀의 레이아웃(layout)에서 메탈 라인이 줄어들고 종래의 CDS(Correlated Double Sampling)의 생략이 가능하여 샘플링 처리도 한번만 하기 때문에 기존의 단위 화소에 비하여 피치 사이즈가 줄어들 수 있으며, 또한 종래의 CMOS 이미지 센서의 경우 하나의 광자 가 하나의 전자-정공쌍을 생성시키는 반면, 본 발명의 PMOS 수광소자는 하나의 광자가 증폭된 광전류를 생성시키므로 광전류의 전류 이득이 100~1000에 달하여 소량의 빛이 입사되는 저조도에서도 이미지의 구현이 가능하며, 종래의 센서보다 전하 축적 시간을 100~1000배 줄일 수 있어 전하 축적 시간이 1프레임 또는 1라인이 아닌 수십 클락(Clock) 지연만으로 충분하므로 광 집속 시간(Integration Time)이 불필요하여 고속의 동영상 구현을 가능하게 한다. Accordingly, the invention is not the control signal as in the conventional reset by the metal line in the pixel layout (layout) is less possible to omit a conventional CDS (Correlated Double Sampling), because once the sampling process than the conventional unit pixel and the pitch size can be reduced, in the case of a conventional CMOS image sensor, a single-photon one electron-while to produce electron-hole pairs, PMOS light-receiving element of the present invention, because generating a one-photon amplification photoelectric current of the photoelectric current tens gain is not of images implemented in low-light is a small amount of light incident reaches the 100 to 1000 from, the charge accumulation time is one frame or one line can than conventional sensor reduces the charge storage time times 100-1000 Clark it is sufficient (Clock) delay and allows for high-speed video implemented by unnecessary light focusing time (Integration time).

부가적으로, 본 발명의 씨모스 이미지 센서의 단위 화소 일반적인 MOS 공정으로 단위 화소를 구현하므로 기존의 CMOS 이미지 센서의 전용공정이 불필요하다. Additionally, since the implementation of the unit pixels in the pixel unit of the general MOS process, of a CMOS image sensor according to the present invention, it is not necessary to process only the conventional CMOS image sensor. 본 발명은 광 집속 시간이 거의 없이 PMOS에서 빛을 받아 NMOS를 통하여 출력하므로 스위치용 MOS의 누설전류에 의한 암전류를 제외하고 긴 광 집속 시간으로 인한 센서의 암전류를 극소화할 수 있다. The present invention may, except for the dark current caused by the MOS switch for current leakage because the receive and output light from the light focusing PMOS with little time through the NMOS and minimize the dark current due to long hours of light focusing sensor.

따라서, 종래의 씨모스 이미지 센서의 형성공정시 암전류를 방지하기 위하여 수광부의 표면에 에피층을 형성하는 공정이 불필요하며, 본원의 PMOS 수광소자는 하나의 광자가 증폭된 광전류를 생성하므로 빛을 단위 화소의 수광부에 모으기 위하여 단위화소의 상부에 마이크로 렌즈 형성공정이 불필요하다. Thus, the unnecessary step of forming an epitaxial layer on the surface of the light receiving portion in order to prevent the process when the dark current is formed of a conventional CMOS image sensor, so PMOS light-receiving element of the present application generates the one-photon amplified photocurrent unit light it is not necessary to micro-lens forming process the upper portion of the unit pixel in order to collect the light receiving portion of pixels. 이러한 공정들을 모두 생략할 수 있으므로 단가가 저렴한 효과를 얻을 수 있게 되는 것이다. It is possible to omit all of these processes will be able to get the cheapest price effect.

도 4a 내지 도 4e에 도시된 처리 과정을 보면 다음과 같다. In the process shown in Figure 4a to Figure 4e as follows. 다수의 단위 픽셀로 이루어지는 로우(row)에 셀렉트 신호가 인가되면, 다수의 단위 픽셀에서 로우인에이블(R_en, row enable) 구간동안 캡쳐(capture)된 이미지 데이터 신호가 컬럼의 공통 접점(410, common)으로부터 인가된다. If the row (row) comprising a plurality of unit pixel applied to the select signal, a row in a plurality of unit pixels enable (R_en, row enable) section for capture (capture) the image data signal is the common connection (410, common column ) it is applied from. 이미지 데이터 신호에는 밝은 빛의 데이터 신호인 고조도 신호로부터 어두운 빛의 데이터 신호인 저조도 신호에 이르기까지 주위 환경에 따른 다양한 레벨의 조도에 해당하는 데이터 신호가 포함된다. Image is the data signal includes a data signal corresponding to the light intensity of different levels according to the ambient environment to the data signal is a low light dim light signal of a signal rising from a data signal of a bright light.

다양한 레벨의 조도에 따른 데이터 신호는 각 레벨에 따라 인가된 이미지 데이터 전압을 강하시킨다. Data signal according to the roughness of the various levels is thereby lowering the image data voltage applied to each level. 즉, 저조도 데이터 신호는 이미지 데이터 전압을 상대적으로 적게 강하시키는 반면, 고조도 데이터 신호는 이미지 데이터 전압을 상대적으로 많이 강하시킨다. That is, the low-light data signal, thereby rising also the data signal is relatively large drop in voltage, whereas the image data of relatively small drop in the image data voltage. 즉, 본 발명은 종래기술과 달리 CDS가 없기 때문에 샘플링을 한번만 처리할 수 있다. That is, the present invention can handle the sampled only once, because, unlike the prior art CDS. 대신 도 4b에 도시한 바와 같이, 컬럼 별로 디지털 값을 병렬로 연결하여 데이터 값을 저장할 수 있게 하였다. Instead, as shown in Figure 4b, by connecting a digital value for each column in parallel, it was able to store a data value.

도 4e는 본 발명에 따른 각 조도 레벨에 따른 데이터 신호의 전압 강하 현상을 나타낸 것이다. Figure 4e shows the voltage drop of the data signal in accordance with each luminance level in accordance with the present invention. 도 4e에서는 설명의 편의상 세가지 레벨을 도시하였지만 실제는 이보다 훨씬 다양한 레벨의 데이터 신호가 존재할 수 있다. In Figure 4e been shown for convenience of explanation three levels actually, there may be much different than the level of the data signal.

도 4e의 'A' 구간 및 'C' 구간에서는 신호의 변동이 없는 안정화(stable) 구간이며 'B' 구간은 신호의 전압 강하가 발생하는 구간이다. In Fig. 'A' section and a 'C' section 4e of stabilization without a variation in the signal (stable) region is 'B' period is a period in which the voltage drop of the signal occurs. 도 4c와 같이 신호 중 로우인에이블(R_en) 신호가 로우(row)의 각 단위 픽셀에 인가되어 이미지 데이터 신호가 컬럼의 공통 접점(410)에 인가되면, 'B' 구간 동안 리셋샘플링(SR, sampling reset) 없이 커패시터(415)에 그 값이 저장되고 비교기(420)를 통해 MUX(425)로 신호가 인가된다. If also the signal of row enable (R_en) signal as shown in 4c is applied to each of the unit pixels of the row (row) is applied to the common contact point 410 of the image data signal column, 'B' interval reset sampling (SR while, the value is stored in the capacitor 415 is reset without sampling) and is a signal to the MUX (425) through a comparator 420 is applied. 데이터 샘플링 신호는 화소부에 인가되는 하나의 로우인에이블 신호구간동안 인에이블되는 신호이다. A data sampling signal is a signal that is enabled for a picture element part an enable signal interval one row to be applied to.

이러한 일련의 신호(R_en, SD)가 한 주기동안 진행되면 단위 픽셀에 저장된 이미지 데이터를 획득하게 되고, 리셋 셈플링에 해당하는 일정 전압을 내부적으로 발생시켜 차등증폭기(430, SHA, Sample and Hold Amplifier) 입력에 한쪽에는 데이터를 한쪽에는 내부적으로 발생시킨 전압(리셋 셈플링에 해당)을 인가하여 신호처리를 하고 이후, PGA(435, Programmable Gain Amplifier) 및 ADC(440, Analog-Digital Converter) 등을 통해 이미지 데이터를 출력하게 된다. This series of signals (R_en, SD) is a when the period proceeds during and acquires the image data stored in the unit pixel, the reset sempeul to generate a constant voltage that corresponds to the ring internally differential amplifier (430, SHA, Sample and Hold Amplifier ), the voltage that caused internally at one to one, the data input (after the signal processing is applied to the reset sampling), PGA (435, Programmable Gain Amplifier) ​​and ADC (440, Analog-Digital Converter), etc. through, and it outputs the image data.

이는 각 컬럼 별로 동시에 아날로그/디지털 변환되는 방식을 사용하는 것으로, 각 컬럼마다 신호를 저장할 수 있다. Which may store a signal to be used at the same time how the conversion / D for each column, for each column. 예를 들어 8 비트일 경우(128 clk가 필요) 1H(로우와 로우 사이의 홀딩시간, 즉 다음 로우로 가는 시간 동안 신호를 보냄)가 불과 135 clk으로 가능하기 때문에 표준인 기존의 858 clk 보다 빠른 이미지 처리가 가능하다. For example, if an 8-bit one (128 clk is necessary) 1H (row and the holding time between the rows, i.e., it sends the signal for a time to go to the next row) is only possible in 135 clk because of the fast than the existing 858 standard clk it is possible to image processing. 즉, 27MHz 기준으로 약 30 프레임에서 약 180 프레임까지 향상시킬 수 있다. That is, it is possible to improve from approximately 30 to approximately 180 frames to the frame 27MHz reference. (column parallel ADC의 counter를 27MHz로 동작시켜서 256clk를 128clk로 줄임) (By operating the counter in a column parallel ADC 27MHz reducing 256clk to 128clk)

즉, 단위 픽셀을 포함하는 화소부로부터 인가되는 이미지 데이터 신호가 스위치(445)를 통해 데이터 전압을 샘플링하기 위한 데이터 샘플링 신호에 따라 구동된다. That is, the image data signals from the pixel unit including a unit pixel is driven in accordance with the data sampling signal for sampling a data voltage through the switch 445. 그러면 커패시터(415)에서 스위치(445)로부터 인가되는 데이터 전압을 저장하고, 비교기(420)에서 데이터 전압과 램프신호로 부터 입력되는 기준전압과 비교하여 차등증폭기(430), PGA(435) 및 ADC(440) 등을 통해 이미지 데이터를 출력한다. The capacitor 415 by the switch 445 from the storage to the data voltage applied to the comparator 420, differential amplifier 430 is compared with a reference voltage that is input from the data voltage and the ramp signal from, PGA (435) and an ADC 440 and outputs the image data through the like.

본 발명은 이상에서 살펴본 바와 같이 바람직한 실시예를 들어 도시하고 설명하였으나, 상기한 실시예에 한정되지 아니하며 본 발명의 정신을 벗어나지 않는 범위 내에서 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양 한 변경과 수정이 가능할 것이다. A person present invention with a preferred embodiment example of skill in the belonging to this but shown and described, the art at without departing from the spirit of the invention shall not be limited to the above-described embodiment the range invention art As described above the various changes and modifications will be possible by.

따라서, 본 발명의 고속 프레임을 갖는 이미지 센서는 아날로그 CDS 블록이 생략 가능하여 샘플링 과정이 한번만 가능하고, 각각의 컬럼별로 이미지 데이터 값을 저장함으로써 픽셀 자체의 피치 사이즈(pitch size)와 구현 면적을 줄일 수 있고, 광 집속 시간이 불필요하여 저조도에서 고속의 동영상 구현이 가능한 효과가 있다. Accordingly, the image sensor having a high frame rate of the present invention, the analog CDS block is not possible, the sampling process is once possible, by storing the image data values ​​for each of the column to reduce the pitch size (pitch size) and the implementation area of ​​the pixel itself and it can, by unnecessary light focusing time there is an effect capable of high-speed implementations of video in low light.

Claims (3)

  1. 차등증폭기, PGA 및 ADC를 포함하여 구성된 이미지 센서에 있어서, In the image sensor is configured including a differential amplifier, PGA and ADC,
    화소부; A pixel portion;
    상기 화소부로부터 인가되는 이미지 데이터 신호의 전압 강하가 완료된 후 데이터 전압을 샘플링하기 위한 데이터샘플링 신호에 따라 구동되는 스위치; Switch that is driven in accordance with the data sampling signal for sampling a data voltage after the voltage drop of the image data signal supplied from the display unit is completed;
    상기 스위치로부터 인가되는 상기 데이터 전압을 저장하기 위한 커패시터; A capacitor for storing the data voltage supplied from the switch; And
    상기 커패시터에 저장된 상기 데이터 전압과 외부에서 인가되는 램프 전압의 기준전압을 비교하기 위한 비교기 A comparator for comparing the data voltage with a reference voltage of the lamp voltage to be applied from the outside is stored in the capacitor
    를 포함하며, It includes,
    상기 화소부는 하나의 NMOS와 하나의 PMOS 수광 소자를 구비한 단위 픽셀의 조합으로 구성된 고속 프레임을 갖는 이미지 센서. The pixel portion has a high frame rate image sensor consisting of a combination of one having one NMOS and one PMOS light receiving element unit pixel.
  2. 삭제 delete
  3. 제 1 항에 있어서, According to claim 1,
    상기 데이터 샘플링 신호는 화소부에 인가되는 하나의 로우인에이블 신호구간동안 인에이블되는 고속 프레임을 갖는 이미지 센서. The sampled data signal is an image sensor having a high frame rate that is enabled during display unit enable signal interval one row to be applied to.
KR1020050106195A 2005-11-07 2005-11-07 Image sensor with high frame KR100748426B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050106195A KR100748426B1 (en) 2005-11-07 2005-11-07 Image sensor with high frame

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020050106195A KR100748426B1 (en) 2005-11-07 2005-11-07 Image sensor with high frame
PCT/KR2006/001332 WO2007052873A1 (en) 2005-11-07 2006-04-12 Image sensor with high frame

Publications (2)

Publication Number Publication Date
KR20070049016A KR20070049016A (en) 2007-05-10
KR100748426B1 true KR100748426B1 (en) 2007-08-10

Family

ID=38006004

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050106195A KR100748426B1 (en) 2005-11-07 2005-11-07 Image sensor with high frame

Country Status (2)

Country Link
KR (1) KR100748426B1 (en)
WO (1) WO2007052873A1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9369144B2 (en) 2013-07-19 2016-06-14 Samsung Electronics Co., Ltd. Analog-to-digital converter, image sensor including the same, and image processing device including the image sensor

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7961127B2 (en) * 2007-07-23 2011-06-14 Micron Technology, Inc. Variable gain stage having same input capacitance regardless of the stage gain
KR101031591B1 (en) * 2010-11-17 2011-04-27 주식회사 룩센테크놀러지 High speed and large scale photon counting x-ray dynamic image sensor, x-ray dynamic imaging apparatus and method thereof

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100494102B1 (en) 2004-10-29 2005-05-30 엠텍비젼 주식회사 Image sensor with expanding dynamic range

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100399899B1 (en) * 2001-11-03 2003-09-29 주식회사 하이닉스반도체 Image sensor having test mode testing circuit
JP2006020171A (en) * 2004-07-02 2006-01-19 Fujitsu Ltd Differential comparator, analog/digital converter, imaging apparatus

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100494102B1 (en) 2004-10-29 2005-05-30 엠텍비젼 주식회사 Image sensor with expanding dynamic range

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9369144B2 (en) 2013-07-19 2016-06-14 Samsung Electronics Co., Ltd. Analog-to-digital converter, image sensor including the same, and image processing device including the image sensor

Also Published As

Publication number Publication date
WO2007052873A1 (en) 2007-05-10
KR20070049016A (en) 2007-05-10

Similar Documents

Publication Publication Date Title
US6115066A (en) Image sensor with direct digital correlated sampling
US6535247B1 (en) Active pixel sensor with capacitorless correlated double sampling
US7829832B2 (en) Method for operating a pixel cell using multiple pulses to a transistor transfer gate
Sugawa et al. A 100 dB dynamic range CMOS image sensor using a lateral overflow integration capacitor
US5892540A (en) Low noise amplifier for passive pixel CMOS imager
US7256382B2 (en) Solid state imaging device, method of driving solid state imaging device and image pickup apparatus
JP4609428B2 (en) The solid-state imaging device, a driving method and an imaging apparatus of a solid-state imaging device
US6326230B1 (en) High speed CMOS imager with motion artifact supression and anti-blooming
EP1900191B1 (en) Cmos image sensor pixel with selectable binning
US7091531B2 (en) High dynamic range pixel amplifier
US20050083421A1 (en) Dynamic range enlargement in CMOS image sensors
US10257452B2 (en) Solid-state image pickup apparatus, signal processing method for a solid-state image pickup apparatus, and electronic apparatus
EP0957630B1 (en) Column amplifier architecture in an active pixel sensor
US20050128327A1 (en) Device and method for image sensing
JP3844699B2 (en) Variable gain amplifier
Aw et al. A 128/spl times/128-pixel standard-CMOS image sensor with electronic shutter
US7456886B2 (en) Image pickup apparatus
JP3944829B2 (en) A solid-state imaging device and a driving method
US8599293B2 (en) Method, apparatus and system providing a storage gate pixel with high dynamic range
KR100660866B1 (en) Pixel circuit and method for implementing low noise global shutter operation in image sensor
US7342212B2 (en) Analog vertical sub-sampling in an active pixel sensor (APS) image sensor
US6867806B1 (en) Interlace overlap pixel design for high sensitivity CMOS image sensors
US7375748B2 (en) Differential readout from pixels in CMOS sensor
US7636115B2 (en) High dynamic range imaging device using multiple pixel cells
US7704781B2 (en) Pixel cells in a honeycomb arrangement

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110207

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee