KR100409233B1 - Method of Manufacturing Polycrystalline Silicon Thin Film Transistor using Excimer Laser annealing - Google Patents
Method of Manufacturing Polycrystalline Silicon Thin Film Transistor using Excimer Laser annealing Download PDFInfo
- Publication number
- KR100409233B1 KR100409233B1 KR10-2000-0064166A KR20000064166A KR100409233B1 KR 100409233 B1 KR100409233 B1 KR 100409233B1 KR 20000064166 A KR20000064166 A KR 20000064166A KR 100409233 B1 KR100409233 B1 KR 100409233B1
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- silicon thin
- excimer laser
- polycrystalline silicon
- amorphous silicon
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 124
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract description 76
- 238000005224 laser annealing Methods 0.000 title claims abstract description 30
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 21
- 238000000034 method Methods 0.000 claims abstract description 74
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 55
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 43
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 43
- 230000008569 process Effects 0.000 claims abstract description 41
- 239000010408 film Substances 0.000 claims abstract description 40
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 150000002500 ions Chemical class 0.000 claims abstract description 20
- 230000001678 irradiating effect Effects 0.000 claims abstract description 19
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 19
- 238000000151 deposition Methods 0.000 claims abstract description 16
- 239000012535 impurity Substances 0.000 claims abstract description 15
- 238000000059 patterning Methods 0.000 claims abstract description 11
- 239000011521 glass Substances 0.000 claims abstract description 9
- 229910052751 metal Inorganic materials 0.000 claims description 7
- 239000002184 metal Substances 0.000 claims description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 5
- 150000004767 nitrides Chemical class 0.000 claims description 5
- 230000003213 activating effect Effects 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims 2
- 239000010703 silicon Substances 0.000 claims 2
- 229920005591 polysilicon Polymers 0.000 claims 1
- 230000008859 change Effects 0.000 description 8
- 238000010438 heat treatment Methods 0.000 description 6
- 239000007788 liquid Substances 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 5
- 238000002425 crystallisation Methods 0.000 description 3
- 230000008025 crystallization Effects 0.000 description 3
- 230000001939 inductive effect Effects 0.000 description 3
- 230000008018 melting Effects 0.000 description 3
- 238000002844 melting Methods 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- 238000000137 annealing Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 238000010899 nucleation Methods 0.000 description 2
- 230000006911 nucleation Effects 0.000 description 2
- 239000012071 phase Substances 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 238000004627 transmission electron microscopy Methods 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 238000003917 TEM image Methods 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 229910001423 beryllium ion Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000006356 dehydrogenation reaction Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000001889 high-resolution electron micrograph Methods 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000007791 liquid phase Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 238000001953 recrystallisation Methods 0.000 description 1
- 238000002310 reflectometry Methods 0.000 description 1
- 238000010942 self-nucleation Methods 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 238000002207 thermal evaporation Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
- H10K71/40—Thermal treatment, e.g. annealing in the presence of a solvent vapour
- H10K71/421—Thermal treatment, e.g. annealing in the presence of a solvent vapour using coherent electromagnetic radiation, e.g. laser annealing
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
- G02F1/133738—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers for homogeneous alignment
Abstract
본 발명은 엑시머 레이저 어닐링 공정방법을 이용한 다결정 실리콘 박막 트랜지스터의 제조방법에 관한 것으로, (1) 산화막이 형성된 웨이퍼 또는 유리기판위에 비정질 실리콘 박막을 형성하는 단계와, (2) 사진공정을 이용하여 상기의 비정질 실리콘 박막위의 감광막을 패터닝한 후 불순물 이온을 주입하는 단계와, (3) 상기의 비정질 실리콘 박막과 감광막 패턴 위에 알루미늄박막을 증착한 후 리프트오프공정으로 감광막과 감광막위의 알루미늄박막을 제거하여 알루미늄 패턴을 형성하는 단계와, (4) 상기의 비정질 실리콘 박막위에 1차 엑시머 레이저를 조사하여 다결정화시키는 단계와, (5) 상기의 다결정 실리콘 박막 최상부의 알루미늄 패턴을 제거한 후 2차 엑시머 레이저를 조사하여 소오스와 드레인에 주입된 이온을 활성화시키는 단계를 포함하여 구성되는 다결정 실리콘 활성층 및 다결정 실리콘 박막트랜지스터의 제조방법을 제공함으로써, 종래의 수백 ㎚의 그레인 크기를 수 ㎛ 정도까지 증가시켜 다결정 실리콘 박막내의 그레인 경계의 밀도를 현저히 감소시킴으로써 전자의 흐름을 원활하게 하여 소자의 이동도 특성을 향상시킬 뿐만 아니라 누설 전류 억제에도 효과적이다.The present invention relates to a method of manufacturing a polycrystalline silicon thin film transistor using an excimer laser annealing process method, comprising the steps of: (1) forming an amorphous silicon thin film on a wafer or glass substrate on which an oxide film is formed; and (2) using a photo process. Patterning the photoresist film on the amorphous silicon thin film of and implanting impurity ions, (3) depositing an aluminum thin film on the amorphous silicon thin film and the photoresist pattern, and then removing the photoresist film and the aluminum thin film on the photoresist by a lift-off process. Forming an aluminum pattern; (4) irradiating a primary excimer laser on the amorphous silicon thin film to polycrystallize; and (5) removing the aluminum pattern on the top of the polycrystalline silicon thin film, and then performing a secondary excimer laser. Irradiating to activate the ions implanted in the source and drain By providing a method of manufacturing a polycrystalline silicon active layer and a polycrystalline silicon thin film transistor constituted, by increasing the conventional grain size of several hundred nm to about a few μm to significantly reduce the density of grain boundaries in the polycrystalline silicon thin film to facilitate the flow of electrons In addition to improving the mobility characteristics of the device, it is also effective in suppressing leakage current.
Description
본 발명은 엑시머 레이저 어닐링을 이용한 다결정 실리콘 박막 트랜지스터의 제조방법에 관한 것으로써, 특히 엑시머 레이저 어닐링 공정방법을 이용하여 다결정 실리콘 박막에 내재되어 있는 그레인 경계의 밀도를 감소시킴으로써 높은 이동도를 갖으며 누설전류를 억제할 수 있는 다결정 실리콘 박막 트랜지스터의 제조방법에 관한 것이다.The present invention relates to a method for manufacturing a polycrystalline silicon thin film transistor using excimer laser annealing, in particular, by using an excimer laser annealing process method to reduce the density of grain boundaries inherent in the polycrystalline silicon thin film to have high mobility and leakage The present invention relates to a method for manufacturing a polycrystalline silicon thin film transistor capable of suppressing a current.
능동 구동 액정디스플레이(Active Matrix-Liquid Crystal Display ; AM-LCD)의 스위칭 소자로서 비정질 실리콘 박막 트랜지스터(Amorphous Silicon Thin Film Transistor ; a-Si TFT)가 널리 이용되어 왔으나, 현재 연구 추세는 LCD의 고화질화 요구에 따라 비정질 실리콘 박막 트랜지스터보다 동작 속도가 빠른 다결정 실리콘 박막 트랜지스터(Polycrystalline Silicon Thin Film Transistor ; poly-Si TFT)를 스위칭 소자로 이용하고 있다.Amorphous Silicon Thin Film Transistors (a-Si TFTs) have been widely used as switching elements of Active Matrix-Liquid Crystal Displays (AM-LCDs), but current research trends demand high quality LCDs. Accordingly, polycrystalline silicon thin film transistors (poly-Si TFTs), which operate faster than amorphous silicon thin film transistors, are used as switching devices.
다결정 실리콘 박막트랜지스터의 제작 방법은 비정질 실리콘 박막트랜지스터의 제작방법에서 결정화 공정이 추가되며 이 결정화 공정에 열처리방법과 엑시머 레이저를 이용하는 방법이 사용될 수 있다. 상기의 방법중에서 LCD의 기판으로 사용되는 유리기판이 600℃ 이상이 되는 일반적인 열처리 공정에 견딜 수가 없기 때문에 엑시머 레이저를 이용한 어닐링 방법이 주로 사용되는데, 엑시머 레이저 어닐링은 높은 에너지를 갖는 레이저 빔을 비정질 실리콘박막에 조사하는 것으로써 수십 nsec 정도의 순간적인 가열에 의해 결정화가 일어나므로 유리 기판에 손상을 주지 않는 장점이 있다.The method of fabricating a polycrystalline silicon thin film transistor may include a crystallization process in a method of manufacturing an amorphous silicon thin film transistor, and a heat treatment method and an excimer laser may be used for the crystallization process. Among the above methods, an annealing method using an excimer laser is mainly used because the glass substrate used as the substrate of the LCD cannot withstand the general heat treatment process of 600 ° C. or more. Excimer laser annealing is mainly used to produce a laser beam having a high energy. By irradiating the thin film, since crystallization occurs by instantaneous heating of about several tens of nsec, there is an advantage of not damaging the glass substrate.
또한 엑시머 레이저를 이용하여 제작된 다결정 실리콘 박막의 전기적 특성이 일반적인 열처리 방법으로 제작된 다결정 실리콘 박막보다 우수하다. 이는 엑시머 레이저 조사에 의해 비정질 실리콘박막이 액체 상태로 용융된 후 고체로 고상화될 때 실리콘 원자들이 우수한 결정성을 갖는 그레인 형태로 재배열되기 때문으로 (Appl. Phys. Lett. vol. 63, no. 14, p. 1969, 1993) 비정질 실리콘 박막 트랜지스터의 전기적 이동도가 1 내지 2cm2/Vsec 정도이고, 일반적인 열처리 방법으로 제작된 다결정 실리콘 박막 트랜지스터의 전기적 이동도가 10 내지 20cm2/Vsec 정도인데 반해, 엑시머 레이저를 이용하여 제작된 다결정 실리콘 박막트랜지스터의 전기적 이동도는 100cm2/Vsec가 넘는 값을 가진다. (IEEE Trans. Electron Devices, vol. 36, no. 12, p. 2868, 1989)In addition, the electrical properties of the polycrystalline silicon thin film manufactured using the excimer laser are superior to the polycrystalline silicon thin film manufactured by the general heat treatment method. This is because the silicon atoms are rearranged in grain form with excellent crystallinity when the amorphous silicon thin film is melted in a liquid state and solidified by a solid by excimer laser irradiation (Appl. Phys. Lett. Vol. 63, no. 14, p. 1969, 1993) The electrical mobility of amorphous silicon thin film transistors is about 1 to 2 cm 2 / Vsec, and the electrical mobility of polycrystalline silicon thin film transistors fabricated by general heat treatment is about 10 to 20 cm 2 / Vsec. In contrast, the electrical mobility of the polycrystalline silicon thin film transistor fabricated using an excimer laser has a value of more than 100 cm 2 / Vsec. (IEEE Trans. Electron Devices, vol. 36, no. 12, p. 2868, 1989)
그러나 엑시머 레이저 어닐링을 이용하여 제작된 다결정 실리콘 박막트랜지스터의 전기적 특성이 전기적 이동도와 구동 전류 측면에서 우수하긴 하지만 이는 스위치-온(ON) 상태 특성에만 해당되는 것으로 스위치-오프(OFF) 상태에서는 누설 전류가 높게 흐른다. 이상적으로 스위치-OFF 상태에서는 누설 전류가 전혀 흐르지 않아야 하는 점을 감안하면 이는 다결정 실리콘 박막트랜지스터의 해결해야할 문제점으로 대두된다.However, although the electrical characteristics of polycrystalline silicon thin film transistors fabricated using excimer laser annealing are excellent in terms of electrical mobility and driving current, they are only applicable to the switch-on state characteristics, and the leakage current in the switch-off state. Flows high. Ideally, in the switched-off state, the leakage current should not flow at all, which is a problem to be solved in the polycrystalline silicon thin film transistor.
다결정 실리콘 박막트랜지스터의 누설 전류의 생성원인은 다음과 같다. 스위치-OFF 상태는 게이트(gate)의 스위치 OFF 작용에 의해 트랜지스터의 채널(channel) 양단 간에 즉, 소오스(source)와 드레인(drain)사이에 약 5∼10V 정도의 전압을 인가하더라도 소오스와 드레인사이에 전류가 흐르지 못하는 상태로서 소오스와 드레인사이 즉, 다결정 실리콘 채널에 높은 전계가 형성된다. 이러한 높은 전계가 형성된 환경에서 실리콘 원자간의 결합이 상대적으로 약한 그레인 경계 부위에서 전류의 공급원으로 작용하는 전자-홀 쌍이 생성되며, 이 전자-홀 쌍이 누설전류를 발생시킨다. (IEEE Trans. Electron Devices, vol. 32, no. 9, p. 1878, 1985)The causes of leakage current of polycrystalline silicon thin film transistors are as follows. In the switch-off state, even though a voltage of about 5 to 10V is applied across the transistor channel, that is, between a source and a drain, by a switch-off action of a gate, between the source and the drain. As a current does not flow in a high electric field between a source and a drain, that is, a polycrystalline silicon channel. In such a high electric field, electron-hole pairs are generated that act as a source of current at grain boundaries where the bonds between silicon atoms are relatively weak, and these electron-hole pairs generate leakage currents. (IEEE Trans. Electron Devices, vol. 32, no. 9, p. 1878, 1985)
또한, 다결정 실리콘 박막 내부의 그레인 경계는 스위치 ON 상태에서도 소자의 전기적 이동도를 저하시키는 요인이 되는데 그레인 경계는 실리콘 원자간의 결합이 끊어져 있거나 불완전하게 결합하고 있는 상태로서 전자가 이동하는데 장해요인으로 작용한다. 다결정 실리콘으로 제작된 소자가 비정질 실리콘으로 제작된 소자보다는 전기적 이동도가 높지만 단결정 실리콘으로 제작된 소자보다는 전기적 이동도가 낮은 이유가 바로 다결정 실리콘 내부에 높은 밀도로 존재하는 그레인 경계 때문이다.In addition, the grain boundary inside the polycrystalline silicon thin film causes deterioration of the electrical mobility of the device even in the switched-on state. The grain boundary is a state in which the bond between the silicon atoms is broken or incompletely bonded, which is an obstacle to electron movement. do. The device made of polycrystalline silicon has higher electrical mobility than the device made of amorphous silicon, but the electrical mobility is lower than that made of monocrystalline silicon because of the grain boundaries present at high density inside the polycrystalline silicon.
상기한 다결정 실리콘의 문제점을 해결할 수 있는 근본적인 방법은 그레인의 크기를 증가시켜 문제의 그레인 경계의 밀도를 낮게 하는 것이다. 그레인 크기를 증가시키는 일반적인 방법은 레이저 에너지를 증가시키거나 기판을 가열하는 방법이 있는데 박막 특성의 획기적인 향상을 가져다 줄 정도는 되지 않는다.A fundamental way to solve the problem of polycrystalline silicon described above is to increase the grain size to lower the density of grain boundaries in question. A common way to increase grain size is to increase laser energy or heat the substrate, but not enough to bring about dramatic improvements in thin film properties.
본 발명은 상기한 종래 기술의 문제점을 해결하기 위해 제안된 것으로써, 본 발명의 목적은 다결정 실리콘 박막트랜지스터의 채널내에 그레인 경계의 밀도를 감소시키기 위해 그레인의 크기를 증가시키고 그레인 경계를 질서적으로 배열하는 엑시머 레이저 어닐링 방법을 이용하여 다결정 실리콘 박막 트랜지스터의 제조방법을 제공하는 것이다.SUMMARY OF THE INVENTION The present invention has been proposed to solve the above problems of the prior art, and an object of the present invention is to increase the size of grain and order grain boundaries in order to reduce the density of grain boundaries in a channel of a polycrystalline silicon thin film transistor. The present invention provides a method for manufacturing a polycrystalline silicon thin film transistor using an excimer laser annealing method.
도 1은 종래의 엑시머 레이저 어닐링 방법을 나타내는 개략도.1 is a schematic view showing a conventional excimer laser annealing method.
도 2는 종래의 엑시머 레이저 어닐링 방법으로 제조된 다결정 실리콘 박막의 그레인 구조를 고해상도 전자현미경을 이용하여 측정한 사진.2 is a photograph of a grain structure of a polycrystalline silicon thin film manufactured by a conventional excimer laser annealing method using a high resolution electron microscope.
도 3은 본 발명에 따른 엑시머 레이저 어닐링 방법을 나타내는 개략도.3 is a schematic view showing an excimer laser annealing method according to the present invention.
도 4는 레이저 에너지 밀도 400mJ/cm2, 200℃의 기판의 조건에서 본 발명에 따른 엑시머 레이저 어닐링 방법으로 제조된 다결정 실리콘 박막의 그레인 구조를 고해상도 전자현미경을 이용하여 측정한 사진.4 is a photograph of a grain structure of a polycrystalline silicon thin film manufactured by an excimer laser annealing method according to the present invention under conditions of a substrate having a laser energy density of 400 mJ / cm 2 and 200 ° C. using a high resolution electron microscope.
도 5는 레이저 조사 후 시간 경과에 따른 비정질 실리콘 박막 내부의 온도변화를 나타낸 그래프.Figure 5 is a graph showing the temperature change inside the amorphous silicon thin film with time after the laser irradiation.
도 6은 레이저 에너지 밀도 400mJ/cm2, 상온의 기판의 조건에서 제조된 본 발명에 따른 다결정 실리콘 박막을 고해상도 전자현미경을 이용하여 측정한 사진.Figure 6 is a laser energy density of 400mJ / cm 2 , a photo of the polycrystalline silicon thin film prepared according to the present invention prepared under the conditions of the substrate at room temperature using a high-resolution electron microscope.
도 7은 비정질 실리콘 영역과 수평 성장 그레인 영역의 계면을 확대한 고해상도 전자현미경 사진.7 is a high resolution electron micrograph showing an enlarged interface between an amorphous silicon region and a horizontal growth grain region.
도 8은 레이저 에너지와 기판 온도에 따른 수평 성장 그레인의 크기 변화를 나타내는 그래프.8 is a graph showing the change in the size of the horizontal growth grain with the laser energy and the substrate temperature.
도 9는 종래의 다결정 실리콘 박막 트랜지스터 소자구조의 평면도.9 is a plan view of a conventional polycrystalline silicon thin film transistor element structure.
도 10은 종래의 다결정 실리콘 박막 트랜지스터 소자구조의 단면도.10 is a cross-sectional view of a conventional polycrystalline silicon thin film transistor element structure.
도 11은 본 발명에 의한 다결정 실리콘 박막 트랜지스터 소자구조의 평면도.11 is a plan view of a polycrystalline silicon thin film transistor element structure according to the present invention.
도 12는 본 발명에 의한 다결정 실리콘 박막 트랜지스터 소자구조의 단면도.12 is a cross-sectional view of a polycrystalline silicon thin film transistor element structure according to the present invention.
도 13은 본 발명에 의한 다결정 실리콘 박막 트랜지스터의 제조방법을 나타내는 공정도.13 is a process chart showing a method for manufacturing a polycrystalline silicon thin film transistor according to the present invention.
도 14는 긴 채널구조를 갖는 종래의 다결정 실리콘 박막 트랜지스터 소자구조의 평면도.14 is a plan view of a conventional polycrystalline silicon thin film transistor element structure having a long channel structure.
도 15은 긴 채널구조를 갖는 종래의 다결정 실리콘 박막 트랜지스터 소자구조의 단면도.Fig. 15 is a sectional view of a conventional polycrystalline silicon thin film transistor element structure having a long channel structure.
도 16은 본 발명에 의한 긴 채널구조를 갖는 다결정 실리콘 박막 트랜지스터 소자구조의 평면도.16 is a plan view of a polycrystalline silicon thin film transistor element structure having a long channel structure according to the present invention.
도 17는 본 발명에 의한 긴 채널구조를 갖는 다결정 실리콘 박막 트랜지스터 소자구조의 단면도.17 is a cross-sectional view of a polycrystalline silicon thin film transistor element structure having a long channel structure according to the present invention.
도 18은 본 발명에 의한 긴 채널구조를 갖는 다결정 실리콘 박막 트랜지스터의 제조방법을 나타내는 공정도.18 is a process chart showing a method for manufacturing a polycrystalline silicon thin film transistor having a long channel structure according to the present invention.
도 19는 본 발명에 의한 다결정 실리콘 박막 트랜지스터 소자의 전기적 특성을 나타내는 그래프.19 is a graph showing the electrical properties of the polycrystalline silicon thin film transistor device according to the present invention.
상기한 목적을 달성하기 위해 본 발명은 (1) 산화막이 형성된 웨이퍼 또는 유리기판위에 비정질 실리콘 박막을 형성하는 단계와, (2) 상기 (1) 단계를 통해 형성된 비정질 실리콘 박막의 채널 영역 위에 사진공정을 이용하여 감광막을 패터닝한 후 불순물 이온을 주입하는 단계와, (3) 상기 (2) 단계를 통해 사진공정을 이용하여 패터닝되고 불순물 이온이 주입된 상기 비정질 실리콘 박막과 감광막 패턴 위에 알루미늄박막을 증착한 후 리프트 오프공정으로 감광막과 감광막위의 알루미늄박막을 제거하여 알루미늄 패턴을 형성하는 단계와, (4) 상기 (3) 단계를 통해 알루미늄 패턴이 형성된 상기 비정질 실리콘 박막 위에 1차 엑시머 레이저를 조사하여 재결정화하여 단일 그레인 경계를 가진 다결정 실리콘 박막을 형성하는 단계와, (5) 상기 (4) 단계를 통해 1차 엑시머 레이저를 조사하여 재결정화된 상기의 다결정 실리콘 박막 상부의 알루미늄 패턴을 제거한 후 2차 엑시머 레이저를 조사하여 소오스와 드레인에 주입된 이온을 활성화시키는 단계와, (6) 상기 (5) 단계를 통해 주입된 이온으로 활성화된 상기의 다결정 실리콘 활성층 상부에 산화막 또는 질화막을 증착하여 게이트 절연막을 형성하는 단계와, (7) 상기 (6) 단계를 통해 형성된 상기의 게이트 절연막 상부에 금속을 증착한 후 게이트 패턴 마스트 및 사진 공정을 이용하여 패터닝하여 게이트를 형성하는 단계로 이루어짐을 특징으로 하는 엑시머 레이저 어닐링을 이용한 다결정 실리콘 박막 트랜지스터의 제조방법을 제공한다.또한, 본 발명은 (1) 산화막이 형성된 웨이퍼 또는 유리기판위에 비정질 실리콘 박막을 형성하는 단계와, (2) 상기 (1) 단계를 통해 형성된 비정질 실리콘 박막의 각각의 채널 영역 위에 사진공정을 이용하여 감광막을 일정간격을 두고 직렬 형태로 패터닝한 후 불순물 이온을 주입하여 긴 채널 영역을 형성하는 단계와, (3) 상기 (2) 단계를 통해 사진공정을 이용하여 패터닝되고 불순물 이온이 주입된 상기 비정질 실리콘 박막과 감광막 패턴 위에 알루미늄 박막을 증착한 후 사진 공정으로 감광막과 감광막 위의 알루미늄박막을 제거하여 알루미늄 패턴을 형성하는 단계와, (4) 상기 (3) 단계를 통해 알루미늄 패턴이 형성된 상기 비정질 실리콘 박막 위에 1차 엑시머 레이저를 조사하여 재결정화하여 불순물이 주입된 영역 사이에 단일 그레인을 갖는 다결정 실리콘 박막을 형성하는 단계와, (5) 상기 (4) 단계를 통해 1차 엑시머 레이저를 조사하여 재결정화된 상기의 다결정 실리콘 박막 상부의 알루미늄 패턴을 제거한 후 2차 엑시머 레이저를 조사하여 소오스와 드레인 및 불순물이 주입된 영역의 이온을 활성화시키는 단계와, (6) 상기 (5) 단계를 통해 주입된 이온으로 활성화된 상기의 다결정 실리콘 활성층 상부에 산화막 또는 질화막을 증착하여 게이트 절연막을 형성하는 단계와, (7) 상기 (6) 단계를 통해 형성된 상기의 게이트 절연막 상부에 금속을 증착한 후 게이트 패턴 마스트 및 사진 공정을 이용하여 패터닝하여 게이트를 형성하는 단계로 이루어짐을 특징으로 하는 엑시머 레이저 어닐링을 이용한 다결정 실리콘 박막 트랜지스터의 제조방법을 제공한다.In order to achieve the above object, the present invention comprises the steps of (1) forming an amorphous silicon thin film on a wafer or glass substrate on which an oxide film is formed, and (2) a photo process on the channel region of the amorphous silicon thin film formed through the step (1). Implanting impurity ions after patterning the photoresist layer using (3), and depositing an aluminum thin film on the amorphous silicon thin film and the photoresist pattern patterned using the photolithography process and implanted with impurity ions through the step (2). And then removing the photoresist film and the aluminum thin film on the photoresist film by a lift-off process to form an aluminum pattern, and (4) irradiating a primary excimer laser on the amorphous silicon thin film on which the aluminum pattern is formed through (3). Recrystallization to form a polycrystalline silicon thin film having a single grain boundary, and (5) through (4) Irradiating an excimer laser to remove the aluminum pattern on the recrystallized polycrystalline silicon thin film, and irradiating a second excimer laser to activate ions implanted into the source and drain, and (6) through (5) step Forming a gate insulating film by depositing an oxide film or a nitride film on the polycrystalline silicon active layer activated by the implanted ions, and (7) depositing a metal on the gate insulating film formed through the step (6), and then The present invention provides a method of manufacturing a polycrystalline silicon thin film transistor using an excimer laser annealing, characterized in that the patterning and patterning process are performed to form a gate. Forming an amorphous silicon thin film on a glass substrate, and (2) (C) forming a long channel region by implanting impurity ions after patterning the photoresist film in a series form at a predetermined interval on each channel region of the amorphous silicon thin film formed through a photolithography process, and (3) the step (2) Forming an aluminum pattern by depositing an aluminum thin film on the amorphous silicon thin film and the photoresist pattern patterned using a photo process and implanted with impurity ions through a photo process, and then removing the photoresist film and the aluminum thin film on the photoresist, 4) forming a polycrystalline silicon thin film having a single grain between regions implanted with impurities by irradiating a primary excimer laser on the amorphous silicon thin film on which an aluminum pattern is formed through step (3); ) The above polycrystalline silicon recrystallized by irradiating a primary excimer laser through step (4) Removing the aluminum pattern on the top of the thin film and irradiating a second excimer laser to activate ions in the region implanted with the source, the drain, and the impurity; and (6) the activating with the ions implanted through the step (5). Forming a gate insulating film by depositing an oxide film or a nitride film on the polycrystalline silicon active layer, (7) depositing a metal on the gate insulating film formed through the step (6), and then using a gate pattern mask and a photo process Provided is a method of manufacturing a polycrystalline silicon thin film transistor using excimer laser annealing, characterized in that the step of forming a gate by patterning.
이하, 첨부한 도면을 참조하여 본 발명을 상세히 설명하기로 한다.Hereinafter, with reference to the accompanying drawings will be described in detail the present invention.
그레인의 크기를 증가시키고 그레인 경계를 질서적으로 배열하는 방법으로서, 그레인의 수평성장을 유도하는 엑시머 레이저 어닐링 방법을 이용한 다결정 실리콘 활성층을 제작하는 단계를 자세히 설명하면 다음과 같다.As a method of increasing grain size and ordering grain boundaries in detail, the steps of fabricating a polycrystalline silicon active layer using an excimer laser annealing method for inducing horizontal growth of grains will be described in detail.
도 3은 엑시머 레이저 어닐링 방법의 개략도로서, 도 3에 나타낸 바와 같이 비정질 실리콘 박막 위에 금속 박막, 특히 알루미늄 박막을 증착하고 사진(photo-lithography)공정으로 패터닝함으로써 레이저 빔이 선택적으로 비정질 실리콘 박막에 흡수되도록 한다. 패턴의 형태는 긴 직사각형 형태로 한다. 비정질 실리콘 박막 위에 형성된 알루미늄 패턴은 XeCl 엑시머 레이저의 파장을 포함한 자외선 영역에서의 반사도가 90%가 넘기 때문에 대부분의 레이저 빔을 반사시킨다. 따라서 알루미늄 패턴에 의해 가려진 비정질 실리콘 영역의 내부 온도는 기판을 가열하지 않을 경우, 레이저 조사 전과 후에 변함이 없이 상온으로 유지되어 상변이가 일어나지 않게 된다. 한편 상부에 알루미늄 패턴이 없는 비정질 실리콘 영역에서는 레이저 에너지를 흡수하여 액체 상태로 용융이 일어나게 되며 이 때 액상의 비정질 실리콘의 내부 온도는 용융점 (Tm, 약 950℃) 이상이 된다. 이 때 조사되는 레이저 에너지는 비정질 실리콘 박막을 하부 계면까지 완전히 용융시킬 수 있도록 충분히 높아야 하며, 레이저 에너지가 부족하여 비정질 실리콘 박막의 최하부까지 녹지 않을 경우, 본 발명의 효과를 얻을 수 없게 된다.FIG. 3 is a schematic diagram of an excimer laser annealing method, in which a laser beam is selectively absorbed into an amorphous silicon thin film by depositing a metal thin film, especially an aluminum thin film, on a amorphous silicon thin film and patterning the photolithography process as shown in FIG. Be sure to The pattern is in the form of a long rectangle. The aluminum pattern formed on the amorphous silicon thin film reflects most laser beams because the reflectivity in the ultraviolet region including the wavelength of the XeCl excimer laser is more than 90%. Therefore, when the substrate is not heated, the internal temperature of the amorphous silicon region covered by the aluminum pattern is maintained at room temperature without change before and after laser irradiation, so that no phase change occurs. On the other hand, in the amorphous silicon region having no aluminum pattern thereon, the laser energy is absorbed to cause melting in the liquid state, and the internal temperature of the liquid amorphous silicon is at a melting point (Tm, about 950 ° C.) or more. At this time, the laser energy to be irradiated should be high enough to completely melt the amorphous silicon thin film to the lower interface, and if the laser energy is insufficient to melt to the bottom of the amorphous silicon thin film, the effect of the present invention cannot be obtained.
레이저 조사 후 비정질 실리콘 박막의 시간 경과에 따른 내부 온도 변화를 도 5에 나타내었다. 레이저 빔의 조사가 끝나는 순간부터 액상의 비정질 실리콘의 내부 온도는 양 측면에 인접한 용융되지 않은 비정질 실리콘을 통해 냉각이 된다.이는 하부의 절연성 기판보다 측면의 고상의 비정질 실리콘과 그 상부에 위치해 있는 알루미늄 패턴의 열전도도가 더 높기 때문이다. 따라서, 액상의 비정질 실리콘은 중앙부보다 양쪽의 고상과 액상의 계면에서 우선적으로 핵형성 온도(Tn, Tn< Tm)에 도달하게 되고 이 부분에서 결정핵이 형성된다. 결정핵이 형성된 후부터는 온도가 낮은 쪽에서 높은 쪽으로 그레인의 수평 성장이 일어난다.The internal temperature change of the amorphous silicon thin film with time after laser irradiation is shown in FIG. 5. From the end of the laser beam irradiation, the internal temperature of the liquid amorphous silicon is cooled by the unmelted amorphous silicon adjacent to both sides, which is solid amorphous silicon on the side and aluminum on the upper side of the lower insulating substrate. This is because the thermal conductivity of the pattern is higher. Therefore, the liquid amorphous silicon reaches the nucleation temperature (Tn, Tn <Tm) preferentially at the interface between the solid phase and the liquid phase on both sides rather than the central portion, and crystal nuclei are formed at this portion. After the nuclei are formed, horizontal growth of grain occurs from the lower temperature to the higher temperature.
도 4는 본 발명에 따른 다결정 실리콘 박막의 그레인 구조를 고해상도 전자현미경 즉, TEM(Transmission Electron Microscopy)을 이용하여 관찰한 것으로, 도 1과 도 2에 나타나 있는 종래의 일반적인 엑시머 레이저 어닐링 방법에 의해 제작된 다결정 실리콘 박막의 그레인의 크기가 평균 수백 ㎚정도인 반면에 본 발명에 따른 다결정 실리콘 박막은 길이가 수 ㎛인 수평성장 그레인을 얻을 수 있다. 이는 종래의 방법에 비해 그레인의 크기가 수십배 정도 증가한 것이다. 또한 이들 수평성장 그레인들을 일직선상에 배열할 수 있고 서로 맞은 편에서 성장한 그레인들이 단 한 개의 그레인 경계만을 생성하도록 할 수 있다. 따라서, 도 4에 나타난 다결정 실리콘 박막을 채널로 이용하여 박막 트랜지스터 소자를 제작하면, 전류 또는 전자가 이동할 시에 단 한 개의 그레인 경계만 지나가면 되므로 특성이 현저히 향상될 수 있다. 나란하게 성장한 그레인들 사이에 존재하는 그레인 경계는, 전류 또는 전자의 흐름을 그레인 성장 방향과 나란하게 유도하기만 하면 전류 또는 전자의 이동에 전혀 방해가 되지 않기 때문에 무시할 수 있게 된다.4 is a view illustrating grain structure of a polycrystalline silicon thin film according to the present invention by using a high resolution electron microscope, ie, Transmission Electron Microscopy (TEM), manufactured by a conventional general excimer laser annealing method shown in FIGS. 1 and 2. While the average grain size of the polycrystalline silicon thin film is about several hundred nm, the polycrystalline silicon thin film according to the present invention can obtain horizontal growth grain having a length of several micrometers. This is an increase in grain size by several orders of magnitude compared to the conventional method. It is also possible to arrange these horizontal growth grains in a straight line so that the grains growing opposite each other create only one grain boundary. Therefore, when the thin film transistor device is manufactured using the polycrystalline silicon thin film shown in FIG. 4 as a channel, only one grain boundary needs to pass when a current or an electron moves, and thus the characteristics may be remarkably improved. The grain boundaries between the grains growing side by side can be neglected since they do not interfere with the movement of the current or electrons simply by inducing the current or the flow of electrons in parallel with the grain growth direction.
본 발명에 의한 그레인의 수평 성장 거동을 좀 더 자세히 살펴보기 위해 한 개의 알루미늄 패턴을 형성하고 레이저를 조사한 다음 그레인 구조를 관찰하였다.도 6은 본 발명에 의한 재결정화된 다결정 실리콘 박막의 평면 TEM 이미지로서 한 개의 알루미늄 패턴을 형성하여 레이저를 조사하였고, 이 때 레이저 에너지 밀도는 400mJ/cm2였고, 기판은 가열하지 않고 상온에서 수행하였다. 도 6에서 비정질 실리콘 영역이 관찰되는데 이는 상부 알루미늄 패턴에 가려진 부분에 해당하며 이와 인접하여 다결정 실리콘 영역에서는 길게 성장한 수평 성장 그레인들이 관찰된다. 수평 성장 그레인의 평균적 길이는 성장한 방향으로 약 1.2㎛ 이다. 또한, 수평 성장한 그레인과 인접하여 평균적인 크기가 약 100nm인 조밀한 그레인을 갖는 다결정 실리콘 영역이 관찰된다. 이 조밀한 그레인은 수평 성장 그레인 메카니즘에 의해 형성된 것이 아니라 기존의 레이저 어닐링 메카니즘에 의해 형성된 그레인으로서 도 2에서 보여진 일반적 레이저 어닐링에 의해 생성된 그레인과 동일한 것이다. 다시 말해, 알루미늄 패턴의 가장자리에서 일어나는 그레인의 수평 성장 효과가 미치지 못하는 영역에 해당한다.In order to examine the horizontal growth behavior of the grains according to the present invention in more detail, one aluminum pattern was formed, the laser was irradiated, and the grain structure was observed. FIG. 6 is a planar TEM image of a recrystallized polycrystalline silicon thin film according to the present invention. One aluminum pattern was formed to irradiate the laser, and the laser energy density was 400 mJ / cm 2 , and the substrate was performed at room temperature without heating. In FIG. 6, an amorphous silicon region is observed, which corresponds to a portion covered by the upper aluminum pattern, and adjacent long growth horizontal growth grains are observed in the polycrystalline silicon region. The average length of the horizontal growth grain is about 1.2 μm in the direction of growth. In addition, polycrystalline silicon regions with dense grains having an average size of about 100 nm adjacent to the horizontally grown grains are observed. This dense grain is not formed by the horizontal growth grain mechanism but is the grain formed by the conventional laser annealing mechanism and is the same as the grain produced by the general laser annealing shown in FIG. In other words, it corresponds to an area where the horizontal growth effect of grain occurring at the edge of the aluminum pattern does not reach.
도 7은 비정질 실리콘 영역과 수평 성장 그레인 영역의 계면을 확대한 TEM 사진이다. 도 7에서 수평 성장 그레인의 핵형성이 알루미늄 패턴에 의해 가려진 비정질 실리콘 영역의 계면에서 일어났음을 선명하게 확인할 수 있다. 위의 실험 결과에서 수평 성장 그레인의 크기는 일정 시간 동안만 일어나며 이 시간은 알루미늄 패턴의 가장자리에서 일정 거리 이상 떨어진 영역에서 자체적으로 그레인이 형성되기 시작하는 시간에 의해 결정된다고 할 수 있다.7 is an enlarged TEM photograph of an interface between an amorphous silicon region and a horizontal growth grain region. In FIG. 7, it can be clearly seen that nucleation of the horizontal growth grain occurred at the interface of the amorphous silicon region covered by the aluminum pattern. In the above experimental results, the size of the horizontal growth grain only occurs for a certain time, and this time is determined by the time when the grain starts to form itself in a region farther away from the edge of the aluminum pattern.
일반적인 레이저 어닐링시 그레인으로 성장하기 위한 자체적 핵형성 시간은레이저 에너지 밀도와 기판 온도에 따라 달라진다고 보고되었으므로 제안된 공정에서 레이저 에너지와 기판 온도에 따른 수평 성장 그레인의 크기 변화를 관찰하였으며, 이에 대한 결과를 도 8에 나타내었다. 도 8에 나타나 있듯이 레이저 에너지와 기판 온도가 증가할수록 그레인의 크기는 증가하며, 유리 기판을 사용할 수 있는 적정 온도인 200℃ 기판 온도에서 레이저 에너지 밀도가 400mJ/cm2일 때, 최대 1.6㎛ 크기의 그레인을 얻을 수 있었다. 상기 결과로부터 조밀한 그레인 영역이 배제된 수평 성장 그레인만 갖는 다결정 실리콘 박막을 제작하기 위해서는 레이저 에너지 밀도를 400mJ/cm2로 하고, 상온에서 수행할 경우, 두 개의 알루미늄의 패턴 간격을 2㎛로 좁혀서 레이저를 조사하면 된다. 이 때의 그레인 구조가 도 4에 나타나 있다. 도 4로부터 양쪽 비정질 실리콘과의 계면에서부터 성장한 그레인들이 다결정 영역의 정중앙에서 만남을 알 수 있다. 따라서 도 6에서 보았던 조밀한 그레인을 갖는 영역이 존재하지 않는다. 앞서의 레이저 에너지 밀도와 기판 온도의 변화에 따른 그레인의 수평 성장 길이의 관계에 의하면 200℃ 기판 온도와 레이저 에너지 밀도가 400mJ/cm2에서 최대 3㎛의 폭을 갖는 수평 성장 그레인의 다결정 실리콘을 얻을 수 있다.It has been reported that the self nucleation time for growth into grains during normal laser annealing is dependent on the laser energy density and substrate temperature. Therefore, in the proposed process, the size change of the horizontal growth grain with the laser energy and substrate temperature was observed. 8 is shown. As shown in FIG. 8, the grain size increases as the laser energy and substrate temperature increase, and when the laser energy density is 400 mJ / cm 2 at a substrate temperature of 200 ° C., which is an appropriate temperature at which the glass substrate can be used, a maximum size of 1.6 μm is obtained. The grain could be obtained. In order to fabricate a polycrystalline silicon thin film having only horizontally grown grains without dense grain regions, the laser energy density is 400 mJ / cm 2 , and when performed at room temperature, the pattern spacing of the two aluminum is narrowed to 2 μm. Irradiate the laser. The grain structure at this time is shown in FIG. It can be seen from FIG. 4 that the grains grown from the interface with both amorphous silicon meet at the center of the polycrystalline region. Therefore, there is no region with the dense grain shown in FIG. According to the relationship between the laser energy density and the horizontal growth length of the grain according to the change of the substrate temperature, it is possible to obtain the polycrystalline silicon of the horizontally grown grain having a width of 200 m at the substrate temperature and the laser energy density of 400 mJ / cm 2 and a maximum of 3 μm. Can be.
본 발명에 의한 다결정 실리콘 박막 트랜지스터의 제조 방법에 대해서 살펴보면 다음과 같다.Looking at the manufacturing method of the polycrystalline silicon thin film transistor according to the present invention.
본 발명에 의한 다결정 실리콘 박막을 박막 트랜지스터 소자에 적용하는 방법은 수평 성장 그레인들로 이루어진 다결정 실리콘 영역으로 채널을 형성하되 그레인 성장 방향과 나란하게 배치하는 것이다. 이 때 필요한 기술은 사진공정 기술을 이용하여 알루미늄 패턴을 박막 트랜지스터의 채널 양 가장자리 즉, 소오스와 드레인 영역에 정확하게 형성하는 것이다.A method of applying a polycrystalline silicon thin film according to the present invention to a thin film transistor device is to form a channel in a polycrystalline silicon region composed of horizontal growth grains, and to arrange the parallel to the grain growth direction. The technique required at this time is to accurately form the aluminum pattern on both edges of the channel of the thin film transistor, that is, the source and drain regions, using a photolithography technique.
본 발명에 의한 첫번째 소자 구조(1)을 도 11과 12에 나타내었다. 제안된 소자에서 게이트로 스위치-ON 시키고 소오스와 드레인 사이에 전압을 인가하면 전류가 흐르게 되는데 이때 이동하는 전자들은 단일 한 개만의 그레인 경계를 지나가게 되므로 도 9과 10에 나타낸 일반적인 종래의 박막 트랜지스터 소자에 비해 전기적 이동도 및 구동 전류특성이 향상될 수 있다. 전기적 이동도가 종래의 일반적인 박막 트랜지스터 소자에 비해 향상될 수 있는 것이다. 또한 채널내에 그레인 경계의 밀도가 현저히 감소하기 때문에 누설 전류도 줄어들게 된다. 도 11에 나타낸 제안된 소자구조에서 채널 길이는 양쪽에서 성장한 그레인 길이의 합과 같거나 조금 작게 설계할 수 있다.The first device structure 1 according to the present invention is shown in FIGS. 11 and 12. In the proposed device, when the gate is switched on and a voltage is applied between the source and the drain, a current flows. At this time, the moving electrons pass through a single grain boundary, so the conventional conventional thin film transistor device shown in FIGS. Compared with this, the electrical mobility and driving current characteristics can be improved. The electrical mobility can be improved compared to the conventional thin film transistor device. The leakage current is also reduced because the density of grain boundaries in the channel is significantly reduced. In the proposed device structure shown in Fig. 11, the channel length can be designed to be equal to or slightly smaller than the sum of the grain lengths grown on both sides.
도 13은 본 발명에 의한 소자 구조(1)의 제작 공정 순서를 나타낸 것이다.13 shows a manufacturing process procedure of the element structure 1 according to the present invention.
먼저, 800Å의 두께의 비정질 실리콘 박막을 250℃의 기판 온도에서 플라즈마화학기상증착법(plasma enhanced chemical vapor deposition ; PECVD) 또는 저압화학기상증착법(low pressure chemical vapor doposition ; LPCVD)을 이용하여 5000Å정도 두께의 산화막이 형성된 웨이퍼 또는 5000Å정도 두께의 산화막이 형성된 유리기판 위에 증착한다(도 13a). PECVD를 이용하여 증착된 비정질 실리콘 박막 내에는 다량의 수소가 포함되어 있으므로 증착 후 400℃ 정도의 온도에서 2시간 어닐링을 하여 탈수소 공정을 수행하여야 한다.First, an amorphous silicon thin film having a thickness of 800 kPa was fabricated using plasma enhanced chemical vapor deposition (PECVD) or low pressure chemical vapor deposition (LPCVD) at a substrate temperature of 250 ° C. It deposits on the wafer in which the oxide film was formed, or the glass substrate in which the oxide film of about 5000 micrometers thickness was formed (FIG. 13A). Since a large amount of hydrogen is contained in the amorphous silicon thin film deposited by PECVD, a dehydrogenation process should be performed by annealing at a temperature of about 400 ° C. for 2 hours after deposition.
증착된 비정질 실리콘 박막은 박막 트랜지스터의 채널 및 소오스와 드레인으로 사용할 활성층이므로 사진공정 및 식각(etch)공정으로 활성영역을 패터닝한다 (도 13b). 상기의 비정질 실리콘 박막 위에 사진 공정으로 감광막을 채널 영역을 덮도록 패터닝한다 (도 13c). 감광막 패턴을 채널 영역 위에 형성시키는 것은 도 13d에 나타낸 바와 같이 소오스와 드레인 영역에만 선택적으로 이온 주입하여 도핑시키기 위한 것이다.Since the deposited amorphous silicon thin film is an active layer to be used as a channel, a source and a drain of the thin film transistor, the active region is patterned by a photographic process and an etching process (FIG. 13B). On the amorphous silicon thin film, the photoresist is patterned to cover the channel region by a photolithography process (FIG. 13C). Forming the photoresist pattern on the channel region is to selectively ion implant and dopate only the source and drain regions as shown in FIG. 13D.
도 13e에 나타낸 바와 같이 2000Å 두께의 알루미늄 박막을 열증발(thermal evaporation)공정으로 증착하고 도 13f에 나타낸 바와 같이 리프트오프(lift-off) 공정으로 감광막과 그 위의 알루미늄을 함께 제거하여 알루미늄 패턴을 도 13f와 같이 형성한다. 이 리프트오프공정을 이용한 알루미늄 패턴의 형성 방법은 오정렬 없이 알루미늄 패턴을 채널의 양쪽에 형성하는 본 발명의 주요한 방법이다.As shown in FIG. 13E, an aluminum thin film having a thickness of 2000 μs was deposited by a thermal evaporation process, and as shown in FIG. 13F, the photoresist film and the aluminum thereon were removed by a lift-off process to remove the aluminum pattern. It is formed as shown in Fig. 13F. The method of forming an aluminum pattern using this lift-off process is the main method of the present invention for forming an aluminum pattern on both sides of a channel without misalignment.
도 13g와 같이 엑시머 레이저 어닐링을 수행한다. 이 공정에 의해 앞서 설명한 수평 성장 그레인이 얻어지고 불순물이 주입된 영역 사이에는 단일 그레인이 형성된다. 이 때 레이저 에너지 조건은 300∼450mJ/cm2정도가 적당하다.Excimer laser annealing is performed as shown in FIG. 13G. By this process, the above-described horizontal growth grains are obtained, and a single grain is formed between the regions into which impurities are implanted. At this time, about 300-450mJ / cm <2> is suitable for laser energy conditions.
도 13h에 나타낸 바와 같이 최상부의 알루미늄 패턴을 제거하고 한번 더 엑시머 레이저 어닐링을 수행한다. 이 공정은 소오스와 드레인에 주입된 이온을 활성화시키기 위한 것이다. 이 때 레이저 에너지 조건은 150∼300mJ/cm2정도가 적당하며 이 정도의 에너지에서는 이 전에 형성된 수평성장 그레인이 유지될 수 있다. 이것은 다결정 실리콘의 녹는점이 비정질 실리콘의 녹는점보다 높기 때문에150∼300mJ/cm2정도의 레이저 에너지로는 다결정 실리콘의 상변이가 일어나지 않기 때문이다.As shown in FIG. 13H, the top aluminum pattern is removed and excimer laser annealing is performed once more. This process is for activating ions implanted in the source and drain. At this time, the laser energy condition is suitably about 150 to 300 mJ / cm 2 , and at this energy, the previously formed horizontal growth grain can be maintained. This is because the melting point of the polycrystalline silicon is higher than that of the amorphous silicon, so that the phase change of the polycrystalline silicon does not occur with the laser energy of about 150 to 300 mJ / cm 2 .
도 13i에 나타낸 바와 같이 게이트 절연막(gate insulator)과 게이트를 형성한다. 즉 다결정 실리콘 활성층 상부에 산화막 또는 질화막을 증착하여 게이트 절연막을 형성하고 이 게이트 절연막 상부에 금속을 증착하고 게이트 패턴 마스트 및 사진공정을 이용하여 패터닝하여 게이트를 형성한다.As shown in Fig. 13I, a gate insulator and a gate are formed. That is, a gate insulating film is formed by depositing an oxide film or a nitride film on the polycrystalline silicon active layer, a metal is deposited on the gate insulating film, and patterned by using a gate pattern mask and a photo process to form a gate.
채널의 길이가 실제 응용에 있어 짧다고 판단될 경우에는 구조(2)의 소자로 제작할 수 있다. 소자 구조(2)를 도 16과 도 17에 나타나 있다. 도 17에 나타난 바와 같이 소자의 특성에 영향을 주는 그레인 경계가 불순물이 주입된 영역 사이에 오직 하나만 존재하고 있으며 이는 종래의 레이저 어닐링을 통하여 제작된 다결정 실리콘 박막 트랜지스터와 차별되는 부분이다. 이에 대응하는 일반적인 종래의 박막 트랜지스터 소자 구조가 도 14와 15에 나타나 있다.If it is determined that the length of the channel is short in practical application, it can be manufactured with the device of structure (2). The device structure 2 is shown in FIGS. 16 and 17. As shown in FIG. 17, there is only one grain boundary between regions implanted with impurities, which affects the characteristics of the device, which is different from the polycrystalline silicon thin film transistor fabricated by conventional laser annealing. Corresponding conventional conventional thin film transistor element structures are shown in FIGS. 14 and 15.
소자 구조(2)는 구조(1)의 소자들이 몇 개 직렬로 연결된 형태이다. 각각의 박막 트랜지스터 소자들을 직렬 연결하는 방법은 연결 영역을 소오스와 드레인에 주입되는 같은 종류와 농도로 도핑을 시킴으로써 구현할 수 있다. 연결 영역의 길이는 수㎛ 길이가 적당하다. 도 18에 소자 구조(2)를 제작하는 공정 순서를 나타내었다. 상기한 소자 구조(1)의 제작 방법과 다른 점은 도 18c에 나타낸 감광막의 형태 뿐이다. 그리하여 도 18d의 이온 주입이 되는 영역, 그리고 도 18f의 알루미늄 패턴의 형태에서 차이가 난다. 그 밖의 공정 순서나 조건은 모두 동일하다.The element structure 2 is a form in which several elements of the structure 1 are connected in series. The method of connecting each thin film transistor element in series can be realized by doping the connection region to the same type and concentration as the source and drain injected. The length of the connection region is suitably several μm in length. 18 shows a process sequence for producing the device structure 2. The difference from the manufacturing method of the above-mentioned element structure 1 is only the form of the photosensitive film shown to FIG. 18C. Thus, there is a difference in the region to be ion implanted in FIG. 18D and in the form of the aluminum pattern in FIG. 18F. All other process sequences and conditions are the same.
도 19는 종래의 일반적인 엑시머 레이저 어닐링 방법으로 제작된 소자와 비교하여 본 발명에 의한 엑시머 레이저 어닐링 방법을 이용하여 제작된 소자의 전기적 특성을 나타낸 것이다. 본 발명에 의한 소자의 유효 채널 길이가 6㎛이고 소오스로부터 드레인까지 전체 채널 길이가 10㎛이므로 두가지 각각의 채널 길이를 갖는 종래의 일반적인 소자들과 함께 비교하였다. 측정된 결과로부터 본 발명에 의한 소자의 전기적 이동도는 종래의 일반적인 소자에 비해 3배 가량 증가한 240cm2/Vsec의 높은 값을 보였으며, 그 외에 문턱 전압 및 문턱 이전 기울기, ON/OFF 전류비도 종래의 일반적인 소자에 비해 우수함을 알 수 있다.19 shows the electrical characteristics of the device fabricated using the excimer laser annealing method according to the present invention compared to the device fabricated by a conventional general excimer laser annealing method. Since the effective channel length of the device according to the present invention is 6 μm and the total channel length from the source to the drain is 10 μm, the comparison is made with conventional devices having two respective channel lengths. From the measured results, the electrical mobility of the device according to the present invention showed a high value of 240 cm 2 / Vsec, which is about three times higher than that of a conventional device. In addition, the threshold voltage, the slope before the threshold, and the ON / OFF current ratio are also It can be seen that it is superior to the general device of.
상술한 바와 같이, 본 발명에 의해 그레인의 수평성장을 유도하기 위한 패턴형태로 된 금속과 같은 자외선 반사체를 한번의 사진 공정과 리프트오프 공정을 이용하여 박막 트랜지스터 소자의 소오스와 드레인 위에 정확히 정렬시킬 수 있어 소자를 쉽게 제작할 수 있다. 또한 종래의 수백 ㎚의 그레인 크기를 수 ㎛ 정도까지 증가시킴으로써 다결정 실리콘 박막내의 그레인 경계의 밀도를 현저히 감소시켜 전자의 흐름을 원활하게 하여 소자의 이동도 특성을 향상시킬 뿐만 아니라 누설 전류 억제에도 효과적이다.As described above, according to the present invention, an ultraviolet reflector such as a metal in a pattern form for inducing horizontal growth of grain can be accurately aligned on the source and drain of the thin film transistor element by using one photo process and a lift-off process. The device can be manufactured easily. In addition, by increasing the grain size of several hundred nm to about several micrometers, the density of grain boundaries in the polycrystalline silicon thin film is remarkably reduced to facilitate the flow of electrons, which not only improves the mobility characteristics of the device but also is effective in suppressing leakage current. .
Claims (6)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2000-0064166A KR100409233B1 (en) | 2000-10-31 | 2000-10-31 | Method of Manufacturing Polycrystalline Silicon Thin Film Transistor using Excimer Laser annealing |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2000-0064166A KR100409233B1 (en) | 2000-10-31 | 2000-10-31 | Method of Manufacturing Polycrystalline Silicon Thin Film Transistor using Excimer Laser annealing |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20020033349A KR20020033349A (en) | 2002-05-06 |
KR100409233B1 true KR100409233B1 (en) | 2003-12-18 |
Family
ID=19696292
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-2000-0064166A KR100409233B1 (en) | 2000-10-31 | 2000-10-31 | Method of Manufacturing Polycrystalline Silicon Thin Film Transistor using Excimer Laser annealing |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100409233B1 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100975523B1 (en) * | 2003-12-30 | 2010-08-13 | 삼성전자주식회사 | Semiconductor device with modified mobility and thin film transistor having the same |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR950014379A (en) * | 1993-11-02 | 1995-06-16 | 오가 노리오 | Polycrystalline silicon thin film formation method and surface treatment apparatus |
KR20000027349A (en) * | 1998-10-28 | 2000-05-15 | 이계철 | Method for recrystallizing amorphous silicon layer by using selective laser annealing |
-
2000
- 2000-10-31 KR KR10-2000-0064166A patent/KR100409233B1/en not_active IP Right Cessation
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR950014379A (en) * | 1993-11-02 | 1995-06-16 | 오가 노리오 | Polycrystalline silicon thin film formation method and surface treatment apparatus |
KR20000027349A (en) * | 1998-10-28 | 2000-05-15 | 이계철 | Method for recrystallizing amorphous silicon layer by using selective laser annealing |
Also Published As
Publication number | Publication date |
---|---|
KR20020033349A (en) | 2002-05-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3503427B2 (en) | Method for manufacturing thin film transistor | |
KR100682892B1 (en) | The fabrication method of thin film transistor | |
JPH07118443B2 (en) | Manufacturing method of semiconductor device | |
KR100966420B1 (en) | Polycrystalline liquid crystal display device and fabrication method therof | |
US5439837A (en) | Method of fabricating a thin-film transistor having an offset gate structure | |
KR20030069779A (en) | Thin film transistor and method for manufacturing thereof | |
JP2700277B2 (en) | Method for manufacturing thin film transistor | |
KR100246984B1 (en) | Method of manufacturing semiconductor device and manufacturing method of liquid crytal display device | |
KR19990044046A (en) | Method of manufacturing electronic device with thin film transistor | |
KR20000017056A (en) | Semiconductor device manufacturing method | |
KR100660814B1 (en) | method for fabricating semiconductor layer for thin film transistor | |
US7015122B2 (en) | Method of forming polysilicon thin film transistor | |
US7435667B2 (en) | Method of controlling polysilicon crystallization | |
KR100409233B1 (en) | Method of Manufacturing Polycrystalline Silicon Thin Film Transistor using Excimer Laser annealing | |
KR100270315B1 (en) | Method of re-crystallization of amorphous silicon layer using selective laser annealing | |
JP3630593B2 (en) | Semiconductor device, method for manufacturing semiconductor device, and liquid crystal display device | |
JP3857085B2 (en) | Thin film transistor and manufacturing method thereof | |
JP3842083B2 (en) | Thin film transistor, manufacturing method thereof, and display device | |
JP2010186967A (en) | Thin-film transistor and method of manufacturing same | |
KR100595315B1 (en) | method for crystalling amorphous layer and method for forming TFT using it | |
KR20040082168A (en) | Method for fabricating a thin film transistor including crystalline active layer and a semiconductor device | |
JP3767727B2 (en) | Method for manufacturing semiconductor device | |
KR100537729B1 (en) | Method for manufacturing thin film transistor | |
KR20020035909A (en) | Manufacturing Process of Polycrystalline Silicon Thin Film Transistor | |
KR19990086871A (en) | Method of manufacturing thin film transistor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
N231 | Notification of change of applicant | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20111130 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20121228 Year of fee payment: 10 |
|
LAPS | Lapse due to unpaid annual fee |