KR100408003B1 - 액정표시장치의 보호 회로 - Google Patents

액정표시장치의 보호 회로 Download PDF

Info

Publication number
KR100408003B1
KR100408003B1 KR10-2001-0088523A KR20010088523A KR100408003B1 KR 100408003 B1 KR100408003 B1 KR 100408003B1 KR 20010088523 A KR20010088523 A KR 20010088523A KR 100408003 B1 KR100408003 B1 KR 100408003B1
Authority
KR
South Korea
Prior art keywords
gate
liquid crystal
crystal display
display device
gate driver
Prior art date
Application number
KR10-2001-0088523A
Other languages
English (en)
Other versions
KR20030058136A (ko
Inventor
이재형
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR10-2001-0088523A priority Critical patent/KR100408003B1/ko
Publication of KR20030058136A publication Critical patent/KR20030058136A/ko
Application granted granted Critical
Publication of KR100408003B1 publication Critical patent/KR100408003B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/04—Display protection
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/12—Test circuits or failure detection circuits included in a display system, as permanent part thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

본 발명은 비정상 동작 시 액정표시장치의 내부회로를 보호하기 위한 액정표시장치의 보호 회로에 관한 것으로, 타이밍 콘트롤러, DC/DC 변환부 및 게이트 드라이버를 구비한 액정표시장치에 있어서, 상기 DC/DC 변환부에서 상기 게이트 드라이버에 입력되는 게이트 고전압이 설정값 이하로 강하됨을 감지하는 감지 수단과, 상기 감지부에서 상기 게이트 고전압의 전압 강하가 감지되면 상기 게이트 드라이버의 출력을 차단하는 논리 연산 수단을 포함하여 구성된 것이다.

Description

액정표시장치의 보호 회로{Protection circuit for Liquid crystal display device}
본 발명은 액정표시장치에 관한 것으로, 특히 비정상 동작 시 액정표시장치의 내부회로를 보호하기 위한 액정표시장치의 보호 회로에 관한 것이다.
일반적으로 액정표시장치는 다른 표시장치에 비하여 상대적으로 경/박/단/소하므로 휴대용 표시장치로 각광을 받고 있으며, 대표적인 것이 노우트 북(Note Book) PC이다.
이와 같은 액정표시장치는 크게 영상신호를 표시하는 액정표시패널과 외부에서 상기 액정표시패널에 구동신호를 인가하는 구동회로로 구분할 수 있다.
상기 액정표시 패널은, 도면에는 도시되지 않았지만, 일정한 공간을 갖고 합착된 두 개의 투명 기판(유리 기판) 사이에 액정이 주입된 표시장치로서, 상기 두개의 투명 기판 중 하나에는 일정 간격으로 배열된 복수개의 게이트 라인과, 상기 게이트 라인에 수직한 방향으로 일정한 간격을 갖고 배열되는 복수개의 데이터 라인과, 상기 각 게이트 라인과 데이터 라인에 의해 정의된 매트릭스 형태의 각 화소 영역에 형성된 복수개의 화소전극과, 상기 게이트 라인의 신호에 따라 상기 데이터 라인의 신호를 각 화소전극에 인가하는 복수개의 박막트랜지스터가 상기 각 게이트 라인과 데이터 라인이 교차하는 부분에 형성된다. 그리고 나머지 기판에는 칼라필터층, 공통전극 및 블랙매트릭스층이 형성된다.
따라서, 게이트 라인에 순차적으로 턴 온 신호를 인가하면 그 때마다 해당 라인의 화소 전극에 데이터 신호가 인가되므로 영상이 표시된다.
이와 같이 구성된 액정 표시 패널과 상기 액정표시 패널에 데이터를 인가하는 데이터 구동회로를 구비한 종래의 액정표시장치를 첨부된 도면을 참조하여 설명하면 다음과 같다.
도 1은 일반적인 액정표시장치의 블록 구성도이다.
즉, 상술한 바와 같이, 액정표시장치는, 복수개의 게이트 라인(G)과 데이터 라인(D)이 서로 수직한 방향으로 배열되어 매트릭스 형태의 화소영역을 갖는 액정표시패널(1)과, 상기 액정표시패널(1)에 구동 신호와 데이터 신호를 공급하는 구동회로부(2)로 구분된다.
여기서, 상기 구동회로부(2)는, 상기 액정표시패널(1)의 각 데이터 라인에 데이터 신호를 입력하는 데이터 드라이버(1b)와 상기 액정표시패널(1)의 각 게이트 라인에 게이트 구동 펄스를 인가하는 게이트 드라이버(1a)와, 액정표시패널의 구동 시스템으로부터 입력되는 디스플레이 데이터(R, G, B)와 수직 및 수평동기신호(Vsync, Hsync) 그리고 클럭신호(DCLK) 등 제어신호(DTEN)를 입력 받아 상기 액정표시패널(1)의 각 데이타 드라이버(1b)와 게이트 드라이버(1a)가 화면을 재생하기에 적합한 타이밍으로 각 디스플레이 데이터와 클럭 및 제어신호를 포맷하여 출력하는 타이밍 콘트롤러(3)와, 상기 액정표시패널(1) 및 각부에 필요한 전압을 공급하는 전원 공급부(4)와, 상기 전원 공급부(4)로부터 전원을 인가 받아 상기 데이터 드라이버(1b)에서 입력되는 디지털 데이터를 아날로그 데이터로 변환할 때 필요한 기준전압을 공급하는 감마 기준전압부(5)와, 상기 전원 공급부(4)로부터 출력된 전압을 이용하여 액정표시패널(1)에 사용되는 정전압(VDD), 게이트 고전압(VGH), 게이트 저전압(VGL), 기준전압(Vref) 및 공통전압(Vcom) 등을 출력하는 DC/DC 변환부(6)를 구비하여 구성된다.
이와 같이 구성된 종래의 액정표시장치의 구동회로 중 게이트 드라이버의 동작을 중점적으로 설명하면 다음과 같다.
먼저, 도면에서는 구체적으로 도시되지 않았지만, 상기 타이밍 콘트롤러(3)에서는 게이트 드라이버(1a)의 구동을 제어하기 위하여 게이트 쉬프트 클럭(Gate Shift Clock), 게이트 스타트 펄스(Gate start pulse) 및 게이트 출력 인에이블 신호(Gate output enable) 등을 출력하고, 상기 DC/DC 변환부(6)에서는 상기 게이트 드라이버(1a)에 게이트 고전압(VGH), 게이트 저전압(VGL) 등을 출력한다.
따라서, 액정표시장치가 정상적으로 동작하는 경우에는 상기 게이트 쉬프트 클럭(Gate Shift Clock), 게이트 스타트 펄스(Gate start pulse) 및 게이트 출력 인에이블 신호(Gate output enable) 및 게이트 고전압(VGH), 게이트 저전압(VGL) 등이 게이트 드라이버(1a)에 인가되므로 상기 게이트 드라이버(1a)는 액정표시패널(1)의 게이트 라인(G)을 1행씩 순차적으로 턴 온하여 데이터 신호가 해당 라인에 인가되도록 한다.
그러나, 이와 같은 일반적인 액정표시장치에서 종래에는 별도의 비정상 동작에 대한 보호 회로가 없었다.
따라서, 특정 원인에 의해 상기 언급한 제어 신호 및 해당 전압이 비정규적으로 게이트 드라이버에 인가될 경우에는 액정표시패널의 다수의 게이트 라인 또는 전체의 게이트 라인이 동시에 턴 온 되는 경우가 발생하여 화질을 저하시킨다.
또한, 상기 게이트 드라이버를 통해 각 게이트 라인(G)에 공급되는 전원 전압에 대해 과부하를 유발하게 되고, 결국 게이트 드라이버의 파괴 또는 액정표시장치의 전원회로의 손상 및 회로 부품의 손상을 초래하게 된다.
본 발명은 이와 같은 문제점을 해결하기 위하여 안출한 것으로, 게이트 고전압의 비정상 상태를 감지하여 액정표시장치의 내부회로를 보호하는 액정표시장치의보호회로를 제공하는데 그 목적이 있다.
도 1은 일반적인 액정표시장치의 구성도
도 2는 본 발명 제 1 실시예의 액정표시장치의 보호회로 구성도
도 3은 본 발명 제 2 실시예에 따른 액정표시장치의 보호 회로 구성도
도면의 주요 부분에 대한 부호의 설명
10a : 논리 합 게이트 10b : 논리 곱 게이트
11 : 분압부 12 : 감지부
이와 같은 목적을 달성하기 위한 본 발명의 액정표시장치의 보호회로는, 타이밍 콘트롤러, DC/DC 변환부 및 게이트 드라이버를 구비한 액정표시장치에 있어서, 상기 DC/DC 변환부에서 상기 게이트 드라이버에 입력되는 게이트 고전압이 설정값 이하로 강하됨을 감지하는 감지 수단과, 상기 감지부에서 상기 게이트 고전압의 전압 강하가 감지되면 상기 게이트 드라이버의 출력을 차단하는 논리 연산 수단을 포함하여 구성됨에 그 특징이 있다.
여기서, 상기 감지 수단은 상기 DC/DC 변환부에서 상기 게이트 드라이버에 입력되는 게이트 고전압을 분압하는 분압부와, 상기 분압 전압이 설정값 이상 또는 이하 인가에 따라 각각 제어 신호를 출력하는 감지부를 구비하여 구성됨이 바람직하다.
상기 논리 연산 수단은, 상기 타이밍 콘트롤러가 로우 신호로 상기 게이트 드라이버의 출력을 인에이블 시키는 액정표시장치일 경우, 상기 감지 수단에서 출력된 신호와 상기 타이밍 콘트롤러에서 출력되는 신호를 논리 합 연산하여 상기 게이트 드라이버의 입력단으로 출력하는 논리 합 게이트로 구성됨이 바람직하다.
상기 논리 연산 수단은, 상기 타이밍 콘트롤러가 하이 신호로 상기 게이트 드라이버의 출력을 인에이블 시키는 액정표시장치일 경우, 상기 감지 수단에서 출력된 신호의 반전신호와 상기 타이밍 콘트롤러에서 출력되는 신호를 논리 곱 연산하여 상기 게이트 드라이버의 입력단으로 출력하는 논리 곱 게이트로 구성됨이 바람직하다.
이와 같은 특징으로 갖는 본 발명의 액정표시장치의 보호회로를 첨부된 도면을 참조하여 보다 상세히 설명하면 다음과 같다.
도 2는 본 발명 제 1 실시예의 액정표시장치의 보호회로 구성도이다.
본 발명 제 1 실시예의 액정표시장치의 보호 회로는, 타이밍 콘트롤러에서 출력되는 게이트 출력 인에이블 신호(GOE)가 로우일 때 게이트 드라이버의 출력을 인에이블시키는 액정표시장치에서 게이트 고전압이 설정값 이하로 강하되면 게이트 드라이버가 출력을 차단하도록 한 것이다.
즉, 도 2에 도시한 바와 같이, 저항(R1, R2)으로 이루어져 상기 DC/DC 변환부(6)에서 상기 게이트 드라이버(1a)에 입력되는 게이트 고전압(VGH)을 분압하는 분압부(11)와, 트랜지스터(TR1), 저항(R3, R4) 등으로 이루어져 상기 분압부(11)에서 출력되는 게이트 고전압(VGH)이 설정값 이하로 강하됨을 감지하는 감지부(12)와, 상기 감지부(12)에서 감지된 신호와 상기 타이밍 콘트롤러(3)에서 출력된 게이트 출력 인에이블 신호를 논리 합(OR) 연산하여 게이트 드라이버(1a)의 게이트 출력 인에이블 입력단에 출력하는 논리 합 게이트(10a)를 구비하여 구성된다. 여기서, 상기 분압된 전압과 트랜지스터의 문턱전압에 의해 상기 게이트 고전압(VGH)의 전압 강하 설정값이 설정되도록 상기 저항(R1, R2) 및 트랜지스터를 셋팅한다.
이와 같이 구성된 본 발명 제 1 실시예의 액정표시장치의 보호 회로의 동작은 다음과 같다.
상기 DC/DC 변환부(6)에서 상기 게이트 드라이버(1a)에 입력되는 게이트 고전압(VGH)은 상기 분압부(11)의 저항(R1, R2)에 의해 분압되어 감지부(12)의 트랜지스터(TR1)의 게이트에 인가된다. 따라서, 상기 분압부(11)에서 분압된 게이트 고전압(VGH)이 상기 트랜지스터(TR1)의 문턱전압(Vth) 이상이면 상기 트랜지스터(TR1)는 턴온되고, 문턱전압(Vth) 이하이면 상기 트랜지스터(TR1)는 턴 오프된다. 즉, 회로 구성 시, 게이트 전압 강하 기준 설정값이 상기 분압 저항(R1, R2)와 트랜지스터의 문턱전압의 문턱전압에 의해 셋팅되었으므로 전압 강하 설정값 이상이면 트랜지스터(TR1)가 턴온되고 전압 강하 설정값 이하이면 턴 오프된다.
이와 같이 분압된 전압과 트랜지스터의 문턱 전압에 의해 설정된 설정값 이상으로 상기 DC/DC 변환부(6)로부터 게이트 드라이버(1a)에서 게이트 고전압이 정상적으로 인가된 경우에는, 상기 트랜지스터가 턴 온되어 상기 감지부(12)에서 "로우" 신호를 상기 논리 합 게이트(10a)에 인가한다. 따라서, 상기 논리 합 게이트(10a)는 감지부(12)의 신호와 무관하게 상기 타이밍 콘트롤러(3)에서 출력된 신호에 따라 게이트 드라이버(1a)가 정상적으로 구동되도록 한다.
반대로, 설정값 이하로 전압이 강하되어 상기 DC/DC 변환부(6)로부터 게이트 드라이버(1a)에서 게이트 고전압이 비 정상적으로 인가된 경우에는, 상기 트랜지스터가 턴 오프되어 상기 감지부(12)에서 "하이" 신호를 상기 논리 합 게이트(10a)에 인가한다. 따라서, 상기 논리 합 게이트(10a)는 타이밍 콘트롤러(3)에서 출력된 신호에 무관하게 "하이"신호를 출력하므로 게이트 드라이버(1a)의 출력이 인에이블되지 못하도록 하므로 게이트 드라이버의 구동을 차단한다.
한편, 도 3은 본 발명 제 2 실시예의 액정표시장치의 보호회로 구성도이다.
본 발명 제 2 실시예의 액정표시장치의 보호 회로는, 타이밍 콘트롤러에서 출력된 게이트 출력 인에이블 신호(GOE)가 "하이" 일 때 게이트 드라이버의 출력을 인에이블시키는 액정표시장치에서 게이트 고전압이 설정값 이하로 강하되면 게이트 드라이버가 출력을 차단하도록 한 것이다.
즉, 도 3에 도시한 바와 같이, 저항(R1, R2)으로 이루어져 상기 DC/DC 변환부(6)에서 상기 게이트 드라이버(1a)에 입력되는 게이트 고전압(VGH)을 분압하는 분압부(11)와, 트랜지스터(TR1), 저항(R3, R4) 등으로 이루어져 상기 분압부(11)에서 출력되는 게이트 고전압(VGH)이 설정값 이하로 강하됨을 감지하는 감지부(12)와, 상기 감지부(12)에서 감지된 신호의 반전신호와 상기 타이밍 콘트롤러(3)에서 출력된 게이트 출력 인에이블(GOE) 신호를 논리 곱(AND) 연산하여 게이트 드라이버(1a)의 게이트 출력 인에이블 입력단에 출력하는 논리 곱 게이트(10b)를 구비하여 구성된다. 여기서, 마찬가지로, 상기 분압된 전압과 트랜지스터의 문턱전압에 의해 상기 게이트 고전압(VGH)의 전압 강하 설정값이 설정되도록 상기 저항(R1, R2) 및 트랜지스터를 셋팅한다.
이와 같이 구성된 본 발명 제 2 실시예의 액정표시장치의 보호 회로의 동작은 다음과 같다.
상기 DC/DC 변환부(6)에서 상기 게이트 드라이버(1a)에 입력되는 게이트 고전압(VGH)은 상기 분압부(11)의 저항(R1, R2)에 의해 분압되어 감지부(12)의 트랜지스터(TR1)의 게이트에 인가된다. 따라서, 상기 분압부(11)에서 분압된 게이트 고전압(VGH)이 상기 트랜지스터(TR1)의 문턱전압(Vth) 이상이면 상기 트랜지스터(TR1)는 턴온되고, 문턱전압(Vth) 이하이면 상기 트랜지스터(TR1)는 턴 오프된다. 즉, 회로 구성 시, 게이트 전압 강하 기준 설정값이 상기 분압 저항(R1, R2)와 트랜지스터의 문턱전압의 문턱전압에 의해 셋팅되었으므로 전압 강하 설정값 이상이면 트랜지스터(TR1)가 턴온되고 전압 강하 설정값 이하이면 턴 오프된다.
이와 같이 분압된 전압과 트랜지스터의 문턱 전압에 의해 설정된 설정값 이상으로 상기 DC/DC 변환부(6)로부터 게이트 드라이버(1a)에서 게이트 고전압이 정상적으로 인가된 경우에는, 상기 트랜지스터가 턴 온되어 상기 감지부(12)에서 "로우" 신호를 출력하고 그 신호의 반전신호(하이)가 상기 논리 곱 게이트(10b)에 인가된다. 따라서, 상기 논리 곱 게이트(10b)는 감지부(12)의 신호와 무관하게 상기 타이밍 콘트롤러(3)에서 출력된 신호에 따라 게이트 드라이버(1a)가 정상적으로 구동되도록 한다.
반대로, 설정값 이하로 전압이 강하되어 상기 DC/DC 변환부(6)로부터 게이트 드라이버(1a)에서 게이트 고전압이 비 정상적으로 인가된 경우에는, 상기 트랜지스터가 턴 오프되어 상기 감지부(12)에서 "하이" 신호를 출력하고 그 신호의 반전 신호(로우 신호)가 상기 논리 곱 게이트(10b)에 인가된다. 따라서, 상기 논리 곱 게이트(10b)는 타이밍 콘트롤러(3)에서 출력된 신호에 무관하게 "로우"신호를 출력하므로 게이트 드라이버(1a)의 출력이 인에이블 되지 못하도록 하므로 게이트 드라이버의 구동을 차단한다.
이상에서 설명한 바와 같은 본 발명에 따른 액정표시장치의 보호 회로에 있어서는 다음과 같은 효과가 있다.
즉, 특정 원인에 의해 상기 언급한 제어 신호 및 해당 전압이 비 정규적으로 게이트 드라이버에 인가될 경우에는 게이트 드라이버의 구동을 차단하므로 액정표시패널의 다수의 게이트 라인 또는 전체의 게이트 라인이 동시에 턴온되는 경우가 발생하지 않아 화질을 향상시키며, 더불어 게이트 드라이버의 파괴 또는 액정표시장치의 전원회로의 손상 및 회로 부품의 손상을 방지할 수 있다.

Claims (4)

  1. 타이밍 콘트롤러, DC/DC 변환부 및 게이트 드라이버를 구비한 액정표시장치에 있어서,
    상기 DC/DC 변환부에서 상기 게이트 드라이버에 입력되는 게이트 고전압이 설정값 이하로 강하됨을 감지하는 감지 수단과,
    상기 감지부에서 상기 게이트 고전압의 전압 강하가 감지되면 상기 게이트 드라이버의 출력을 차단하는 논리 연산 수단을 포함하여 구성됨을 특징으로 하는 액정표시장치의 보호 회로.
  2. 제 1 항에 있어서,
    상기 감지 수단은 상기 DC/DC 변환부에서 상기 게이트 드라이버에 입력되는 게이트 고전압을 분압하는 분압부와,
    상기 분압 전압이 설정값 이상 또는 이하인가에 따라 각각 제어 신호를 출력하는 감지부를 구비하여 구성됨을 특징으로 하는 액정표시장치의 보호 회로.
  3. 제 1 항에 있어서,
    상기 논리 연산 수단은, 상기 타이밍 콘트롤러가 로우 신호로 상기 게이트 드라이버의 출력을 인에이블 시키는 액정표시장치일 경우, 상기 감지 수단에서 출력된 신호와 상기 타이밍 콘트롤러에서 출력되는 신호를 논리 합 연산하여 상기 게이트 드라이버의 입력단으로 출력하는 논리 합 게이트로 구성됨을 특징으로 하는 액정표시장치의 보호 회로.
  4. 제 1 항에 있어서,
    상기 논리 연산 수단은, 상기 타이밍 콘트롤러가 하이 신호로 상기 게이트 드라이버의 출력을 인에이블 시키는 액정표시장치일 경우, 상기 감지 수단에서 출력된 신호의 반전신호와 상기 타이밍 콘트롤러에서 출력되는 신호를 논리 곱 연산하여 상기 게이트 드라이버의 입력단으로 출력하는 논리 곱 게이트로 구성됨을 특징으로 하는 액정표시장치의 보호 회로.
KR10-2001-0088523A 2001-12-29 2001-12-29 액정표시장치의 보호 회로 KR100408003B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0088523A KR100408003B1 (ko) 2001-12-29 2001-12-29 액정표시장치의 보호 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0088523A KR100408003B1 (ko) 2001-12-29 2001-12-29 액정표시장치의 보호 회로

Publications (2)

Publication Number Publication Date
KR20030058136A KR20030058136A (ko) 2003-07-07
KR100408003B1 true KR100408003B1 (ko) 2003-12-01

Family

ID=32216064

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0088523A KR100408003B1 (ko) 2001-12-29 2001-12-29 액정표시장치의 보호 회로

Country Status (1)

Country Link
KR (1) KR100408003B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102349763B1 (ko) * 2017-05-02 2022-01-11 엘지디스플레이 주식회사 에러 감지 방법, 에러 감지 회로 및 표시장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57123739A (en) * 1981-01-26 1982-08-02 Oki Electric Ind Co Ltd Voltage level converting circuit
JPS6166474A (ja) * 1984-09-10 1986-04-05 Hitachi Ltd 高圧安定化回路
US6310497B1 (en) * 2000-05-01 2001-10-30 Agere Systems Guardian Corp. Power supply loss detector method and apparatus
KR20030054901A (ko) * 2001-12-26 2003-07-02 엘지.필립스 엘시디 주식회사 액정표시모듈의 구동 방법 및 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57123739A (en) * 1981-01-26 1982-08-02 Oki Electric Ind Co Ltd Voltage level converting circuit
JPS6166474A (ja) * 1984-09-10 1986-04-05 Hitachi Ltd 高圧安定化回路
US6310497B1 (en) * 2000-05-01 2001-10-30 Agere Systems Guardian Corp. Power supply loss detector method and apparatus
KR20030054901A (ko) * 2001-12-26 2003-07-02 엘지.필립스 엘시디 주식회사 액정표시모듈의 구동 방법 및 장치

Also Published As

Publication number Publication date
KR20030058136A (ko) 2003-07-07

Similar Documents

Publication Publication Date Title
US8976101B2 (en) Liquid crystal display device and method of driving the same
KR102338945B1 (ko) 레벨 쉬프터를 갖는 디스플레이 장치
KR101668595B1 (ko) 표시장치 및 그 구동방법
US7812833B2 (en) Liquid crystal display device and method of driving the same
US20100302220A1 (en) Liquid crystal display and driving method thereof
US8599183B2 (en) Liquid crystal display device for preventing abnormal drive of liquid crystal module
US7310094B2 (en) Liquid crystal display and driving method thereof
US7190343B2 (en) Liquid crystal display and driving method thereof
US8638304B2 (en) Touch sensing method and associated apparatus based on display panel common voltage
KR100486999B1 (ko) 액정표시장치의 잔상 방지 방법 및 장치
US9235297B2 (en) Capacitive sensing apparatus and method applied to touch screen using the capacitive sensing apparatus
KR20130107912A (ko) 액정표시장치의 레벨 시프터
KR101127865B1 (ko) 과전류보호회로를 구비한 액정표시장치
KR100408003B1 (ko) 액정표시장치의 보호 회로
JP3660838B2 (ja) 液晶表示装置
KR20060136114A (ko) 과전류보호회로를 구비한 액정표시장치
US9508298B2 (en) Adaptive inversion control of liquid crystal display device
KR20030058117A (ko) 액정표시장치의 보호 회로
KR102148488B1 (ko) 표시장치의 전원회로
KR101023722B1 (ko) 쉬프트 레지스터의 구동 회로
KR20080041908A (ko) 액정 표시 장치 및 그 구동 방법
KR20030058167A (ko) 액정표시장치의 구동 회로
KR20150057469A (ko) 액정표시장치와 그 전압 강하 제한 방법
KR101287758B1 (ko) 액정표시장치 및 그의 구동 방법
KR20030054880A (ko) 액정표시장치 및 그 구동방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120928

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20141021

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20151028

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20161012

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20171016

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20181015

Year of fee payment: 16