KR100407057B1 - 비디오 이미지의 블록에 대한 랜덤 액세스 방법 - Google Patents

비디오 이미지의 블록에 대한 랜덤 액세스 방법 Download PDF

Info

Publication number
KR100407057B1
KR100407057B1 KR10-2001-7001489A KR20017001489A KR100407057B1 KR 100407057 B1 KR100407057 B1 KR 100407057B1 KR 20017001489 A KR20017001489 A KR 20017001489A KR 100407057 B1 KR100407057 B1 KR 100407057B1
Authority
KR
South Korea
Prior art keywords
image
interest
block
pixels
memory
Prior art date
Application number
KR10-2001-7001489A
Other languages
English (en)
Other versions
KR20010074798A (ko
Inventor
안드레아스 멘크호프
귄터 슈플러
Original Assignee
인피니언 테크놀로지스 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인피니언 테크놀로지스 아게 filed Critical 인피니언 테크놀로지스 아게
Publication of KR20010074798A publication Critical patent/KR20010074798A/ko
Application granted granted Critical
Publication of KR100407057B1 publication Critical patent/KR100407057B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/76—Television signal recording
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/14—Picture signal circuitry for video frequency region
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/423—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
    • H04N19/61—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding in combination with predictive coding

Abstract

일반적으로 비디오 영상의 이미지 프로세싱동안 인접한 영상 블록에 대해 빠르고 반복적인 액세스가 필요하다. 완전한 비디오 영상을 저장하는데 충분한 용량을 가지는 영상 메모리는 실시간으로 이미지 프로세상을 수행하기 위해 필요한 액세스 시간을 가지지 않는다. 따라서 본 발명은 영상 메모리로부터 고속 액세스 메모리로 영상 블록을 기록하는 것을 제공한다. 상기 액세스 메모리에서의 픽셀만이 이미지 프로세싱 동작이 수행될 때 액세스된다. 판독하는 동안, 영상 메모리의 다른 블록이 동시에 액세스 메모리로 판독된다. 그 결과, 영상 데이터에 대한 고속 액세스가 메모리에 대한 추가 경비없이 가능하다. 상기 방법에 대한 애플리케이션 영역은 비디오 영상의 이미지 프로세싱에 존재한다.

Description

비디오 이미지의 블록에 대한 랜덤 액세스 방법 {RANDOM ACCESS METHOD FOR BLOCKS OF VIDEO IMAGES}
이미지 프로세싱에 있어서, 필터 함수 또는 영상 컨텐츠의 비교시에 영상 영역을 적용하기 위해 인접하거나 근접한 픽셀의 영상 영역에 의지할 필요가 있다. 비디오 영상은 일반적으로 연속적인 픽셀의 열로 구성된다. 픽셀의 데이터는 이전의 영상 라인이 완전하게 제공될 때만 영상 라인이 형성되도록 전송된다. 라인 격행(interlacing) 방식을 사용하여 전송된 텔레비젼 영상의 경우, 무엇보다도 제 1 필드의 제 1 라인(예를 들어 제 2 라인)은 상기 필드의 제 2 라인(상술한 예에서는 제 4 라인)이 형성되기 전에 디스플레이된다.
상기 방식에서 비디오 영상이 라인에 의해 형성된다는 사실은 영상 컬럼의 픽셀이 동시에 또는 차례로 직접적으로 액세스되면, 픽셀이 버퍼에 저장되어야한다는 것을 의미한다. 영상의 수직 방향에 있는 특정 픽셀에 대한 다음 픽셀은 상술한 순차 데이터 전송의 경우에서의 지연 이후에만 이용된다. 버퍼-저장의 경우, 영상 블록에 대한 임의의 액세스, 즉 수직 및 수평 근접시에 일 그룹의 픽셀이 가능하다.
다이나믹 메모리(DRAMS)는 칩 영역과 연관된 높은 메모리 밀도로 인해 버퍼-저장에 적당하다. 다이나믹 반도체 메모리에서, 메모리 셀은 일반적으로 다수의 메모리 어레이 블록 유니트에서 배열된다. 특정 메모리 셀에 대한 액세스의 경우에, 상기 셀을 포함하는 메모리 어레이 블록 유니트가 먼저 활성화되어야 한다. 만일 가상으로 동시에 액세스되려는 두개의 픽셀이 서로 다른 메모리 어레이 블록 유니트에 존재한다면, 제 1 유니트 및 다른 유니트는 각각의 픽셀을 판독하기 위해 활성화되어야 한다. 높은 픽셀 전송율에서, 실시간 이미지 프로세싱은 가능하지 않다. 두개의 서로 다른 메모리 어레이 블록 유니트에 배열된 두개의 픽셀에 대한 액세스는 종종있는 경우로서 상기 픽셀들이 이미지 프로세싱 동작을 위해 다중으로 액세스될 때 특히 복잡하다.
본 발명은 예를 들면 텔레비젼 영상과 같은 비디오 영상의 영상 블록에 대한 랜덤 액세스를 허용하는 방법에 관한 것이다.
도 1은 액세스 메모리의 구성을 도시한다.
도 2는 본 발명을 따르는 방법을 설명하는 도면이다.
도 3은 서로 다른 크기의 주영상 블록을 가지는 본 발명을 따르는 방법을 설명하는 도면이다.
따라서 본 발명의 목적은 메모리에 관련하여 약간의 추가 비용으로 실행될 수 있는 영상 메모리에 저장된 비디오 영상의 영상 블록에 램덤하게 액세스하기 위한 방법을 설명하는 것이다. 상기의 목적은 청구항 제1항의 특징부를 포함하는 방법에 의해 달성된다.
본 발명은 비디오 영상의 다수의 픽셀에 연관된 작은 크기를 가지는 액세스 메모리를 사용하여 예를 들면, 텔레비젼 영상과 같은 이미지 처리가 실시간으로 가능하다는 장점을 가진다. 액세스 타임에 대해서, 영상 메모리 보다는 액세스 메모리에 대해 더욱 엄격한 요구조건이 부과된다. 액세스 메모리의 상대적으로 낮은 성능에도 불구하고 본 발명의 방법은 비용효율적으로 실시될 수 있다. 각각의 픽셀은 액세스 메모리의 제 1 영역내에서 액세스될 수 있다.
추가의 장점은 액세스 메모리의 출력부와 그 입력부에서의 데이터율의 비가 주 영상 블록의 크기에 의해 결정된다는 것이다. 결과적으로, 액세스 메모리의 크기에 대한 데이터율의 비는 주어진 환경에서 조절될 수 있다.
바람직한 실시예에서, 액세스 메모리의 제 2 영역은 주 영상 블록의 영역의 3배이다. 액세스 메모리의 제 1 영역은 바람직하게 주영상 블록 및 이에 인접하며 동일한 크기를 가지는 8개의 인접 영상 블록을 포함한다. 일단 이미지 프로세싱이 주영상 블록에 대해 수행되기만 하면, 이전의 주영상 블록의 오른쪽 면에 인접한 인접 영상 블록이 새로운 주영상 블록이 된다. 비디오 영상의 라인 끝에서, 새로운 주영상 블록은 라인의 시작에 위치를 가지는 주영상 블록의 아랫면에 인접한 인접 영상 블록으로부터 나타난다. 주영상 블록은 전형적으로 비디오 영상을 교차하여 왼쪽으로부터 오른쪽의 수평방향으로 이동한다. 만일 주영상 블록이 비디오 영상의 끝에 도달한다면, 주영상 블록의 높이에 의해 수직하향방향으로 오프셋되며 상기 라인에서 비디오 영상의 왼쪽 에지로 복귀한다.
수평 방향에서 48픽셀을 가지며 수직 방향에서 24픽셀을 가지는 영상이 제 1 영역에 저장될 수 있고 수평 방향에서 16픽셀을 가지며 수직 방향에서 24 픽셀을 가지는 영상이 제 2 영역에 저장될 수 있도록 액세스 메모리가 구현되는 것이 유리하다는 것은 입증되었다.
스태틱 반도체 메모리(SRAM)는 특히 액세스 메모리의 실시예로서 적당하다. SRAM은 짧은 액세스 시간을 허용한다. 메모리 성능에 관련된 큰 영역의 요구조건은 비디오 영상의 일부 픽셀만이 액세스 메모리에 저장되기 때문에 중요하지 않다.
추가의 유리한 설계 및 개발은 종속항에 기술되어 있다. 본 발명은 도면을 참조로 이하에서 상세하게 기술된다.
본 발명은 라인으로 구성되며 거의 수평방향으로 적어도 부분적으로는 수직방향으로 영상 메모리에 저장되는 비디오 영상을 기초로 한다. 예를 들어 비디오 영상은 라인-격행된 텔레비젼 영상의 필드이다. 상기의 영상 메모리는 일반적으로 높은 집적 레벨로 비용효율적으로 생산할 수 있는 다이나믹 메모리(DRAM)이다.
영상 메모리로부터 판독된 것은 메모리 어레이 블록 유니트로부터 조직될 수 있으며, 개별 픽셀이 아닌 다수의 인접 픽셀로 구성된 전체 메모리 블록이다. 메모리 어레이 블록 유니트 또는 그 일부는 메모리 블록으로서 적당하다. 영상 메모리로부터 판독된 메모리 블록은 짧은 액세스 시간을 가지며 서로 다른 메모리 위치가 동시에 리드인(read in) 및 리드아우트(read out)될 수 있는 액세스 메모리(ZS)에 저장된다. 액세스 메모리(ZS)에 저장된 픽셀은 예를 들어 필터 기능을 수행하기 위해 개별적으로 액세스될 수 있다. 액세스 메모리(ZS)는 처리될 다음 메모리 블록이 판독되는 추가 영역을 가지며, 이미지 프로세싱 동작은 이미 저장된 메모리 블록의 픽셀을 사용하여 수행된다. 상기 이미지 프로세싱 동작이 끝나면, 방금 리드인된 액세스 메모리(ZS)의 추가 영역의 픽셀은 이미지 프로세싱에 이용될 수 있다.
도 1은 액세스 메모리(ZS)의 구성을 도시한다. 이는 동작 영역(AB) 및 버퍼 영역(PB)으로 세분된다. 만일 이미지 프로세싱 동작이 비디오 영상에서 수행된다면, 이는 익섭트 바이 익섭트(excerpt by excerpt)로 수행된다. 제 1 익섭트가 선택되며, 이는 예를 들어 비디오 영상의 상부 좌측 코너를 포함한다. 이 방법은 제 1 익섭트가 주영상 블록(HB)을 포함하도록 하며, 이 블록은 비디오 영상의 적어도 하나의 수평 방향 인접 영상 블록(NBH)에 의해 근접해진다. 주영상 블록(HB)은 일반적으로 모든 면과 에지에서 인접 영상 블록(NB)에 의해 둘러싸인다.
도 1에서, 수평 방향의 인접 영상 블록(NBH)외에 수직 방향의 인접 영상 블록(NBV) 및 주영상 블록(HB)의 상부 좌측 에지에 근접한 인접 영상 블록(NBB)은 각각의 경우 서로 다른 해칭(hatching)에 의해 강조된다. 주영상 블록(HB)은 도 1의 예에서 총 8개의 인접 영상 블록(NB)에 의해 둘러싸인다. 영상 블록(HB,NB)의 크기, 즉 수평 및 수직 방향의 픽셀수는 이미지 프로세싱 동작의 법칙을 따른다.
이 방법은 특히 영상 컨텐츠의 모션을 결정하는데 적당하다. 예로서, 만일 영상 시퀀스에서 영상의 직사각형 윈도우에 대한 모션 벡터를 결정하고자 한다면, 주영상 블록(HB)의 크기는 윈도우의 크기에 따라 선택된다. 윈도우내의 픽셀은 영상 시퀀스에서 연이은 영상의 주영상 블록과 비교된다. 이 경우, 주영상 블록의 위치는 윈도우 위치와 일치하도록 선택된다. 만일 윈도우 픽셀이 주영상 블록의 픽셀과 일치하며, 특정 오차가 고려된다면, 윈도우가 선택된 영상으로부터 다음 영상으로의 전이동안 윈도우에 의해 결정된 서브-영상에 어떠한 모션도 존재하지 않는다.
윈도우 픽셀과 인접 블록의 픽셀을 비교함으로써, 윈도우가 선택된 영상으로부터 인접 영상 블록이 생성되는 영상으로의 전이동안 영상부에 대한 모션 벡터를 결정할 수 있다. 이를 위해, 개별 인접 영상 블록에 대한 윈도우의 해당 픽셀의 측정이 결정된다. 윈도우 영상 컨텐츠의 모션에 대한 결론은 최대 일치점을 가지는 인접 블록 영상의 위치로부터 작도될 수 있다. 인접 영상 블록(NB)의 크기는 경험적으로 결정된 평균 모션을 따른다.
제 1 익섭트에 근접한 비디오 영상의 일부는 액세스 메모리(ZS)의 버퍼 영역(PB)에 저장된다. 이는 수직 방향에서 제 1 익섭트가 수직 방향에서 가지는 것과 동일한 픽셀을 포함한다. 또한 수평 방향에서는 주영상 블록과 동일한 픽셀을 이 방향에서 포함한다.
상기 방법의 제 1 단계에서, 비디오 영상의 제 1 익섭트는 액세스 메모리(ZS)의 동작 영역(AB)에 저장된다. 제 1 익섭트는 비디오 영상의 상부 좌측 코너에 해당하는 것을 가정한다. 상기 경우에, 대각 방향의 인접 영상 블록(NBD)은 비디오 영상의 코너에 정확히 존재한다. 만일 주영상 블록(HB)이 상기 코너에서 존재한다면, 비디오 영상의 주영상 블록(HB)의 좌측으로 그리고 그 위로 임의의 인접한 영상 블록을 포함할 수 없다. 상기 경우 및 다른 경우에 고려되는 인접 영상 블록이 비디오 영상의 외부에 존재할 때, 적절한 인접 영상 블록의 픽셀에 대한 평균 밝기값이 가정된다.
동작 영역(AB)의 픽셀이 예를 들어 모션을 결정하기 위해 액세스되는 동안, 제 1 익섭트에 근접한 비디오 영상의 일부는 액세스 메모리(ZS)의 버퍼 영역(PB)으로 판독된다. 동작 영역(AB)과 버퍼 영역(PB)의 수직 방향의 픽셀수는 동일하다. 수평 방향에서, 버퍼 영역(PB)에 저장된 픽셀수는 주영상 블록(HB)이 수평 방향에서 가지는 픽셀수와 동일하다.
제 2 단계에서, 비디오 영상의 제 2 익섭트는 동작 영역(AB)에 저장되며, 상기 익섭트는 주영상 블록(HB)과 버퍼 영역(PB)의 픽셀의 폭에 의해 수평 방향에 대한 쉬프팅의 결과로서 제 1 익섭트로부터 나타난다. 만일 주영상 블록 및 인접 영상 블록이 동일 크기를 가진다면, 제 2 익섭트는 제 1 익섭트의 픽셀과 버퍼 영역(PB)의 픽셀의 2/3를 포함한다. 제 2 익섭트에서, 제 1 익섭트의 주영상 블록의 오른쪽에 위치한 인접 영상 블록이 현재는 주영상 블록이다. 제 2 익섭트의 픽셀은 이미지 프로세싱 기능에 한번 더 영향받을 수 있다. 동시에 제 2 익섭트에 인접한 비디오 영상의 영상 영역은 버퍼 영역(PB)으로 판독된다.
도 2a는 제 2 익섭트의 수평 쉬프팅을 도시하며, 제 1 익섭트(굵은 선)에 대해 얇은 선을 이용하여 도시된다. 제 2 단계는 주영상 블록이 비디오 영상의 오른쪽 에지에 도달할 때까지 반복된다. 이는 익섭트에 인접한 비디오 영상 부분이 전혀 존재하기 않기때문에 비디오 영상의 픽셀이 더이상 버퍼 영역(PB)으로 판독될 수 없다는 상기의 단계와 동일하다. 이 경우, 평균 밝기값을 버퍼 영역(PB)으로 판독할 수 있다.
제 3 단계에서, 비디오 영상의 제 3 익섭트는 액세스 메모리(ZS)의 동작 영역(AB)으로 판독된다. 제 1 익섭트와 관련하여, 제 3 익섭트는 주영상 블록이 수직 방향에서 포함하는 것과 동일한 픽셀에 의해 수직 방향으로 조금 쉬프팅된다. 도 2b는 또한 얇은 선을 사용하여 - 상기 제 1 익섭트에 대해 쉬프트된 - 제 3 익섭트도시하고 두꺼운 선을 사용하여 제 1 익섭트를 다시 도시한다. 제 1 익섭트의 하부(UT)는 제 3 익섭트의 중부(MT)에 해당한다. 제 4 익섭트의 경우에는 수직 방향에서 주영상 블록의 픽셀수에 의해 제 3 익섭트와 연관되어 수직으로 쉬프트되며, 상부(OT)는 제 1 익섭트의 하부(UT)에 해당한다. 즉, 제 1 익섭트의 하부(UT)에 속하는 픽셀은 상기 예의 영상 메모리로부터 3회 판독된다. 영상 메모리의 입력 데이터에 대한 출력 데이터의 비는 이 경우에 3이다. 제 4 익섭트는 도 2c에 도시되어 있다.
도 3은 제 1 실시예보다 큰 제 2 주영상 블록을 가지는 다른 실시예를 도시한다. 이 경우, 제 2 주영상 블록은 제 1 실시예의 경우에 수직 방향의 크기의 두배이다. 수직 방향에서 대각선으로 근접하는 인접 영상 블록은 제 1 실시예와 동일한 크기를 가진다. 제 2 주영상 블록(HBZ)에 측면으로 근접한 인접 영상 블록은 제 2 주영상 블록(HBZ)과 동일한 크기를 가진다. 상기 실시예에서, 버퍼 영역(PB)은 액세스 메모리(ZS)의 동작 영역(AB)의 두배이다. 시작 위치에서 선택된 익섭트는 제 2 주영상 블록(HBZ)이 수직 방향에서 가지는 것과 동일한 픽셀에 의해 수직 방향으로 가장 먼저 하향 쉬프트되고(도 3a) 다음으로 하향 쉬프트된다(도 3b). 동작 영역(AB)의 픽셀의 특정 부분(TZ)은 쉬프팅 과정 이후에 새롭게 판독되며, 이는 도 3a의 얇은 선으로 도시되어 있다. 다음 쉬프팅 과정에서, 도 3b에 도시된 바와 같이, 최초 익섭트에 대한 오버랩은 존재하지 않는다. 영상 메모리의 입력부에서의 데이터 속도에 대한 출력부에서의 데이터 속도의 비는 이 경우 2이다. 또한, 이 경우에서 픽셀의 데이터는 상기 메모리에 기록되는 것보다 빠른 클록 속도에서 영상 메모리로부터 판독된다.

Claims (6)

  1. 비디오 영상의 영상 블록에 랜덤하게 액세스하는 방법으로서, 상기 비디오 영상이 라인으로 구성되고 또한 다수의 라인의 픽셀들이 영상 메모리에 서브-영상으로서 저장되는 방법에 있어서,
    - 상기 서브-영상의 제 1 익섭트는 액세스 메모리(ZS)의 제 1 영역(AB)에 저장되며, 상기 인섭트는 상기 서브-영상의 수평 방향으로 x 픽셀을 가지는 주영상 블록(HB) 및 또한 수평 방향으로 주영상 블록(HB)에 인접하며 주영상 블록(HB)과 동일한 크기를 가지는 적어도 하나의 인접 영상 블록(NBH)을 포함하도록 설정되며,
    - 상기 영상 블록(HB,NBH)중 하나는 상기 액세스 메모리(ZS)로부터 판독되며,
    - 상기 영상 블록(HB,NBH)이 판독되는 동안, 제 1 익섭트에 수평으로 인접한 서브-영상의 일부분은 액세스 메모리(ZS)의 제 2 영역(PB)에 저장되며, 또한 상기 부분은 수직 방향에서의 제 1 익섭트와 동일한 x 픽셀을 수직 및 수평 방향에서 포함하도록 선택되며,
    - 상기 제 1 익섭트와 동일 크기를 가지는 서브-영상의 제 2 익섭트는 액세스 메모리(ZS)의 제 1 영역(AB)에 저장되며, 상기 제 2 익섭트는 제 2 영역(PB)에 저장된 서브-영상의 일부를 완전히 포함하도록 상기 제 1 익섭트에 대하여 수평으로 쉬프트되는 방법.
  2. 제 1 항에 있어서,
    - 상기 제 1 익섭트는 상기 주영상 블록(HB)과 동일 크기를 가지며 상기 주영상 블록(HB)의 수직 방향에서 인접하는 적어도 하나의 추가 인접 영상 블록(NBV)을 더 포함하며,
    - 제 2 익섭트의 적어도 일부 픽셀은 액세스 메모리(ZS)로부터 판독되며,
    - 이후에, 서브-영상의 제 3 익섭트가 상기 액세스 메모리의 제 1 영역(AB)에 저장되고, 상기 익섭트는 상기 주영상 블록(HB)이 상기 제 1 익섭트내에서 여전히 존재하도록 상기 제 1 익섭트에 대해 수직으로 쉬프트되는 것을 특징으로 하는 방법.
  3. 제 1 항 또는 제 2 항에 있어서, 상기 주영상 블록(HB)은 직사각형으로 선택되며, 8개의 인접한 인접 영상 블록(NB;NBH,NBV,NBD)으로 둘러싸이는 것을 특징으로 하는 방법.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서, 상기 액세스 메모리(ZS)의 제 1 영역(AB)은 수평방향으로 48픽셀, 수직방향으로 24픽셀로 선택되며, 상기 제 2 영역(PB)은 16×24픽셀로 선택되는 것을 특징으로 하는 방법.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서, 상기 액세스 메모리(ZS)는 SRAM으로 구현되는 것을 특징으로 하는 방법.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서, 상기 비디오 영상은 라인-격행된 텔레비젼 영상의 필드인 것을 특징으로 하는 방법.
KR10-2001-7001489A 1998-08-06 1999-08-04 비디오 이미지의 블록에 대한 랜덤 액세스 방법 KR100407057B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19835607 1998-08-06
DE19835607.2 1998-08-06

Publications (2)

Publication Number Publication Date
KR20010074798A KR20010074798A (ko) 2001-08-09
KR100407057B1 true KR100407057B1 (ko) 2003-11-28

Family

ID=7876700

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-7001489A KR100407057B1 (ko) 1998-08-06 1999-08-04 비디오 이미지의 블록에 대한 랜덤 액세스 방법

Country Status (6)

Country Link
US (1) US6559897B2 (ko)
EP (1) EP1110378B1 (ko)
JP (1) JP3548718B2 (ko)
KR (1) KR100407057B1 (ko)
DE (1) DE59901032D1 (ko)
WO (1) WO2000008844A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2720457A4 (en) * 2011-06-13 2015-03-25 Nec Corp VIDEO PROCESSING SYSTEM, VIDEO PROCESSING METHOD, VIDEO PROCESSING DATABASE CREATING METHOD, VIDEO PROCESSING DATA BASE, VIDEO PROCESSING APPARATUS, AND CONTROL METHOD AND CONTROL PROGRAM THEREOF

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6053349B2 (ja) * 1981-06-19 1985-11-25 株式会社日立製作所 画像処理プロセツサ
DE3482365D1 (de) * 1984-11-08 1990-06-28 Itt Ind Gmbh Deutsche Fernsehempfaenger mit flimmerfreier wiedergabe eines zwischenzeilen-videosignals.
KR910008460B1 (ko) * 1986-12-25 1991-10-15 가부시키가이샤 도시바 정보처리장치
JP2925157B2 (ja) * 1989-02-28 1999-07-28 キヤノン株式会社 データ記憶装置
JPH04216392A (ja) 1990-12-18 1992-08-06 Mitsubishi Electric Corp ブロックライト機能を備える半導体記憶装置
JP3278756B2 (ja) * 1992-09-10 2002-04-30 日本テキサス・インスツルメンツ株式会社 画像処理方法及び装置
JP3626514B2 (ja) 1994-01-21 2005-03-09 株式会社ルネサステクノロジ 画像処理回路
US5596684A (en) * 1994-11-23 1997-01-21 Compaq Computer Corporation Anti-aliasing apparatus and method using fast scan-line memory mapping for sampling pixel patterns
US5748178A (en) * 1995-07-18 1998-05-05 Sybase, Inc. Digital video system and methods for efficient rendering of superimposed vector graphics

Also Published As

Publication number Publication date
US6559897B2 (en) 2003-05-06
EP1110378B1 (de) 2002-03-20
WO2000008844A1 (de) 2000-02-17
US20010017670A1 (en) 2001-08-30
DE59901032D1 (de) 2002-04-25
JP3548718B2 (ja) 2004-07-28
EP1110378A1 (de) 2001-06-27
JP2002522971A (ja) 2002-07-23
KR20010074798A (ko) 2001-08-09

Similar Documents

Publication Publication Date Title
JPH02208690A (ja) 表示メモリとそれを備えた画像処理装置
US6297857B1 (en) Method for accessing banks of DRAM
JP3278756B2 (ja) 画像処理方法及び装置
EP0279228A3 (en) A frame buffer in or for a raster scan video display
US5517609A (en) Graphics display system using tiles of data
US5270973A (en) Video random access memory having a split register and a multiplexer
US20080044107A1 (en) Storage device for storing image data and method of storing image data
CN107204199A (zh) 半导体存储器装置及其地址控制方法
EP0617565A1 (en) Video signal processing apparatus and its method
KR100407057B1 (ko) 비디오 이미지의 블록에 대한 랜덤 액세스 방법
US5995167A (en) Apparatus for controlling display memory for storing decoded picture data to be displayed and method thereof
JPS5926031B2 (ja) 記憶素子
EP0589724A2 (en) An electronic image processing system
JPH06167958A (ja) 記憶装置
EP0474366B1 (en) Graphics display system including a video random access memory with a split serial register and a run counter
EP1256927B1 (en) Black line insertion in images displayed on tall liquid crystal imagers
US6046753A (en) Electronic image processing system for modifying initial image data
US6680736B1 (en) Graphic display systems having paired memory arrays therein that can be row accessed with 2(2n) degrees of freedom
KR20040082601A (ko) 메모리 억세스 제어 장치
JP3061824B2 (ja) 半導体メモリ
JP2005222180A (ja) 画像データ配置方法
JPS60211690A (ja) メモリ回路
JP2633251B2 (ja) 画像メモリ素子
JPH0232478A (ja) 並列アクセスのための画像メモリ
JPH08275181A (ja) 動画像データの復号装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20061031

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee