KR100404851B1 - Plasma Display Panel and Mehtod thereof - Google Patents
Plasma Display Panel and Mehtod thereof Download PDFInfo
- Publication number
- KR100404851B1 KR100404851B1 KR10-2001-0009710A KR20010009710A KR100404851B1 KR 100404851 B1 KR100404851 B1 KR 100404851B1 KR 20010009710 A KR20010009710 A KR 20010009710A KR 100404851 B1 KR100404851 B1 KR 100404851B1
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- sustain
- discharge
- data
- pulse
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
- H01J11/20—Constructional details
- H01J11/22—Electrodes, e.g. special shape, material or configuration
- H01J11/26—Address electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
- G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
- H01J11/20—Constructional details
- H01J11/22—Electrodes, e.g. special shape, material or configuration
- H01J11/32—Disposition of the electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Plasma & Fusion (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Gas-Filled Discharge Tubes (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
본 발명은 이온에 의한 손상을 최소화하고 쓰기동작을 정확히 하도록 한 플라즈마 디스플레이 패널 및 그의 구동방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a plasma display panel and a method of driving the same, which minimize damage caused by ions and accurately perform a write operation.
본 발명의 플라즈마 디스플레이 패널은 데이터전극과, 그 데이터전극과 직교되게 배치된 주사전극 및 유지전극을 포함하는 플라즈마 디스플레이 패널에 있어서, 상기 데이터전극이, 상기 주사전극과 교차하는 영역에서 전극폭이 다른 영역에서의 전극폭 보다 넓게 되도록 형성된 돌출부를 구비하고, 상기 주사전극과 함께 쓰기 방전을 발생시키고, 상기 주사전극과 상기 유지전극과의 유지방전시 상기 주사전극에 공급되는 유지펄스와 동기되고 그 유지펄스 보다 짧은 펄스폭을 갖는 동일 극성의 디펜스펄스를 공급하는 것을 특징으로 한다.A plasma display panel of the present invention includes a data electrode, a scan electrode and a sustain electrode arranged to be orthogonal to the data electrode, the electrode having different electrode widths in a region where the data electrode crosses the scan electrode. A protruding portion formed to be wider than an electrode width in an area, generating write discharge together with the scan electrode, synchronizing with a sustain pulse supplied to the scan electrode during a sustain discharge between the scan electrode and the sustain electrode; It is characterized by supplying a defense pulse of the same polarity having a shorter pulse width.
이러한 구성에 의하여, 데이터전극의 폭을 줄이면서 선택쓰기 해야할 주사전극 상에 폭이 넓은 데이터전극을 위치시킴으로써 이온에 의한 손상을 최소화할 수 있으며, 쓰기동작을 정확히 할 수 있다.By such a configuration, by placing a wide data electrode on the scan electrode to be selectively written while reducing the width of the data electrode, damage caused by ions can be minimized and the writing operation can be accurately performed.
Description
본 발명은 플라즈마 디스플레이 패널에 관한 것으로, 특히 이온에 의한 손상을 최소화하도록 한 플라즈마 디스플레이 패널 및 그 구동방법에 관한 것이다.The present invention relates to a plasma display panel, and more particularly, to a plasma display panel and a driving method thereof to minimize damage caused by ions.
일반적으로, 플라즈마 디스플레이 패널(Plasma Display Panel : 이하 "PDP"라 함)은 셀 내부의 기체 방전현상을 이용하여 화상을 표시하는 발광형 표시소자이다. 이 PDP는 액정표시소자(Liquid Crystal Display : LCD)와 같이 각 셀마다 액티브 소자를 형성할 필요가 없다. 이 때문에 PDP는 제조공정이 간단하여 대형화에 유리하다.In general, a plasma display panel (hereinafter referred to as "PDP") is a light emitting display device that displays an image by using a gas discharge phenomenon inside a cell. This PDP does not need to form an active element for each cell like a liquid crystal display (LCD). For this reason, the PDP has a simple manufacturing process, which is advantageous for large size.
이러한 PDP는 매트릭스 형태로 배열되어진 다수의 방전셀들을 가진다. 방전셀들은 방전을 서스테인시키기 위한 서스테인 전극 라인들과 방전될 셀을 선택하기 위한 어드레스 전극라인들의 교차점들 각각에 마련되게 된다.This PDP has a plurality of discharge cells arranged in a matrix form. The discharge cells are provided at respective intersections of the sustain electrode lines for sustaining the discharge and the address electrode lines for selecting the cell to be discharged.
PDP는 벽전하를 축적하기 위한 유전체층이 방전셀 내에 존재하는가에 따라 직류형 및 교류형 패널들로 대별된다.PDPs are roughly classified into DC-type and AC-type panels according to whether a dielectric layer for accumulating wall charges exists in the discharge cell.
도 1은 종래의 삼전극 교류형 면방전 PDP를 나타낸 사시도이고, 도 2는 도 1에 도시된 PDP의 단면도이다.1 is a perspective view showing a conventional three-electrode alternating current surface discharge PDP, Figure 2 is a cross-sectional view of the PDP shown in FIG.
도 1 및 도 2를 참조하면, PDP의 방전셀은 상부기판(10) 상에 형성되어진 유지전극쌍, 즉 주사전극(13) 및 유지전극(15)과, 하부기판(24) 상에 형성되어진 데이터전극(26)을 구비한다. 주사전극(13)은 가시광 투과를 위한 투명전극(12)과, 투명전극(12)의 저항성분 보상을 위한 버스전극(16)으로 구성된다. 주사전극(13)과 나란하게 형성되는 유지전극(15)도 역시 투명전극(14)과 버스전극(18)으로 구성된다. 이러한 주사전극(13)과 유지전극(15)이 나란하게 형성된 상부기판(10)에는 상부 유전층(20)과 보호막(22)이 적층된다. 상부 유전층(20)에는 플라즈마 방전시 발생된 벽전하가 축적된다. 보호막(22)은 플라즈마 방전시 발생된 스퍼터링에 의한 상부 유전층(20)의 손상을 방지함과 아울러 2차 전자의 방출 효율을 높이게 된다. 보호막(20)으로는 통상 산화마그네슘(MgO)이 이용된다. 데이터전극(26)은 상기 주사전극(13) 및 유지전극(15)과 교차하는 방향으로 하부기판(24) 상에 형성된다. 데이터전극(26)이 형성된 하부기판(24) 상에는 벽전하 축적을 위한 하부 유전층(28)이 형성된다. 하부 유전층(28) 위에는 격벽(30)이 형성되며, 하부 유전층(28)과 격벽(30) 표면에는 형광체(32)가 도포된다. 격벽(24)은데이터전극(20)과 나란하게 형성되어 방전에 의해 생성된 자외선 및 가시광이 인접한 방전셀에 누설되는 것을 방지한다. 형광체(32)는 플라즈마 방전시 발생된 자외선에 의해 여기되어 적색, 녹색 또는 청색 중 어느 하나의 가시광선을 발생하게 된다. 이러한 상부기판(10) 및 하부기판(24)과 격벽(30)에 의해 마련된 방전공간에는 가스방전을 위한 불활성 가스가 주입된다.1 and 2, a discharge cell of a PDP is formed on a pair of sustain electrodes formed on an upper substrate 10, that is, a scan electrode 13 and a sustain electrode 15, and a lower substrate 24. The data electrode 26 is provided. The scan electrode 13 includes a transparent electrode 12 for transmitting visible light and a bus electrode 16 for compensating for resistance of the transparent electrode 12. The sustain electrode 15 formed in parallel with the scan electrode 13 also includes a transparent electrode 14 and a bus electrode 18. The upper dielectric layer 20 and the passivation layer 22 are stacked on the upper substrate 10 having the scan electrode 13 and the sustain electrode 15 side by side. Wall charges generated during plasma discharge are accumulated in the upper dielectric layer 20. The passivation layer 22 prevents damage to the upper dielectric layer 20 due to sputtering generated during plasma discharge and increases emission efficiency of secondary electrons. As the protective film 20, magnesium oxide (MgO) is usually used. The data electrode 26 is formed on the lower substrate 24 in a direction crossing the scan electrode 13 and the sustain electrode 15. A lower dielectric layer 28 for wall charge accumulation is formed on the lower substrate 24 on which the data electrode 26 is formed. The partition wall 30 is formed on the lower dielectric layer 28, and the phosphor 32 is coated on the surfaces of the lower dielectric layer 28 and the partition wall 30. The partition wall 24 is formed in parallel with the data electrode 20 to prevent ultraviolet rays and visible light generated by the discharge from leaking to the adjacent discharge cells. The phosphor 32 is excited by ultraviolet rays generated during plasma discharge to generate visible light of any one of red, green, and blue. Inert gas for gas discharge is injected into the discharge space provided by the upper substrate 10, the lower substrate 24, and the partition wall 30.
이러한 구조의 방전셀은 데이터전극(26)과 주사전극(13) 간의 대향방전에 의해 선택된 후 유지전극쌍(13, 15) 간의 면방전에 의해 방전을 유지하게 된다. 이러한 방전셀에서는 유지방전시 발생되는 자외선에 의해 형광체(32)가 발광함으로써 가시광이 셀 외부로 방출되게 된다. 이 결과, 방전셀들은 방전이 유지되는 기간을 조절하여 계조를 구현하게 되고, 그 방전셀들이 매트릭스 형태로 배열된 PDP는 화상을 표시하게 된다.The discharge cell of this structure is selected by the counter discharge between the data electrode 26 and the scan electrode 13, and then sustains the discharge by the surface discharge between the sustain electrode pairs 13 and 15. In such a discharge cell, the fluorescent material 32 emits light by ultraviolet rays generated during the sustain discharge, so that visible light is emitted to the outside of the cell. As a result, the discharge cells adjust the period during which the discharge is maintained to implement gray scale, and the PDP in which the discharge cells are arranged in a matrix form displays an image.
PDP는 통상 다수개의 서브필드로 분리되어 구동되고, 각 서브필드기간에는 비디오 데이터의 가중치에 비례시킨 횟수의 발광이 진행됨으로써 계조표시가 행해지게 된다. 실례로, 8비트의 비디오 데이터를 이용하여 256 계조로 화상이 표시되는 경우 각 방전셀에서의 1 프레임 표시 기간(예를 들면, 1/60초=약 16.7msec)은 8개의 서브 필드(SF1 내지 SF8)로 분할된다. 각 서브 필드(SF1 내지 SF8)는 다시 리셋 기간, 어드레스 기간 및 유지방전기간으로 분할되고, 그 유지방전기간에 1:2:4:8:…:128 비율로 가중치를 부여하게 된다. 여기서, 리셋기간은 방전셀을 초기화하는 기간이고, 어드레스기간은 비디오데이터의 논리값에 따라 선택적인 어드레스방전이 발생되게 하여 셀을 선택하는 기간이며, 유지방전기간은 상기 어드레스기간에서 선택되어진 방전셀들에서 방전이 유지되게 하는 기간이다. 리셋 기간과 어드레스기간은 각 서브필드 기간에 동일하게 할당된다. 리셋기간에서는 통상 주사전극(13)에 리셋펄스를 공급하여 도 3에 도시된 바와 같이 주사전극(13)과 유지전극(15) 간에 리셋방전(A)이 발생되게 한다. 이 리셋방전으로 형성된 벽전하는 자기소거방전 등에 의해 감소하여 이후 어드레스기간에서 오방전을 일으키지 않을 정도로 잔존하게 된다. 이러한 리셋기간에 이어 어드레스기간에서는 주사전극(13)에 주사펄스를 공급함과 아울러 데이터전극(26)에 데이터펄스를 공급하여 선택적인 쓰기 방전(B)이 발생되게 하여 데이터를 기입하게 된다. 이어서, 유지방전기간에서 주사전극(13)과 유지전극(15)에 교번적으로 유지펄스를 공급하여 상기 선택적인 쓰기 방전이 발생된 방전셀들에서 방전이 소정의 기간동안 유지되게 한다.The PDP is usually driven by being divided into a plurality of subfields, and gray scale display is performed by emitting light a number of times proportional to the weight of video data in each subfield period. For example, when an image is displayed in 256 gray scales using 8-bit video data, one frame display period (for example, 1/60 second = about 16.7 msec) in each discharge cell is divided into eight subfields SF1 to SF1. SF8). Each subfield SF1 to SF8 is further divided into a reset period, an address period, and a sustain discharge period, and 1: 2: 4: 8:... The weight is given as a ratio of: 128. Here, the reset period is a period for initializing the discharge cells, the address period is a period for selecting cells by causing selective address discharge to occur according to the logic value of the video data, and the sustain discharge period is a discharge cell selected in the address period. It is a period in which discharge is maintained in the field. The reset period and the address period are equally assigned to each subfield period. In the reset period, a reset pulse is normally supplied to the scan electrode 13 to generate a reset discharge A between the scan electrode 13 and the sustain electrode 15 as shown in FIG. The wall charges formed by the reset discharges are reduced by self-erasing discharges or the like and remain so as not to cause erroneous discharges in the subsequent address period. Following this reset period, in the address period, the scan pulse is supplied to the scan electrode 13 and the data pulse is supplied to the data electrode 26 to generate a selective write discharge B so that data is written. Subsequently, a sustain pulse is alternately supplied to the scan electrode 13 and the sustain electrode 15 in the sustain discharge period so that the discharge is maintained for a predetermined period in the discharge cells in which the selective write discharge has occurred.
이러한 PDP의 휘도는 방전이 유지되는 기간으로 결정된다. 아울러, PDP의 휘도는 유지방전시 발생하는 진공자외선 양에 비례한다. 유지 방전 기간 중에 폭이 넓은 데이터전극이 주사전극과 유지전극 간의 전계 간섭을 유발하게 하여 이온의 흐름을 형광체 쪽으로 진행시키게 함으로써 형광체가 이온에 의해 스퍼터링된다. 이에 따라, 형광체의 수명이 떨어지게 된다. 통상의 PDP 데이터전극의 폭은 80~100m 정도이어야 유지 방전 기간에 데이터 기입을 위한 선택적 쓰기가 가능하다. 따라서, 데이터전극이 유지전극쌍의 전계에 영향을 덜 주기 위해서 데이터전극의 폭을 줄여야 하지만, 데이터 기입을 위한 선택적 쓰기 방전이 이루어지기가 어렵기 때문에 데이터전극의 폭을 줄이는 데는 한계가 있다.The luminance of this PDP is determined by the period in which discharge is maintained. In addition, the luminance of the PDP is proportional to the amount of vacuum ultraviolet rays generated during sustain discharge. During the sustain discharge period, a wide data electrode causes electric field interference between the scan electrode and the sustain electrode to advance the flow of ions toward the phosphor so that the phosphor is sputtered by the ions. As a result, the lifetime of the phosphor is reduced. The width of a typical PDP data electrode is 80 to 100 It should be about m to allow selective write for data writing in sustain discharge period. Therefore, although the width of the data electrode should be reduced to less influence the electric field of the sustain electrode pair, there is a limit in reducing the width of the data electrode because it is difficult to perform selective write discharge for data writing.
이러한 단시간에 정확한 쓰기 동작을 할 수 있고, 전력소비가 작게 한 PDP의데이터전극이 일본국 공개특허공보 제2000-100338호에 개시되어 있다. 이 일본국 공개특허공보 제2000-100338호에 따른 PDP의 데이터전극은 면방전 갭 사이에서 형성된 전극의 폭이 다른 것의 전극폭보다 넓게 형성되었다. 그러나, 이 PDP의 데이터전극은 유지전극과 대응되는 전극의 폭이 넓음으로 인하여 유지 방전시 데이터전극이 유지전극 및 주사전극 간의 전계 간섭을 유발시킴으로써 형광체의 수명을 떨어뜨리는 문제를 해결하지 못했다.A data electrode of a PDP capable of performing an accurate write operation in such a short time and having low power consumption is disclosed in Japanese Patent Laid-Open No. 2000-100338. The data electrode of the PDP according to Japanese Patent Laid-Open No. 2000-100338 was formed so that the width of the electrodes formed between the surface discharge gaps was wider than that of the other electrodes. However, the data electrode of the PDP does not solve the problem of reducing the lifetime of the phosphor by causing the field electrode to cause electric field interference between the sustain electrode and the scan electrode during sustain discharge due to the wide width of the electrode corresponding to the sustain electrode.
따라서, 본 발명의 목적은 이온에 의한 형광체의 손상을 최소화하고 쓰기동작을 정확히 하도록 플라즈마 디스플레이 패널 및 그 구동방법을 제공하는 데 있다.Accordingly, it is an object of the present invention to provide a plasma display panel and a method of driving the same so as to minimize the damage of the phosphor by ions and to accurately perform the write operation.
도 1은 종래의 삼전극 교류 면방전 플라즈마 디스플레이 패널의 방전셀을 도시한 사시도.1 is a perspective view showing a discharge cell of a conventional three-electrode AC surface discharge plasma display panel.
도 2는 도 1에 도시된 플라즈마 디스플레이 패널의 평면도.FIG. 2 is a plan view of the plasma display panel shown in FIG.
도 3은 종래의 플라즈마 디스플레이 패널의 전계를 나타낸 단면도.3 is a cross-sectional view showing an electric field of a conventional plasma display panel.
도 4는 본 발명의 제1 실시 예에 따른 플라즈마 디스플레이 패널의 단면도.4 is a cross-sectional view of a plasma display panel according to a first embodiment of the present invention.
도 5는 도 4에 도시된 플라즈마 디스플레이 패널의 평면도.FIG. 5 is a plan view of the plasma display panel shown in FIG. 4; FIG.
도 6은 도 5에 도시된 데이터전극의 단자부를 나타낸 단면도.FIG. 6 is a cross-sectional view of a terminal unit of the data electrode shown in FIG.
도 7은 본 발명의 제2 실시 예에 따른 플라즈마 디스플레이 패널의 평면도.7 is a plan view of a plasma display panel according to a second embodiment of the present invention.
도 8은 본 발명의 제3 실시 예에 따른 플라즈마 디스플레이 패널의 단면도.8 is a cross-sectional view of a plasma display panel according to a third embodiment of the present invention.
도 9는 도 7에 도시된 플라즈마 디스플레이 패널의 평면도.9 is a plan view of the plasma display panel shown in FIG. 7;
도 10은 본 발명의 실시 예들에 따른 플라즈마 디스플레이 패널을 구동하기 위한 구동 파형도.10 is a driving waveform diagram for driving a plasma display panel according to embodiments of the present invention.
< 도면의 주요 부분에 대한 부호의 설명 ><Description of Symbols for Main Parts of Drawings>
10, 40 : 상부기판 12 : 투명전극10, 40: upper substrate 12: transparent electrode
16, 18, 46, 48 : 버스전극 13,43 : 주사전극16, 18, 46, 48: bus electrode 13, 43: scanning electrode
15, 45 : 유지전극 20, 28, 50, 58 : 유전층15, 45: sustain electrode 20, 28, 50, 58: dielectric layer
22, 52 : 보호막 24, 54 : 하부기판22, 52: protective film 24, 54: lower substrate
26, 56, 60, 70, 75 : 데이터전극 30, 60 : 격벽26, 56, 60, 70, 75: data electrode 30, 60: partition wall
32, 62 : 형광체 57 : FPC32, 62 phosphor 57: FPC
59 : 실링부59: sealing part
상기 목적을 달성하기 위하여, 본 발명의 플라즈마 디스플레이 패널은 데이터전극과, 그 데이터전극과 직교되게 배치된 주사전극 및 유지전극을 포함하는 플라즈마 디스플레이 패널에 있어서, 상기 데이터전극이, 상기 주사전극과 교차하는 영역에서 전극폭이 다른 영역에서의 전극폭 보다 넓게 되도록 형성된 돌출부를 구비하고, 상기 주사전극과 함께 쓰기 방전을 발생시키고, 상기 주사전극과 상기 유지전극과의 유지방전시 상기 주사전극에 공급되는 유지펄스와 동기되고 그 유지펄스 보다 짧은 펄스폭을 갖는 동일 극성의 디펜스펄스를 공급하는 것을 특징으로 한다.본 발명에 따른 플라즈마 디스플레이 패널의 구동 방법은 주사전극 및 유지전극에 교번적으로 유지펄스를 인가하고, 데이터전극에 상기 주사전극에 공급되는 유지펄스와 동기되고 유지펄스보다 짧은 펄스폭을 가지는 동일 극성의 디펜스펄스를 공급하여 방전이 유지되게 하는 단계를 포함하는 것을 특징으로 한다.In order to achieve the above object, a plasma display panel of the present invention includes a data electrode, a scan electrode and a sustain electrode arranged to be orthogonal to the data electrode, wherein the data electrode intersects the scan electrode. A protruding portion formed so that the electrode width is wider than the electrode width in another region, the write discharge is generated together with the scan electrode, and the sustain is supplied to the scan electrode during the sustain discharge between the scan electrode and the sustain electrode. It is characterized by supplying a defense pulse of the same polarity which is synchronized with the pulse and has a pulse width shorter than that of the sustain pulse. The driving method of the plasma display panel according to the present invention alternately applies a sustain pulse to the scan electrode and the sustain electrode. And a sustain pulse supplied to the scan electrode to the data electrode, And supplying a defense pulse of the same polarity having a pulse width shorter than that of the sustain pulse to maintain the discharge.
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시 예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.Other objects and features of the present invention in addition to the above object will be apparent from the description of the embodiments with reference to the accompanying drawings.
이하, 도 4 내지 도 10을 참조하여 본 발명의 바람직한 실시 예에 대하여 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described with reference to FIGS. 4 to 10.
도 4는 본 발명의 제1 실시 예에 따른 PDP의 단면도이고, 도 5는 도 4에 도시된 PDP의 평면도이다.4 is a cross-sectional view of the PDP according to the first embodiment of the present invention, and FIG. 5 is a plan view of the PDP shown in FIG. 4.
도 4 및 도 5에 도시된 삼전극 교류 면방전 PDP의 방전셀은 상부기판(40) 상에 형성되어진 유지전극쌍, 즉 주사전극(43) 및 유지전극(45)과, 하부기판(54) 상에 형성되어진 데이터전극(56)을 구비한다. 주사전극(43)은 가시광 투과를 위한 도시되지 않은 투명전극과, 투명전극의 저항성분 보상을 위한 버스전극(46)으로 구성된다. 주사전극(43)과 나란하게 형성되는 유지전극(45)도 역시 투명전극(44)과 버스전극(48)으로 구성된다. 이러한 주사전극(43)과 유지전극(45)이 나란하게 형성된 상부기판(40)에는 상부 유전층(50)과 보호막(52)이 적층된다. 상부 유전층(50)에는 플라즈마 방전시 발생된 벽전하가 축적된다. 보호막(52)은 플라즈마 방전시 발생된 스퍼터링에 의한 상부 유전층(50)의 손상을 방지함과 아울러 2차 전자의 방출 효율을 높이게 된다. 보호막(52)으로는 통상 산화마그네슘(MgO)이 이용된다. 데이터전극(56)은 상기 주사전극(43) 및 유지전극(45)과 교차하는 방향으로 하부기판(54) 상에 형성된다.The discharge cells of the three-electrode AC surface discharge PDP shown in FIGS. 4 and 5 include a pair of sustain electrodes formed on the upper substrate 40, that is, the scan electrode 43 and the sustain electrode 45, and the lower substrate 54. And a data electrode 56 formed thereon. The scan electrode 43 is composed of a transparent electrode (not shown) for transmitting visible light and a bus electrode 46 for compensating for resistance of the transparent electrode. The sustain electrode 45 formed in parallel with the scan electrode 43 also includes the transparent electrode 44 and the bus electrode 48. The upper dielectric layer 50 and the passivation layer 52 are stacked on the upper substrate 40 having the scan electrode 43 and the sustain electrode 45 side by side. Wall charges generated during plasma discharge are accumulated in the upper dielectric layer 50. The passivation layer 52 prevents damage to the upper dielectric layer 50 due to sputtering generated during plasma discharge and increases emission efficiency of secondary electrons. As the protective film 52, magnesium oxide (MgO) is usually used. The data electrode 56 is formed on the lower substrate 54 in a direction crossing the scan electrode 43 and the sustain electrode 45.
데이터전극(56)은 전극의 폭을 40m 미만으로 좁게 형성시킴으로써 유지 방전시 데이터전극(56)에 의한 전계 간섭을 최소화한다. 이렇게 전극 폭을 좁게 한 데이터전극(56)의 주사전극(43)과 중첩되는 부분 중 일부분(56A)은 전극의 폭을 넓게 하여 주사전극(43)과 중첩되는 영역에서만 전계를 집중시킴으로써 오방전을 줄이면서 올바른 선택 쓰기를 하게 된다. 그리고, 폭이 좁은 데이터전극(56)은 단자부에서 FPC(57)와 연결되는 부분에서 쇼트(short)될 가능성이 높다. 따라서, 도 6에서와 같이 데이터전극(56)의 폭을 실링(sealing)부(59)로 접근하기 전에 다시 종래의 데이터전극(56)의 폭과 동일하게 하여 실링부를 통과하게 한다. 이에 따라, 데이터전극(56)은 FPC와 접촉되는 단자부는 종래의 구조와 동일하게 된다.The data electrode 56 has a width of 40 By forming it narrower than m, the electric field interference by the data electrode 56 during the sustain discharge is minimized. The portion 56A of the overlapping portion of the scan electrode 43 of the data electrode 56 having the narrower electrode width increases the width of the electrode and concentrates an electric field only in the region overlapping the scan electrode 43, thereby preventing mis-discharge. This will reduce the number of times it will write the correct selection. The narrow data electrode 56 is likely to be shorted at a portion of the terminal portion connected to the FPC 57. Therefore, as shown in FIG. 6, the width of the data electrode 56 is made equal to the width of the conventional data electrode 56 before the sealing portion 59 approaches the sealing portion 59 to pass through the sealing portion. As a result, the terminal portion of the data electrode 56 in contact with the FPC has the same structure as the conventional structure.
데이터전극(56)이 형성된 하부기판(54) 상에는 벽전하 축적을 위한 하부 유전층(58)이 형성된다. 하부 유전층(58) 위에는 격벽(60)이 형성되며, 하부 유전층(58)과 격벽(60) 표면에는 형광체(62)가 도포된다. 격벽(60)은 데이터전극(56)과 나란하게 형성되어 방전에 의해 생성된 자외선 및 가시광이 인접한 방전셀에 누설되는 것을 방지한다. 형광체(62)는 플라즈마 방전시 발생된 자외선에 의해 여기되어 적색, 녹색 또는 청색 중 어느 하나의 가시광선을 발생하게 된다. 이러한 상부기판(40) 및 하부기판(54)과 격벽(60)에 의해 마련된 방전공간에는 가스방전을 위한 불활성 가스가 주입된다.The lower dielectric layer 58 for wall charge accumulation is formed on the lower substrate 54 on which the data electrode 56 is formed. The partition wall 60 is formed on the lower dielectric layer 58, and the phosphor 62 is coated on the surfaces of the lower dielectric layer 58 and the partition wall 60. The partition wall 60 is formed in parallel with the data electrode 56 to prevent ultraviolet rays and visible light generated by the discharge from leaking to the adjacent discharge cells. The phosphor 62 is excited by ultraviolet rays generated during plasma discharge to generate visible light of any one of red, green, and blue. Inert gas for gas discharge is injected into the discharge space provided by the upper substrate 40, the lower substrate 54, and the partition wall 60.
이러한 구조의 방전셀은 데이터전극(56)과 주사전극(43) 간의 대향방전에 의해 선택된 후 유지전극쌍(43, 45) 간의 면방전에 의해 방전을 유지하게 된다. 이러한 방전셀에서는 유지방전시 발생되는 자외선에 의해 형광체(62)가 발광함으로써 가시광이 셀 외부로 방출되게 된다. 이 결과, 방전셀들은 방전이 유지되는 기간을 조절하여 계조를 구현하게 되고, 그 방전셀들이 매트릭스 형태로 배열된 PDP는 화상을 표시하게 된다.The discharge cell of this structure is selected by the counter discharge between the data electrode 56 and the scan electrode 43 and then sustains the discharge by the surface discharge between the sustain electrode pairs 43 and 45. In such a discharge cell, the fluorescent material 62 emits light by ultraviolet rays generated during sustain discharge, so that visible light is emitted to the outside of the cell. As a result, the discharge cells adjust the period during which the discharge is maintained to implement gray scale, and the PDP in which the discharge cells are arranged in a matrix form displays an image.
도 7은 본 발명의 제2 실시 예에 따른 PDP의 평면도이다.7 is a plan view of a PDP according to a second embodiment of the present invention.
도 7에 도시된 PDP의 방전셀은 도 4 및 도 5에 도시된 바와 같이 제1 실시예의 방전셀과 동일하며, 데이터전극의 구조가 다르다.The discharge cells of the PDP shown in FIG. 7 are the same as the discharge cells of the first embodiment as shown in FIGS. 4 and 5, and the structure of the data electrodes is different.
데이터전극(70)은 전극의 폭을 40m 미만으로 좁게 형성시킴으로써 유지 방전시 데이터전극(70)에 의한 전계 간섭을 최소화한다. 제1 실시예에서는 데이터전극(70)을 주사전극과 중첩되는 일부분만 전극의 폭을 넓게 한 것과 달리, 제2 실시예의 데이터전극(70)은 주사전극(43)과 중첩되는 전 영역(70A)에서 전극의 폭을 넓게 하여 주사전극(43)의 폭에 모두 중첩되어 전계를 집중시킴으로써 오방전을 줄이면서 올바른 선택 쓰기를 하게 된다.The data electrode 70 has a width of 40 By forming it narrower than m, the electric field interference by the data electrode 70 during the sustain discharge is minimized. In the first embodiment, the portion of the data electrode 70 that overlaps the scan electrode is widened, whereas the data electrode 70 of the second embodiment has the entire region 70A that overlaps the scan electrode 43. By widening the width of the electrode in the overlapping of the width of the scanning electrode 43 all the concentration of the electric field by reducing the mis-discharge and the correct writing to write.
도 8은 본 발명의 제3 실시 예에 따른 PDP의 단면도이고, 도 9는 도 8에 도시된 PDP의 평면도이다.8 is a cross-sectional view of a PDP according to a third embodiment of the present invention, and FIG. 9 is a plan view of the PDP shown in FIG. 8.
도 8 및 도 9에 도시된 PDP의 방전셀은 도 4 및 도 5에 도시된 바와 같이 제1 실시예의 방전셀과 동일하며, 데이터전극의 구조가 다르다.The discharge cells of the PDP shown in Figs. 8 and 9 are the same as the discharge cells of the first embodiment as shown in Figs. 4 and 5, and the structure of the data electrodes is different.
데이터전극(75)은 전극의 폭을 50m 미만으로 좁게 형성시킴으로써 유지 방전시 데이터전극에 의한 전계 간섭을 최소화한다. 이러한 폭이 좁은 데이터전극(75)을 주사전극(43)과 중첩되는 일부분(75A)에서 전극의 폭을 넓게 한다. 이러한 데이터전극(75)을 격벽(60) 근처에 형성시킨다. 데이터전극을 형광체(62)가 보다 두껍게 형성된 격벽(60) 가까이 형성시킴으로써 오방전을 줄이면서 올바른 선택 쓰기를 하게 된다.The data electrode 75 has a width of 50 By forming it narrowly below m, field interference by the data electrode during the sustain discharge is minimized. The narrow data electrode 75 is made wider in the portion 75A overlapping the scan electrode 43. The data electrode 75 is formed near the partition wall 60. By forming the data electrode closer to the partition wall 60 in which the phosphor 62 is formed thicker, correct selection writing is performed while reducing mis-discharge.
도 10은 본 발명의 실시 예에 따른 PDP 구동방법을 설명하기 위한 것으로, 임의의 서브필드기간동안 공급되는 구동파형도이다.10 is a view illustrating a PDP driving method according to an exemplary embodiment of the present invention and is a driving waveform diagram supplied for an arbitrary subfield period.
리셋기간(RPD) 동안에 주사전극(43)에 리셋펄스(RPy)를 공급하게 된다. 이러한 리셋펄스(RPy)에 의해 모든 방전셀들에서는 리셋방전이 발생하게 되고 자기소거방전 등에 의해 오방전을 일으키지 않을 정도의 벽전하가 잔류하게 된다. 상세히 하면, 주사전극(44)에 공급되는 리셋펄스(RPy)는 상승기간과 하강기간을 가지는 램프파 형태로 공급된다. 리셋펄스(RPy)에 의해 상승기간에서 발광크기가 크지 않은 리셋방전이 발생되어 유지전극(45), 주사전극(43) 주위의 유전층(50)에 벽전하가 형성된다. 이어서, 리셋펄스(RPy)의 하강기간에서 유지전극(45)에 정극성(+)의 전압(Vs)을 인가하여 유지전극(45), 주사전극(43)의 극성이 반전되게 함으로써 벽전하가 부분적으로 감소하여 잔류되게 한다.During the reset period RPD, the reset pulse RPy is supplied to the scan electrode 43. The reset pulse RPy causes reset discharge in all of the discharge cells, and wall charges such that self-discharge discharge does not cause erroneous discharge remain. In detail, the reset pulse RPy supplied to the scan electrode 44 is supplied in the form of a ramp wave having a rising period and a falling period. In the rising period, the reset pulse RPy generates a reset discharge which does not have a large emission level, and wall charges are formed in the dielectric layer 50 around the sustain electrode 45 and the scan electrode 43. Subsequently, in the falling period of the reset pulse RPy, a positive voltage (Vs) is applied to the sustain electrode 45 so that the polarities of the sustain electrode 45 and the scan electrode 43 are reversed, thereby causing wall charges to be reversed. It is partially reduced and left to remain.
어드레스기간(APD)에서 라인순차적으로 주사전극(43)에 부극성(-)의 주사펄스(SP)를 공급함과 아울러 데이터전극(56)에 정극성(+)의 데이터펄스(DP)를 공급하여 선택적 쓰기 방전이 발생되게 한다. 이러한 선택적 쓰기 방전이 발생된 방전셀들에는 다음의 유지방전을 위해 충분한 벽전하가 형성되어 다른 방전셀들이 어드레스되는 기간동안 유지된다.In the address period APD, the negative scanning pulse SP is supplied to the scanning electrode 43 in the line order, and the positive data pulse DP is supplied to the data electrode 56. Allow selective write discharge to occur. Sufficient wall charges are formed in the discharge cells in which such selective write discharge has occurred, and are maintained for a period during which other discharge cells are addressed.
유지기간(SPD)에서 주사전극(43)에 트리거펄스(TPy)를 공급한다. 이 트리거펄스(TPy)에 의해 벽전하가 충분히 형성된 방전셀들의 유지전극(45)과 주사전극(43) 간의 유지방전이 개시되게 한다. 이어서, 유지전극(45)과 주사전극(43)에 상기 트리거펄스(TPy) 보다 작은 펄스폭의 유지펄스(SUSPz, SUSPy)를 교번적으로 공급하여 상기 유지방전이 유지되게 한다. 데이터전극(56)은 주사전극(43)과 동기되며, 데이터전극에 주사전극(43)의 펄스와 동일한 양(+)의 펄스인 디펜스펄스(Defense Pulse)를 공급한다. 즉, 방전이 크게 일어나는 주사전극에 공급되는 펄스의 앞부분과 동기되게 세폭의 양(+)의 디펜스펄스를 데이터전극에 공급한다. 따라서, 데이터전극에 주사전극(43)과 동일한 극성을 가지는 디펜스펄스를 공급함으로써 유지 방전시 발생하는 데이터전극으로의 이온 손상(ion Damage)를 최소화할 수 있다.In the sustain period SPD, the trigger pulse TPy is supplied to the scan electrode 43. The trigger pulse TPy causes the sustain discharge between the sustain electrode 45 and the scan electrode 43 of the discharge cells with sufficient wall charges to be initiated. Subsequently, sustain pulses SUSPz and SUSPy having a pulse width smaller than the trigger pulse TPy are alternately supplied to the sustain electrode 45 and the scan electrode 43 to maintain the sustain discharge. The data electrode 56 is synchronized with the scan electrode 43 and supplies a defence pulse, which is a positive pulse equal to the pulse of the scan electrode 43, to the data electrode. That is, a narrow positive pulse is supplied to the data electrode in synchronization with the front part of the pulse supplied to the scan electrode in which the discharge is large. Accordingly, by supplying a defense pulse having the same polarity as that of the scan electrode 43 to the data electrode, ion damage to the data electrode generated during sustain discharge can be minimized.
이러한 유지기간(SPD)에 이은 소거기간(EPD)에서 유지전극(45)에 소거펄스(EP)를 공급하여 유지되던 방전이 중지되게 한다. 소거펄스(EP)는 소거방전시 발광크기가 작게끔 램프파 형태를 가지며 방전 소거를 위해 짧은 펄스폭을 가지게 된다. 이러한 소거펄스(EP)에 의한 짧은 소거방전으로 하전입자들이 소거되어 방전이 중지하게 된다.In the erase period EPD subsequent to the sustain period SPD, the erase pulse EP is supplied to the sustain electrode 45 to stop the discharge. The erasing pulse EP has a ramp wave shape in which the light emission size is small during the erasing discharge, and has a short pulse width for erasing the discharge. The charged particles are erased by the short erase discharge by the erase pulse EP to stop the discharge.
상술한 바와 같이, 본 발명에 따른 플라즈마 디스플레이 패널 및 그 구동방법은 방전공간 내에서 데이터전극의 폭을 줄이면서 선택쓰기 해야할 주사전극 상에 폭이 넓은 데이터전극을 위치시킴으로써 이온에 의한 손상을 최소화할 수 있으며, 쓰기동작을 정확히 할 수 있다. 그러므로, 본 발명에 따른 플라즈마 디스플레이 패널은 장수명이 기대되며, 방전 공간 내에서 데이터전극의 표면적이 줄어들기 때문에 데이터전극으로 인한 전계 간섭이 약화되어 효율을 높일 수 있다.As described above, the plasma display panel and the driving method thereof according to the present invention minimize the damage caused by ions by placing a wide data electrode on the scan electrode to be selectively written while reducing the width of the data electrode in the discharge space. It is possible to perform the write operation correctly. Therefore, the plasma display panel according to the present invention is expected to have a long life, and because the surface area of the data electrode is reduced in the discharge space, the electric field interference caused by the data electrode is weakened, thereby improving efficiency.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.Those skilled in the art will appreciate that various changes and modifications can be made without departing from the technical spirit of the present invention. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification but should be defined by the claims.
Claims (5)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2001-0009710A KR100404851B1 (en) | 2001-02-26 | 2001-02-26 | Plasma Display Panel and Mehtod thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2001-0009710A KR100404851B1 (en) | 2001-02-26 | 2001-02-26 | Plasma Display Panel and Mehtod thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20020069426A KR20020069426A (en) | 2002-09-04 |
KR100404851B1 true KR100404851B1 (en) | 2003-11-10 |
Family
ID=27695568
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-2001-0009710A KR100404851B1 (en) | 2001-02-26 | 2001-02-26 | Plasma Display Panel and Mehtod thereof |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100404851B1 (en) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS556706A (en) * | 1978-06-29 | 1980-01-18 | Fujitsu Ltd | Electrode pattern structure of plasma display panel |
JPH0721923A (en) * | 1993-07-07 | 1995-01-24 | Nec Corp | Plasma display panel |
JP2001006564A (en) * | 1999-06-25 | 2001-01-12 | Fujitsu Ltd | Plasma display panel |
KR20010009957A (en) * | 1999-07-14 | 2001-02-05 | 구자홍 | Plasma Display Panel Driving with Radio Frequency Signal |
KR20020020310A (en) * | 2000-09-08 | 2002-03-15 | 김순택 | Plasma display panel |
-
2001
- 2001-02-26 KR KR10-2001-0009710A patent/KR100404851B1/en not_active IP Right Cessation
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS556706A (en) * | 1978-06-29 | 1980-01-18 | Fujitsu Ltd | Electrode pattern structure of plasma display panel |
JPH0721923A (en) * | 1993-07-07 | 1995-01-24 | Nec Corp | Plasma display panel |
JP2001006564A (en) * | 1999-06-25 | 2001-01-12 | Fujitsu Ltd | Plasma display panel |
KR20010009957A (en) * | 1999-07-14 | 2001-02-05 | 구자홍 | Plasma Display Panel Driving with Radio Frequency Signal |
KR20020020310A (en) * | 2000-09-08 | 2002-03-15 | 김순택 | Plasma display panel |
Also Published As
Publication number | Publication date |
---|---|
KR20020069426A (en) | 2002-09-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20090128532A1 (en) | Method for driving a plasma display panel | |
KR100751931B1 (en) | Plasma Display Panel and Driving Method thereof | |
US20060132390A1 (en) | Plasma display device and method of driving the same | |
JP4719463B2 (en) | Driving method of plasma display panel | |
KR100404851B1 (en) | Plasma Display Panel and Mehtod thereof | |
KR20040065710A (en) | Driving method of plasma display panel | |
KR100421477B1 (en) | Plasma Display Panel and Driving Method Thereof | |
KR100757420B1 (en) | Plasma Display Panel and Method of Driving the same | |
KR100493919B1 (en) | Method of driving plasma display panel | |
KR100469697B1 (en) | Plasma Display Panel | |
KR20030037219A (en) | Plasma display panel | |
KR100365506B1 (en) | Plasma Display Panel and Driving Method Thereof | |
KR100421678B1 (en) | Plasma Display Panel | |
KR100404848B1 (en) | Plasma display panel and method for driving the same | |
KR100547977B1 (en) | Driving Method of Plasma Display Panel | |
KR100472370B1 (en) | Plasma Display Panel And Driving Method Thereof | |
KR100447118B1 (en) | Plasma Display Panel | |
KR100553931B1 (en) | Method for Driving Plasma Display panel | |
KR100775832B1 (en) | The activating method of the plasma display panel | |
KR20030079485A (en) | Driving method of plasma display panel | |
KR20030054954A (en) | Method of driving plasma display panel | |
KR100364668B1 (en) | Driving Method of Plasma Display Panel | |
KR100735737B1 (en) | Method and apparatus for improving contrast ratio in ac plasma display panel | |
KR20040002306A (en) | Method of driving plasma display panel | |
KR20040078400A (en) | Plasma display panel |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
N231 | Notification of change of applicant | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20080926 Year of fee payment: 6 |
|
LAPS | Lapse due to unpaid annual fee |