KR100401467B1

KR100401467B1 - 반도체용 스트립의 슬롯펀치 및 이를 이용한 슬롯 펀칭방법

Info

Publication number: KR100401467B1
Application number: KR10-2001-0011109A
Authority: KR
Inventors: 김종은
Original assignee: 김종은
Priority date: 2001-03-05
Filing date: 2001-03-05
Publication date: 2003-10-10
Also published as: KR20010044529A

Abstract

본 발명은 반도체용 스트립상에 싱귤레이션용 슬롯을 정해진 사이즈로 정확하고 매끄럽게 형성할 수 있도록 된 반도체용 스트립의 슬롯펀치 및 이를 이용한 슬롯 펀칭방법에 관한 것이다.

본 발명에 따르면, 컷팅홀(21)이 형성된 다이(20)와, 이 다이(20)의 컷팅홀(21)을 통과하도록 승하강되면서 다이(20)에 놓여진 스트립(40)에 싱귤레이션용 슬롯(47)을 형성하는 펀치날(10)을 포함하여 구성된 반도체용 스트립의 슬롯펀치에 있어서, 상기 펀치날(10)은 스트립(40)의 이송경로(30)상에 소정간격 이격되어 복수개의 셋트로 설치되며, 이송경로(30)의 후단계에 위치된 펀치날(16)은 전단계에 위치된 펀치날(11)에 비해 그 수평 단면적이 상대적으로 크게 형성되며, 최후단계에 위치된 펀치날(16)의 수평 단면적은 스트립(40)에 형성될 슬롯(47)과 대응되는 사이즈로 형성되며, 상기 스트립(40)이 이송경로(30)를 따라 이송되면서 점차 그 수평 단면적이 큰 펀치날(11,16)에 의해 펀칭되어 매끄럽고 정확한 사이즈의 슬롯(47)이 형성되도록 된 것을 특징으로 하는 반도체용 스트립의 슬롯펀치가 제공된다.

Description

반도체용 스트립의 슬롯펀치 및 이를 이용한 슬롯 펀칭방법{Slot punch for Semi-conductor strip and Slot Punching method thereof}

본 발명은 반도체용 스트립의 슬롯펀치 및 이를 이용한 슬롯 펀칭방법에 관한 것으로서, 보다 상세하게는 반도체용 스트립상에 싱귤레이션용 슬롯을 정해진 사이즈로 정확하고 매끄럽게 형성할 수 있도록 된 반도체용 스트립의 슬롯펀치 및 이를 이용한 슬롯 펀칭방법에 관한 것이다.

일반적으로, BGA반도체란 반도체칩의 접점을 보다 많이 형성하기 위해 기존의 리드 대신에 다수개의 볼을 이용하여 접점을 형성하는 것으로, 이러한 BGA반도체는 스트립라고 하는 금속의 띠부재에 다수개의 반도체칩을 일정간격으로 부착하고, 이 반도체칩 둘레의 스트립에는 다수개의 볼을 부착하여 반도체칩과 가는 신호선으로 연결하여 신호 입출력할 수 있도록 구성된다.

이때, 상기 반도체칩은 통상 스트립 일면의 안착홈에 접착테이프 등에 의해 유동되지 않도록 부착되는데, 만일 이러한 반도체칩의 안착홈을 단일층으로 이루어진 스트립에 형성하려면 상기 스트립을 밀링 등으로 정밀하게 기계가공하여 안착홈을 형성하고, 이 안착홈의 바닥면에 접착테이프를 부착하여야 하는 등 복잡한 작업공정을 거쳐야 하기 때문에, 통상은 상하 한 쌍의 스트립부재를 그 중간에 접착테이프를 개제시켜 일체로 부착 형성하게 되며, 이때 상기 하부스트립부재에는 안착홈을 이루는 홀을 펀치 등으로 미리 형성하여 간편하게 성형하게 된다.

또한, 상기 스트립에는 후공정에서 각각의 반도체유닛으로 싱귤레이션하기 위해 도 1에서와 같은, 대략 사각의 테두리를 이루는 슬롯(47)을 형성하게 되는데, 이러한 슬롯(47)은 통상 엔드밀 등의 절삭공구나 펀치 등을 이용하여 형성하게 되는데, 이때, 상기 엔드밀을 이용하여 싱귤레이션하는 경우에는 반도체패키지(50)의 둘레를 일일이 절삭 가공하여야 하므로, 이러한 싱귤레이션공정에 많은 시간이 소요되어 제품의 생산성이 저하되고, 싱귤레이션된 반도체패키지의 둘레면에 버르(burr) 등이 발생되어 품질이 만족스럽지 못한 문제점이 있다.

또한, 펀치를 이용하여 싱귤레이션하는 경우에는 그 작업이 비교적 신속하게 진행되기는 하나, 개별화된 각각의 반도체패키지의 절단면이 균일하지 못한 문제점이 있다. 즉, 상부스트립부재(41)는 비교적 매끄러운 수직의 전단면(49a)이 형성되지만, 그 중앙에 개제된 접착테이프(43)는 압력에 의해 눌려지면서 다이(20)의 컷팅홀(21)을 벗어나 외곽쪽으로 밀려나려고 하기 때문에, 하부스트립부재(45)는 그 파단면(49b)이 더욱 외측으로 진행되어 그 파단방향 및 파단범위를 예측하기 어려워지고, 이에 따라 개별화된 반도체패키지의 외형이 불규칙해지는 등 제품의 신뢰성이 저하되는 문제점이 있다.

본 발명은 전술한 바와 같은 문제점을 해결하기 위한 것으로서, 본 발명의 목적은 반도체용 스트립에 싱귤레이션용 슬롯을 정해진 사이즈로 매끄럽게 형성될 수 있도록 한 반도체용 스트립의 슬롯펀치 및 이를 이용한 슬롯 펀칭방법을 제공하는 것이다.

도 1은 반도체패키지 기판의 평면도

도 2는 종래 반도체 싱귤레이션 펀치의 작동상태를 보인 확대 단면도

도 3은 본 발명에 따른 반도체 싱귤레이션 펀치의 구성도

도 4는 본 발명을 구성하는 1차펀치의 작동상태를 보인 확대 단면도

도 5는 본 발명을 구성하는 2차펀치의 작동상태를 보인 확대 단면도

<도면의 주요부분에 대한 부호의 설명>

10 : 1차펀치 11 : 1차펀치날

15 : 2차펀치 16 ; 2차펀치날

20 : 다이 21 : 컷팅홀

40 : 스트립 47 : 슬롯

본 발명의 다른 특징에 따르면, 반도체용 스트립(40)이 다이(20) 위로 이송 공급되면 펀치날(11)이 하강되어 싱귤레이션용 슬롯(47)을 형성하는 반도체용 스트립의 슬롯 펀칭방법에 있어서, 상기 스트립(40)에 원하는 사이즈보다 대략 5~20% 작은 사이즈의 슬롯(47a)을 형성하는 예비 펀칭단계와, 이 예비 펀칭단계를 거쳐 성형된 슬롯(47a)의 둘레부를 펀칭하여 원하는 사이즈의 슬롯(47b)을 형성하는 메인 펀칭단계를 포함하여 구성된 것을 특징으로 하는 반도체 프레임의 슬롯 펀칭방법이 제공된다.

이하, 본 발명의 바람직한 실시예를 첨부된 도면에 의거하여 설명하면 다음과 같다. 도 3은 본 발명에 따른 반도체 싱귤레이션 펀치의 구성도이고, 도 4와 도 5는 각기 본 발명을 구성하는 1차펀치와 2차펀치의 작동상태를 보인 확대 단면도이다. 이를 참조하면, 상기 펀치는 스트립(40)의 이송경로(30)상에 소정간격 이격 설치된 1차펀치(10)와 2차펀치(15)로 구성되며, 1차펀치(10)는 2차펀치(25)에 비해 그 펀치날(11)의 수평 단면적이 5~20%작게 형성되어 예비로 슬롯을 형성하므로써, 2차펀치(15)에 의해 원하는 사이즈의 슬롯(47b)을 매끄럽고 정확하게 형성할 수 있도록 하는 것이다.

상기 1차펀치(10)는 그 펀치날(11)의 수평 단면적이 원하는 슬롯(47b)의 사이즈에 비해 대략 5~20% 작은 사이즈로 형성되어 이 1차펀치날(11)에 의해 형성되는 도 4의 슬롯(47a)은 그 파단면이 외측으로 불규칙하게 진행되더라도 그 진행범위가 후술할 2차펀치(15)에 의해 형성되는 슬롯(47b)의 범위를 벗어나지 않도록 하는 것이다.

상기 2차펀치(15)는 그 펀치날(16)의 수평 단면적이 원하는 슬롯(47b)의 사이즈에 대응되도록 형성되어 상기 1차펀치(11)에 의해 형성된 슬롯(47a) 둘레부를 절단하며, 1차펀치(10)에 의해 외측으로 진행된 도 4의 파단면(48a)을 제거함과 더불어, 도 5에서와 같이, 매끄러운 전단면(48b)을 갖는 원하는 사이즈의 슬롯(47b)을 얻을 수 있게 된다. 즉, 이 2차펀치(15)는 1차펀치(10)에 의해 형성된 슬롯(47a) 둘레부의 좁은 면적만을 가압 절단하므로, 그 전달면이 불규칙하게 파단되는 것을 방지할 수 있어, 개별화된 반도체패키지 유닛의 외형 사이즈를 정확하고 매끄럽게 형성할 수 있다. 이러한 1차펀치날(11)과 2차펀치날(16)은 장기간 사용하여 날이 무뎌지게 되면, 이를 연삭기 등에 의해 리그라인딩하여 원활하게 펀칭할 수 있도록 한다.

이상의 구성에 의한 펀치는 반도체용 스트립(40)이 컨베이어 등의 이송장치를 통해 1차펀치(10)의 다이(20) 위로 공급되면, 예비펀칭단계 즉, 상기 1차펀치(10)의 펀치날(11)에 의해 도 4에서와 같은 5~20% 작은 사이즈의 슬롯(47a)이 일차적으로 형성되며, 이어서, 이 스트립(40)은 컨베이어 등을 통해 2차펀치(15)로 공급되어 메인펀칭단계 즉, 원하는 슬롯(47b)의 사이즈와 대응되는 2차 펀치날(16)에 의해 원하는 사이즈의 싱귤레이션용 슬롯(47b)이 형성된다.

따라서, 상기 1차펀치날(11)에 의해 형성되는 도 4의 슬롯은 그 파단면(48a)이 외측으로 불규칙하게 진행되더라도 이 파단면(48a)의 진행범위가 원하는 싱귤레이션용 슬롯(47b)의 범위를 벗어나지 않게 되며, 이때 형성된 불규칙한 파단면(48a)은 도 5에서와 같이, 2차펀치날(16)에 의해 제거되어 매끈한 전단면(48b)이 형성된다. 또한, 상기 2차펀치날(16)은 1차펀치날(11)에 의해 형성된 슬롯(47a)의 둘레부의 좁은 면적만을 가압 절단하므로, 그 절단면이 외측으로 밀려나면서 파단되려고 하는 것을 방지할 수 있어, 싱귤레이션용 슬롯(47)을 원하는 사이즈로 매끈하게 형성할 수 있게 된다.

이상에서와 같이 본 발명에 의하면, 상기 반도체패키지 싱귤레이션 펀치는 1차펀치(10)에 의해 형성되는 슬롯의 파단면(48a)이 외측으로 불규칙하게 진행되더라도 이 파단면(48a)이 2차펀치(16)에 의해 제거되어 그 전단면(47b)이 매끈하게 형성되므로, 싱귤레이션용 슬롯(47)이 원하는 사이즈로 매끄럽게 형성된다.

Claims

컷팅홀(21)이 형성된 다이(20)와, 이 다이(20)의 컷팅홀(21)을 통과하도록 승하강되면서 다이(20)에 놓여진 스트립(40)에 싱귤레이션용 슬롯(47)을 형성하는 펀치날(10)을 포함하여 구성된 반도체용 스트립의 슬롯펀치에 있어서, 상기 펀치날(10)은 스트립(40)의 이송경로(30)상에 소정간격 이격되어 복수개의 셋트로 설치되며, 이송경로(30)의 후단계에 위치된 펀치날(16)은 전단계에 위치된 펀치날(11)에 비해 그 수평 단면적이 상대적으로 크게 형성되며, 최후단계에 위치된 펀치날(16)의 수평 단면적은 스트립(40)에 형성될 슬롯(47)과 대응되는 사이즈로 형성되며, 상기 스트립(40)이 이송경로(30)를 따라 이송되면서 점차 그 수평 단면적이 큰 펀치날(11,16)에 의해 펀칭되어 매끄럽고 정확한 사이즈의 슬롯(47)이 형성되도록 된 것을 특징으로 하는 반도체용 스트립의 슬롯펀치.
반도체용 스트립(40)이 다이(20) 위로 이송 공급되면 펀치날(11)이 하강되어 싱귤레이션용 슬롯(47)을 형성하는 반도체용 스트립의 슬롯 펀칭방법에 있어서, 상기 스트립(40)에 원하는 사이즈보다 대략 5~20% 작은 사이즈의 슬롯(47a)을 형성하는 예비 펀칭단계와, 이 예비 펀칭단계를 거쳐 성형된 슬롯(47a)의 둘레부를 펀칭하여 원하는 사이즈의 슬롯(47b)을 형성하는 메인 펀칭단계를 포함하여 구성된 것을 특징으로 하는 반도체 프레임의 슬롯 펀칭방법.