KR100400983B1 - 바이어스 보상회로를 구비한 고주파 집적회로 - Google Patents

바이어스 보상회로를 구비한 고주파 집적회로 Download PDF

Info

Publication number
KR100400983B1
KR100400983B1 KR10-2001-0021413A KR20010021413A KR100400983B1 KR 100400983 B1 KR100400983 B1 KR 100400983B1 KR 20010021413 A KR20010021413 A KR 20010021413A KR 100400983 B1 KR100400983 B1 KR 100400983B1
Authority
KR
South Korea
Prior art keywords
field effect
effect transistor
high frequency
voltage
gate
Prior art date
Application number
KR10-2001-0021413A
Other languages
English (en)
Other versions
KR20020081655A (ko
Inventor
최재하
권태운
김세열
신상문
Original Assignee
김세열
권태운
최재하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김세열, 권태운, 최재하 filed Critical 김세열
Priority to KR10-2001-0021413A priority Critical patent/KR100400983B1/ko
Publication of KR20020081655A publication Critical patent/KR20020081655A/ko
Application granted granted Critical
Publication of KR100400983B1 publication Critical patent/KR100400983B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/301—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in MOSFET amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/447—Indexing scheme relating to amplifiers the amplifier being protected to temperature influence
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2201/00—Indexing scheme relating to details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements covered by H03F1/00
    • H03F2201/32—Indexing scheme relating to modifications of amplifiers to reduce non-linear distortion
    • H03F2201/3215—To increase the output power or efficiency

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

본 발명은 전계효과트랜지스터나 HEMT 등을 이용한 고주파 집적회로에서 문턱전압 및 주위 온도의 변화는 물론 전원전압의 변화에 대하여도 안정적으로 직류 바이어스 보상이 이루어질 수 있도록 된 바이어스 보상회로를 구비한 고주파 집적회로에 대한 것으로서, 이는 게이트에 신호입력단이 접속되고 드레인에 신호출력단이 접속된 제1 전계효과트랜지스터를 구비한 고주파 증폭부와 상기 제1 전계효과트랜지스터의 게이트에 접속되어 바이어스 보상을 실행하기 위한 바이어스 보상부를 구비한 고주파 집적회로에 있어서, 상기 바이어스 보상부는 상기 제1 전계효과트랜지스터와 전원전압을 공유하고 소스가 접지된 제2 전계효과트랜지스터를 구비하고, 상기 전원전압의 변동시 상기 제2 전계효과트랜지스터의 게이트-소스간 전압변동율이 상기 제1 전계효과트랜지스터의 게이트-소스간 전압변동율 보다 크도록 직류레벨 쉬프트 회로를 구비하여 구성된 것을 특징으로 한다.

Description

바이어스 보상회로를 구비한 고주파 집적회로{Monolithic Microwave Integrated Circuit having a Bias Compensation Circuit}
본 발명은 금속반도체 전계효과트랜지스터(MESFET : MEtal Semiconductor Field Effect Transistor)(이하, '전계효과트랜지스터'라 칭함)나 HEMT(High Electron Mobility Transistor) 등을 이용한 반도체 집적회로에 있어서, 문턱전압 및 주위 온도의 변화는 물론 전원전압의 변화에 대하여도 안정적인 바이어스(Bias) 보상이 이루어질 수 있도록 된 바이어스 보상회로를 구비한 고주파 집적회로(MMIC : Monolithic Microwave Integrated Circuit)에 대한 것이다.
일반적으로 고주파 신호를 처리하는 이동통신단말기 등에는 다수의 증폭용 트랜지스터(예컨대, MESFET이나 HEMT)를 구비한 고주파 집적회로(MMIC)를 고주파 증폭기로 이용하여 외부로부터 입력된 고주파 신호를 증폭하여 출력하게 된다. 그리고, 상기 MESFET은 대략 18GHz까지, HEMT은 대략 70GHz까지의 초고주파 영역에서 사용된다.
그러나, 고주파 집적회로는 제조공정상의 오차에 의해 내부 전계효과트랜지스터의 문턱전압(Threshold Voltage)이 변화되거나, 집적회로로 인가되는 전원전압의 변동이 있거나, 고주파 집적회로의 주변 온도에 변화가 있는 경우 전계효과트랜지스터의 드레인을 통해 흐르는 전류량이 변화되어 집적회로의 출력신호에 왜곡이 발생되는 문제점이 있다.
즉, 다음 수학식 1은 전계효과트랜지스터의 포화영역(Saturation Region)에서 주지된 제곱관계식(Square-law relationship)을 나타낸 것이다.
이는 전계효과트랜지스터의 게이트-소스간 전압(VGS) 변화에 따른 드레인 전류(iD)의 변화를 나타낸 것으로서, VT는 전계효과트랜지스터의 문턱전압을 의미하고, K는 전계효과트랜지스터의 도전율을 나타내는 비례상수이다. 그리고, 전계효과트랜지스터로 인가되는 전원전압이 변화되는 경우도 게이트-소스간 전압(VGS)이 변화되어 드레인 전류(iD)량을 변화시키게 된다.
따라서, 이러한 전계효과트랜지스터를 구비하여 구성된 고주파 집적회로는 제조공정상 발생되는 전계효과트랜지스터의 문턱전압의 변화에 대하여 안정적인 바이어스를 제공할 수 있도록 바이어스 보상회로를 구비하여 구성된다. 즉, 미국특허 제5,889,426호에는 안정적인 바이어스 보상기능을 제공하는 고주파 집적회로가 제안되어 있으며, 이는 도 1에 도시된 것처럼 고주파 증폭부(10)와 바이어스 보상부(20)를 구비하여 구성된다.
도 1에서 상기 고주파 증폭부(10)는 제1 전계효과트랜지스터(Q1)와, 그 게이트와 신호입력단(IN) 사이에 접속된 제1 커플링 커패시터(C1)와, 그 드레인과 신호출력단(OUT) 사이에 접속된 제2 커플링 커패시터(C2)와, 전원전압(VDD)과 그 드레인 사이에 접속된 부하저항(R1)을 구비하여 구성되고, 신호입력단(IN)을 통해 입력된 고주파 신호를 소정 증폭비로 증폭하여 신호출력단(OUT)을 통해 출력시키게 된다.
그리고, 도 1에서 상기 바이어스 보상부(20)는 상기 고주파 증폭부(10)의 직류 바이어스 전압을 보상하기 위한 바이어스 보상회로로서, 이는 전원전압(VDD)과 접지단 사이에 다수의 저항(R2, R3, R4)이 직렬접속되고, 저항(R2)과 저항(R3)의 접속노드(N1)는 제2 전계효과트랜지스터(Q2)의 드레인에 접속되며, 저항(R3)과 저항(R4)의 접속노드(N2)는 저항(R5)를 통해 제2 전계효과트랜지스터(Q2)의 게이트에 접속되며, 제1 커플링 커패시터(C1)와 제1 전계효과트랜지스터(Q1)의 게이트와의 접속노드(N3)는 저항(R6)을 통해 접속노드(N2)에 연결되어 구성된다.
이하, 도 1의 구성으로 된 종래 고주파 집적회로의 동작을 설명한다.
도 1에서 제1 전계효과트랜지스터(Q1)의 게이트에 인가되는 바이어스 전압은 전원전압(VDD)과 접지단 사이에 직렬연결된 저항(R2, R3, R4)을 통해 분압되어 일정하게 유지되는 바, 그 게이트-소스간 전압(VGS1)도 일정한 전압을 유지하게 된다. 이때, 저항(R6)은 제1 전계효과트랜지스터(Q1)의 신호입력단(IN)을 통해 입력되는 고주파 신호의 누설을 방지하게 된다.
그리고, 제조공정상 오차에 의해 제1 전계효과트랜지스터(Q1)의 문턱전압이 변화되고, 드레인 전류(iD1)가 증가되면, 동작조건이 동일한 제2 전계효과트랜지스터(Q2)의 드레인 전류(iD2)도 동일한 비율로 증가되어 저항(R3, R4)를 통해 접지단으로 흐르는 전류는 드레인 전류(iD2)의 증가분 만큼 감소하게 된다.
이때, 저항(R4)의 전압강하가 작아지고, 제1 전계효과트랜지스터(Q1)의 게이트-소스간 전압(VGS1)이 작아짐에 따라 드레인 전류(iD1)가 감소되어 바이어스 보상이 이루어지게 된다. 한편, 문턱전압의 변화에 따라 제1 전계효과트랜지스터(Q1)의 드레인 전류(iD1)가 감소되는 경우 상기한 과정과 역으로 동작되어 바이어스 보상이 이루어지게 된다.
그러나, 도 1의 구성으로 된 고주파 집적회로의 경우 문턱전압의 변화에 따른 바이어스 보상은 효율적으로 이루어지나, 전원전압(VDD)의 변화시 제1 및 제2 전계효과트랜지스터(Q1, Q2)의 게이트-소스간 전압(VGS1, VGS2)의 변화율이 모두 전원전압(VDD)의 변화율과 동일하기 때문에 바이어스 보상이 제대로 이루어지지 못하는 문제점이 있었다.
이에 본 발명은 상기한 사정을 감안하여 창출된 것으로서, 고주파 집적회로의 문턱전압, 주위온도의 변화시 바이어스 보상효율을 향상시키고, 전원전압의 변화에 대하여도 안정적으로 바이어스 보상이 이루어질 수 있도록 된 바이어스 보상회로를 구비한 고주파 집적회로를 제공함에 그 목적이 있다.
도 1은 종래 바이어스 보상회로를 구비한 고주파 집적회로의 회로구성을 나타낸 회로도.
도 2는 본 발명의 일실시예에 따른 바이어스 보상회로를 구비한 고주파 집적회로의 회로구성을 나타낸 회로도.
도 3은 본 발명의 다른 실시예에 따른 바이어스 보상회로를 구비한 고주파 집적회로의 회로구성을 나타낸 회로도.
도 4는 도 2에 도시된 본 발명에 따른 바이어스 보상회로를 구비한 고주파 집적회로의 주파스 대역별 증폭이득을 설명하기 위한 도면.
*** 도면의 주요 부분에 대한 부호의 설명 ***
10, 40 : 고주파 증폭부, 20, 30, 50 : 바이어스 보상부,
31 : 제1 전압분배부, 32 : 제2 전압분배부,
33 : 고주파 차단부, Q1~Q5 : 전계효과트랜지스터,
R1~R14 : 저항, C1, C2 : 커플링 커패시터,
C3, C4 : 바이패스 커패시터, D1 : 다이오드.
상기 목적을 달성하기 위한 본 발명에 따른 바이어스 보상회로를 구비한 고주파 집적회로는 게이트에 신호입력단이 접속되고 드레인에 신호출력단이 접속된 제1 전계효과트랜지스터를 구비한 고주파 증폭부와 상기 제1 전계효과트랜지스터의 게이트에 접속되어 바이어스 보상을 실행하는 바이어스 보상부를 구비하는 고주파 집적회로에 있어서, 상기 바이어스 보상부는 전원전압과 접지단 사이에 직렬로 접속된 다수의 분압저항이 구비되고 그 분압저항의 접속노드 중 하나가 상기 제1 전계효과트랜지스터의 게이트에 접속된 제1 전압분배부와, 상기 제1 전계효과트랜스터와 전원전압을 공유하고 상기 제1 전압분배부내 분압저항의 다른 접속노드에 그 드레인이 접속되며 소스가 접지된 제2 전계효과트랜지스터와, 상기 제2 전계효과트랜지스터의 드레인과 소스 사이에 직렬로 접속된 다수의 분압저항이 구비되고 그 분압저항의 접속노드 중 하나가 상기 제2 전계효과트랜지스터의 게이트에 접속된 제2 전압분배부 및, 상기 제1 전압분배부에 애노드가 접속되고 상기 제2 전압분배부에 캐소드가 접속되어 턴-온 전압에 의한 직류레벨 쉬프트 회로를 형성하는 다이오드를 포함하여 구성된 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 설명한다.
즉, 도 2는 본 발명의 일실시예에 따른 바이어스 보상회로를 구비한 고주파 집적회로의 구성을 나타낸 회로도로서, 이는 고주파 증폭부(10)와 바이어스 보상부(30)를 구비하여 구성된다. 그리고, 도 2에서 도 1에 도시된 구성과 동일한 구성에 대하여는 동일한 참조번호(부호)를 붙이고 그 상세한 설명은 생략하기로 한다.
도 2에서 상기 바이어스 보상부(30)는 고주파 집적회로에 구비되는 전계효과트랜지스터의 문턱전압 및 주위온도 변화에 따른 바이어스 보상은 물론 전원전압(VDD)의 변화시에도 안정적인 바이어스 보상동작을 수행하도록 구성된 것이다.
즉, 상기 바이어스 보상부(30)는 도 2에 도시된 것처럼 제2 전계효과트랜지스터(Q3), 제1 및 제2 전압분배부(31, 32), 다이오드(D1) 및 고주파 차단부(33)를 구비하여 구성된다. 그리고, 상기 제2 전계효과트랜지스터(Q3)는 상기 고주파 증폭부(10)내 제1 전계효과트랜지스터(Q1)와 전원전압(VDD)을 공유함과 아울러 동일한 제조공정에서 생산되기 때문에 동작특성이 동일하게 된다.
도 2에서 상기 제1 전압분배부(31)는 전원전압(VDD)과 접지단 사이에 제1 내지 제3 저항(R7, R8, R9)이 직렬접속되고, 제2 및 제3 저항(R8, R9)의 접속노드(N5)에 상기 제1 전계효과트랜지스터(Q1)의 게이트가 접속되어 안정적인 바이어스 전압을 제공하도록 구성된다.
그리고, 도 2에서 상기 제2 전계효과트랜지스터(Q3)는 상기 제1 전압분배부(31)의 제1 및 제2 저항(R7, R8)의 접속노드(N4)에 드레인이 접속되고, 소스가 접지되며, 그 드레인과 소스 사이에 제4 및 제5 저항(R10, R11)로 구성된 제2 전압분배부(32)가 접속되고, 상기 제4 및 제5 저항(R10, R11)의 접속노드(N7)에 게이트가 접속되어 상기 제1 및 제2 전압분배부(31, 32)를 통해 분배된 전압에 따라 구동되어 상기 제1 전계효과트랜지스터(Q1)의 바이어스 전압을 보상하게 된다.
한편, 도 2에서 상기 다이오드(D1)는 상기 제1 전압분배부(31)의 접속노드(N4)에 애노드가 접속되고 캐소드가 상기 제2 전압분배부(32)의 일단에 접속되어 전원전압(VDD)의 변화시 턴온(Turn On) 전압을 이용한 직류레벨 쉬프트회로(DC Level Shift Circuit)를 구성하게 된다.
또한, 상기 제1 및 제2 전계효과트랜지스터(Q1, Q3)로 상기한 MESFET을 이용하는 경우 상기 다이오드(D1)는 상기 제2 전계효과트랜지스터(Q3)에 형성된 쇼트키-장벽 다이오드(SBD : Schottky Barrier Diode)를 이용하고, 상기 다이오드(D1)의 턴온(Turn On) 전압은 예컨대, 0.5~0.6V 내에서 형성된다.
그리고, 도 2에 도시된 것처럼 제2 전계효과트랜지스터(Q3)의 게이트 전압은 상기 다이오드(D1)와 직렬접속된 제4 및 제5 저항(R10, R11)을 통해 분압되어 인가되고, 상기 다이오드(D1)의 턴온 전압은 전원전압(VDD)의 변동시 일정하게 유지되기 때문에 전원전압(VDD)의 변동이 있는 경우 상기 제2 전계효과트랜지스터(Q3)의 게이트 전압의 변동율은 전원전압(VDD)의 변동율 보다 높게 된다.
따라서, 상기 제2 전계효과트랜지스터(Q3)의 게이트-소스간 전압(VGS2)의 변동율은 전원전압(VDD)의 변동율과 동일한 상기 제1 전계효과트랜지스터(Q1)의 게이트-소스간 전압(VGS1)의 변동율 보다 높게 된다.
결국, 상기 제2 전계효과트랜지스터(Q3)의 드레인 전류(iD2)는 상기 제1 전계효과트랜지스터(Q1)의 드레인 전류(iD1) 보다 변동폭이 커지게 되어 전원전압(VDD)의 변동시 제1 전계효과트랜지스터(Q1)의 드레인 전류(iD1) 증감분을 보상하게 된다.
한편, 도 2에 도시된 상기 제1 및 제2 전압분배부(31, 32)의 구성은 본 발명의 일시예를 나타낸 것으로서, 상기 제1 및 제2 전압분배부(31, 32)를 구성하는 분압저항의 갯수를 선택적으로 증감하는 것이 가능하다. 그리고, 상기 다이오드(D1)의 경우 상기 제2 전계효과트랜지스터(Q3)의 게이트와 소스 사이 또는 게이트와 드레인 사이 또는 드레인과 접속노드(N4) 사이에 적어도 하나 이상 구비하는 것도 가능하다.
그리고, 도 2에 도시된 제1 내지 제5 저항(R7~R11)의 저항비에 따라 상기 바이어스 보상부(30)의 바이어스 보상효율을 조정하는 것이 가능하다. 즉, 다음 수학식 2는 문턱전압, 주위온도 및 전원전압(VDD)의 변화시 상기 제1 및 제2 전계효과트랜지스터(Q1, Q3)의 드레인 전류(iD1, iD2)의 증감량이 0이 되는 이상(ideal) 조건을나타낸 것이다.
따라서, 도 2에서 상기 제1 내지 제5 저항(R7~R11)는 상기 수학식 2의 조건을 충족하도록 저항비를 설정하는 것이 바람직 할 것이다.
한편, 도 2에서 상기 바이어스 보상부(30)는 제1 전압분배부(31)의 제2 및 제3 저항(R8, R9)의 접속노드(N5)와 접속노드(N6) 사이에 고주파 차단부(31)를 구비하여 구성된다. 상기 고주파 차단부(31)는 상기 접속노드(N5)와 접속노드(N6) 사이에 접속되는 고주파 차단저항(R12)과, 상기 고주파 차단저항(R12)의 일단과 접지단 사이에 접속된 바이패스 커패시터(C3)로 구성되어 고주파 증폭부(10)의 신호입력단(IN)을 통해 입력되는 고주파 성분이 상기 바이어스 보상부(30)로 유입되는 것을 차단시키게 된다.
즉, 도 2에서 상기 고주파 차단저항(R12)은 도 1의 저항(R6)과 같이 신호입력단(IN)을 통해 바이어스 보상부(30)내로 유입되는 고주파 성분을 차단시키기 위한 것으로서, 그 저항값은 대략 10~20 ㏀ 범위내에서 설정되었을 때 최적의 차단특성을 가지게 된다. 그리고, 도 2에서 상기 고주파 차단저항(R12)과 접지단 사이에는 바이패스 커패시터(C3)가 접속되어 있으나, 상기 고주파 차단부(31)를 상기 고주파 차단저항(R12)만으로 구성하는 것도 가능하다.
상기 바이패스 커패시터(C3)는 상기 제1 전계효과트랜지스터(Q1)의 신호입력단(IN)으로부터 바이어스 보상부(30)로 누설되는 고주파 성분을 바이패스 시키기 위한 것으로서, 이는 입력신호인 고주파 성분의 주파수가 예컨대, 5GHz 이상인 경우 구비하는 것이 바람직 할 것이다.
이하, 상기한 구성으로 된 본 발명의 동작을 상세하게 설명한다.
먼저, 도 2에 도시된 제1 및 제2 전계효과트랜지스터(Q1, Q3)는 증가형 전계효과트랜지스터(Enhancement mode MESFET)로서 제조공정상 오차로 인하여 그 문턱전압이 낮게 설정되고, 이에 따라 드레인 전류(iD1, iD2)가 설정된 전류량 이상 흐른다고 가정한다. 그리고, 제1 및 제2 전계효과트랜지스터(Q1, Q3)는 제조공정상 같은 시간, 같은 조건 하에서 생산되므로 그 동작특성은 거의 동일하게 된다.
따라서, 도 2에서 제1 전계효과트랜지스터(Q1)의 드레인 전류(iD1)가 문턱전압의 변화에 의해 설정된 수치 이상 흐르게 되면, 바이어스 보상부(30)내 제2 전계효과트랜지스터(Q3)의 드레인 전류(iD2)도 동일한 비율로 증가되어 설정치 이상 흐르게 된다. 이때, 제2 전계효과트랜지스터(Q3)의 드레인으로는 제1 및 제2 저항(R7, R8)의 접속노드(N4)를 통해 분류된 전류가 흐르기 때문에 제2 전계효과트랜지스터(Q3)의 드레인 전류(iD2)가 증가하게 되면, 상대적으로 제2 및 제3 저항(R8, R9)을 통해 흐르는 전류량은 드레인 전류(iD2)의 증가분 만큼 감소하게 된다.
이에 따라, 제3 저항(R9)의 전압강하는 작아지게 되고, 제3 저항(R9)을 통해 제1 전계효과트랜지스터(Q1)의 게이트로 인가되는 바이어스 전압이 낮아짐으로써 제1 전계효과트랜지스터(Q1)의 게이트-소스간 전압(VGS1)이 낮아지고, 상기한 수학식 1에 따라 제1 전계효과트랜지스터(Q1)의 드레인 전류(iD1)가 감소되는 바이어스 보상이 이루어지게 된다.
이와 반대로 제1 및 제2 전계효과트랜지스터(Q1, Q3)의 문턱전압이 제조공정시 설정치 보다 높게 형성되어 제1 전계효과트랜지스터(Q1)의 드레인 전류(iD1)가 설정치 이하로 흐르는 경우 제2 전계효과트랜지스터(Q3)의 드레인 전류(iD2)도 동일한 비율로 감소된다. 이때, 제2 전계효과트랜지스터(Q3)의 드레인 전류(iD2)가 감소하게 되면, 제2 및 제3 저항(R8, R9)을 통해 흐르는 전류량은 드레인 전류(iD2)의 감소분 만큼 증가하게 된다.
따라서, 제3 저항(R9)의 전압강하가 커지고, 제3 저항(R9)을 통해 제1 전계효과트랜지스터(Q1)의 게이트에 인가되는 전압이 커짐으로써 제1 전계효과트랜지스터(Q1)의 게이트-소스간 전압(VGS1)이 커지며, 제1 전계효과트랜지스터(Q1)의 드레인 전류(iD1)가 증가되는 바이어스 보상이 이루어지게 된다.
한편, 다음 표 1은 도 1에 도시된 종래 고주파 집적회로와 도 2에 도시된 본 발명에 따른 고주파 집적회로의 문턱전압의 변화에 따른 바이어스 보상효율을 드레인 전류의 변화를 통해 비교한 것이다.
문턱전압의변화정도 최소(MIN) 기본(NOM) 최대(MAX) 차이
드레인 전류(㎃)(도 1 - iD1) 2.97 2.86 2.6 0.37
드레인 전류(㎃)(도 2 - iD1) 2.82 2.86 2.78 0.08
상기 표 1의 문턱전압의 변화에 따른 드레인 전류의 변동 수치는 한국전자통신연구원(ETRI)의 MESFET 기본 라이브러리(foundry library) 파일을 이용한 시뮬레이션(Simulation) 결과를 나타낸 것으로서, 표 1에서 문턱전압의 변화정도는 문턱전압의 변화가 없는 상태인 기본(NOM) 상태와 변화정도의 양 극단인 최소(MIN) 및 최대(MAX) 상태로 구분된다.
즉, 도 1의 종래 고주파 집적회로의 경우 문턱전압의 변화에 따른 드레인 전류의 최대 편차가 0.37㎃이고, 도 2의 본 발명에 따른 바이어스 보상회로를 구비한 고주파 집적회로의 경우 드레인 전류의 최대 편차가 0.08㎃로서 문턱전압의 변화에 따른 바이어스 보상동작시 종래에 비해 현격한 상승이 있게 된다.
한편, 상기 표 1에서 본 발명에 따른 고주파 집적회로의 드레인 전류 중 기본(NOM) 상태의 드레인 전류가 최소(MIN) 상태 보다 큰 값으로 되어 있는데, 이는 바이어스 보상효율의 차이에 의한 것이다. 즉, 문턱전압이 최소(MIN) 상태라고 해서 언제나 기본(NOM) 상태 보다 많은 양의 드레인 전류가 흐르는 것이 아니며, 드레인 전류량의 차이는 고주파 집적회로의 바이어스 보상효율에 따라 증감되어 진다.
또한, 도 4의 (가)는 바이어스 보상회로를 구비하지 않은 일반적인 고주파 집적회로(A)의 주파수 대역별 증폭이득을 나타낸 것이고, 도 4의 (나)는 본 발명에따른 바이어스 보상회로를 구비한 고주파 집적회로(B)의 주파수 대역별 증폭이득을 나타낸 것이다.
도 4의 (가), (나)에는 상기한 기본(NOM), 최소(MIN) 및 최대(MAX) 상태에 따른 고주파 집적회로의 주파수 대역별 증폭이득이 도시되어 있으며, 실선은 상기한 기본(NOM) 상태, 파선은 최소(MIN) 상태, 그리고 굵은 실선은 최대(MAX) 상태를 의미한다.
그리고, 다음 표 2는 도 4의 (가), (나)에서 동작주파수가 예컨대, 2.5GHz 인 경우 바이어스 보상회로의 유무에 따른 고주파 집적회로의 전력이득을 각각 나타낸 것이다.
최소(MIN) 기본(NOM) 최대(MAX) 차이
A 18.5 15 6.3 12.2
B 17.2 15 10.3 6.9
따라서, 본 발명에 따른 바이어스 보상회로를 구비한 고주파 집적회로의 경우 문턱전압의 변화에 따른 전계효과트랜지스터의 드레인 전류 변동폭이 좁아짐에 따라 안정적인 바이어스 보상동작이 이루어지게 되고, 이에 따라 도 4의 (나) 및 표 2에 나타낸 것처럼 고주파 집적회로의 전력이득 편차가 현격히 줄어들게 된다.
그리고, 주위온도 변화에 따른 바이어스 보상동작은 주지된 바와 같이 문턱전압의 변화에 따른 바이어스 보상동작과 동일하므로 이에 대한 상세한 설명은 생략하기로 한다.
이하에서는 고주파 집적회로의 전원전압(VDD)이 변화되는 경우 바이어스 보상동작을 설명하기로 한다.
일반적으로 고주파 집적회로의 전원전압(VDD)이 변화되면 전계효과트랜지스터의 게이트-소스간 전압이 변화되고, 그 드레인 전류도 동일한 비율로 증감된다. 또한, 고주파 집적회로내 고주파 증폭부와 바이어스 보상부에 각각 구비되는 전계효과트랜지스터의 드레인 전류도 동일한 비율로 증감되어 이 경우 고주파 집적회로의 안정적인 동작을 위한 바이어스 보상이 요구된다.
즉, 도 2에 도시된 고주파 집적회로의 경우 전원전압(VDD)의 변화가 일어나면, 전원전압(VDD)과 직렬로 결합된 제1 전압분배부(31)의 전압분배를 통해 제1 전계효과트랜지스터(Q1)의 게이트에 인가되는 바이어스 전압 또한, 전원전압(VDD)의 변화율과 동일한 비율로 증감되어 제1 전계효과트랜지스터(Q1)의 드레인 전류(iD1)를 증감시키게 된다.
이때, 제2 전계효과트랜지스터(Q3)의 게이트에는 도 2에 도시된 것처럼 제1 저항(R7)를 통한 전압강하와 다이오드(D1)의 직류레벨 쉬프트를 제외한 전압이 제2 전압분배부(32)에 의해 분압되어 인가되고, 제2 전계효과트랜지스터(Q3)의 게이트-소스간 전압(VGS2)의 변화율은 다이오드(D1)의 턴온 전압(0.5~0.6V)에 따른 직류레벨 쉬프트에 의해 제1 전계효과트랜지스터(Q1)의 게이트-소스간 전압(VGS1)의 변화율 보다 큰 비율로 증감된다.
따라서, 전원전압(VDD)이 설정치 보다 높아지게 되면, 제1 전계효과트랜지스터(Q1)의 게이트-소스간 전압(VGS1)은 전원전압(VDD)의 증가율에 비례하여 커지고, 제2 전계효과트랜지스터(Q3)의 게이트-소스간 전압(VGS2)은 전원전압(VDD)의 증가율 보다 더 높은 비율로 커지게 된다.
따라서, 상기한 수학식 1에 따라 제2 전계효과트랜지스터(Q3)의 드레인 전류(iD2)는 제1 전계효과트랜지스터(Q1)의 드레인 전류(iD1) 이상 흐르게 되고, 상대적으로 제2 및 제3 저항(R8, R9)을 통해 흐르는 전류량은 감소된다. 그리고, 제3 저항(R9)의 전압강하는 감소된 전류량에 비례하여 낮아지고, 제1 전계효과트랜지스터(Q1)의 게이트-소스간 전압(VGS1)이 낮아짐에 따라 전원전압(VDD)의 증가에 따른 바이어스 보상이 이루어진다.
한편, 전원전압(VDD)이 설정치 보다 낮아지면, 제1 전계효과트랜지스터(Q1)의 게이트-소스간 전압(VGS1)은 전원전압(VDD)의 감소율 만큼 낮아지고, 제2 전계효과트랜지스터(Q3)의 게이트-소스간 전압(VGS2)는 다이오드(D1)의 직류레벨 쉬프트에 의해 전원전압(VDD)의 감소율 보다 더 큰 비율로 감소된다.
따라서, 제2 전계효과트랜지스터(Q3)의 드레인 전류(iD2)는 제1 전계효과트랜지스터(Q1)의 드레인 전류(iD1) 보다 더 큰 비율로 감소되고, 상대적으로 제2 및 제3 저항(R8, R9)을 통해 흐르는 전류량은 증가된다. 그리고, 제1 전계효과트랜지스터(Q1)의 게이트 전압이 증가됨에 따라 그 게이트-소스간 전압(VGS1)도 증가되어전원전압(VDD)의 감소에 따른 바이어스 보상이 이루어지게 된다.
한편, 다음 표 3은 도 1 및 도 2에 도시된 고주파 집적회로의 전원전압(VDD)의 변화에 따른 드레인 전류의 변화를 각각 나타낸 것이다.
전원전압(VDD) 2.7 3 3.3 차이
드레인 전류(㎃)(도 1 - iD1) 2.52 2.86 3.22 0.7
드레인 전류(㎃)(도 2 - iD1) 2.59 2.86 3.1 0.51
그리고, 상기 표 3의 전원전압(VDD)의 변화에 따른 드레인 전류의 변화는 상기 표 1과 같이 한국전자통신연구원(ETRI)의 MESFET 기본 라이브러리 파일을 이용한 시뮬레이션 결과를 나타낸 것으로서, 전원전압(VDD)이 ±10% 변화되는 경우를 가정한 것이다.
즉, 도 1의 종래 고주파 집적회로의 경우 드레인 전류의 최대 편차가 0.7㎃이고, 도 2의 본 발명에 따른 바이어스 보상회로를 구비한 고주파 집적회로의 경우 드레인 전류의 최대 편차가 0.51㎃로서 전원전압(VDD)이 3V 일 때 드레인 전류(2.86㎃)를 기준으로 한 경우 종래에 비해 드레인 전류의 편차를 약 27 %() 정도 줄일 수 있게 된다.
도 3은 본 발명의 다른 실시예에 따른 바이어스 보상회로를 구비한 고주파 집적회로의 구성을 나타낸 회로도이다. 이는 도 2에 도시된 고주파 집적회로에 공핍형(Depletion mode) 전계효과트랜지스터를 이용한 것으로서, 고주파 증폭부(40)와 바이어스 보상부(50)를 구비하여 구성된다. 그리고, 도 3에서 도 2에 도시된 구성과 동일한 구성에 대하여는 동일한 참조번호(부호)를 붙이고 그 상세한 설명은 생략하기로 한다.
주지된 것처럼 공핍형 전계효과트랜지스터의 경우 실제로 증식된(implanted) 채널(channel)을 가지고 있기 때문에 게이트와 소스간 전압이 정(+)전압인 경우는 물론 부(-)전압인 경우에도 동작된다. 따라서, 도 3에 도시된 고주파 집적회로의 경우 제1 및 제2 전계효과트랜지스터(Q4, Q5)의 공핍모드에서 바이어스 조건이 형성되도록 제1 전계효과트랜지스터(Q4)의 소스와 접지단 사이에 저항(R13)이 접속되고, 제2 전계효과트랜지스터(Q5)의 소스와 접지단 사이에 저항(R14)이 접속된다.
이때, 제1 및 제2 전계효과트랜지스터(Q4, Q5)의 게이트 전압은 소스 전압 보다 낮게 설정되어야 한다. 그리고, 도 3에 도시된 것처럼 상기 저항(R13)에는 출력신호의 고주파 전력이득의 감쇄를 방지하도록 바이패스 커패시터(C4)를 병렬접속하는 것이 바람직 할 것이다.
즉, 도 3의 구성으로 된 고주파 집적회로의 경우 제조공정상 문턱전압의 변화에 의해 제1 전계효과트랜지스터(Q4)의 드레인 전류(iD1)가 증가하면, 고주파 증폭부(40)의 저항(R13)을 통한 전압강하가 커짐에 따라 제1 전계효과트랜지스터(Q4)의 소스 전압은 상승하게 된다. 그리고, 이와 동작조건이 동일한 제2 전계효과트랜지스터(Q5)의 드레인 전류(iD2)도 동일한 비율로 증가된다. 따라서, 제2 및 제3 저항(R8, R9)을 통해 흐르는 전류량이 감소되어 제3 저항(R9)의 전압강하가 낮아지고, 제1 전계효과트랜지스터(Q4)의 게이트에 인가되는 바이어스 전압도 낮아지게 된다.
결국, 도 3의 제1 전계효과트랜지스터(Q4)는 소스 전압이 증가된 상태에서 게이트 전압이 낮아짐에 따라 그 게이트-소스간 전압(VGS1)이 부(-)전압 방향으로 커지게 되고, 이는 제1 전계효과트랜지스터(Q4)의 채널폭을 좁게 하여 드레인 전류(iD1)를 감소시키는 바이어스 보상이 이루어지게 된다. 이와 반대로, 제1 전계효과트랜지스터(Q4)의 드레인 전류(iD1)가 감소할 경우는 상기한 동작과 역으로 동작되어 바이어스 보상이 이루어지게 된다. 그리고, 전원전압(VDD)의 변화시 바이어스 보상은 도 2에서 설명한 방식과 동일한 방식으로 이루어지는 바, 그 상세한 설명은 생략하기로 한다.
한편, 상기한 실시예의 경우 고주파 집적회로에 MESFET 등 전계효과트랜지스터를 이용하였으나, HEMT 등의 화합물 반도체를 이용하여 상기한 고주파 집적회로를 구성하는 것도 가능하다.
이상 설명한 바와 같이 본 발명에 의하면, 고주파 집적회로의 제조공정상 발생하는 문턱전압 및 주위온도의 변화시 바이어스 보상효율을 향상시킴과 아울러 전원전압의 변화에 대하여도 안정적으로 바이어스 보상이 이루어지도록 함으로써 고주파 집적회로의 증폭특성과 수율을 향상시킬 수 있게 된다.
또한, 본 발명에 의하면, 고주파 집적회로에 안정적인 바이어스 전압을 제공함에 따라 이동통신단말기등에 사용되는 고주파 집적회로에서 전력이득의 편차를 최소화 시킬 수 있게 된다.

Claims (12)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 게이트에 신호입력단이 접속되고 드레인에 신호출력단이 접속된 제1 전계효과트랜지스터를 구비한 고주파 증폭부와 상기 제1 전계효과트랜지스터의 게이트에 접속되어 바이어스 보상을 실행하는 바이어스 보상부를 구비하는 고주파 집적회로에 있어서,
    상기 바이어스 보상부는 전원전압과 접지단 사이에 직렬로 접속된 다수의 분압저항이 구비되고 그 분압저항의 접속노드 중 하나가 상기 제1 전계효과트랜지스터의 게이트에 접속된 제1 전압분배부,
    상기 제1 전계효과트랜스터와 전원전압을 공유하고 상기 제1 전압분배부내 분압저항의 다른 접속노드에 그 드레인이 접속되며 소스가 접지된 제2 전계효과트랜지스터,
    상기 제2 전계효과트랜지스터의 드레인과 소스 사이에 직렬로 접속된 다수의 분압저항이 구비되고 그 분압저항의 접속노드 중 하나가 상기 제2 전계효과트랜지스터의 게이트에 접속된 제2 전압분배부 및,
    상기 제1 전압분배부에 애노드가 접속되고 상기 제2 전압분배부에 캐소드가 접속되어 턴-온 전압에 의한 직류레벨 쉬프트 회로를 형성하는 다이오드를 포함하여 구성된 것을 특징으로 하는 바이어스 보상회로를 구비한 고주파 집적회로.
  6. 제 5 항에 있어서,
    상기 제1 전압분배부는 전원전압과 접지단 사이에 순차로 직렬접속된 제1 내지 제3 저항을 구비하고,
    상기 제2 전압분배부는 상기 다이오드의 캐소드와 접지단 사이에 순차로 직렬접속된 제4 및 제5 저항을 구비하며,
    상기 제2 전계효과트랜지스터의 게이트는 상기 제4 저항과 제5 저항의 접속노드에 연결되어 구성된 것을 특징으로 하는 바이어스 보상회로를 구비한 고주파 집적회로.
  7. 제 6 항에 있어서,
    상기 제1 내지 제5 저항의 저항비는의 조건을 충족하도록 설정되는 것을 특징으로 하는 바이어스 보상회로를 구비한 고주파 집적회로.
  8. 제 6 항에 있어서,
    상기 바이어스 보상부는 상기 제2 저항과 제3 저항의 접속노드와 상기 제1 전계효과트랜지스터의 게이트 사이에 접속된 고주파 차단저항과, 상기 고주파 차단저항의 일단과 접지단 사이에 접속된 바이패스 커패시터로 구성된 고주파 차단부를 추가로 포함하여 구성된 것을 특징으로 하는 바이어스 보상회로를 구비한 고주파 집적회로.
  9. 제 5 항에 있어서,
    전원전압의 변동시 상기 다이오드의 턴-온 전압에 의해 상기 제2 전계효과트랜지스터의 게이트-소스간 전압 변화율은 상기 제1 전계효과트랜지스터의 게이트-소스간 전압 변화율 보다 큰 비율로 변동되는 것을 특징으로 하는 바이어스 보상회로를 구비한 고주파 집적회로.
  10. 제 5 항 내지 제 9 항 중 어느 한 항에 있어서,
    상기 다이오드는 상기 제2 전계효과트랜지스터에 형성된 쇼트키-장벽 다이오드인 것을 특징으로 하는 바이어스 보상회로를 구비한 고주파 집적회로.
  11. 제 5 항 내지 제 9 항 중 어느 한 항에 있어서,
    상기 제1 및 제2 전계효과트랜지스터는 증가형 전계효과트랜지스터인 것을특징으로 하는 바이어스 보상회로를 구비한 고주파 집적회로.
  12. 제 5 항 또는 제 6 항에 있어서,
    상기 제1 및 제2 전계효과트랜지스터는 공핍형 전계효과트랜지스터이고,
    상기 제1 전계효과트랜지스터의 소스와 접지단 사이에는 저항이 접속되고, 상기 저항에는 바이패스 커패시터가 병렬로 접속되며,
    상기 제2 전계효과트랜지스터의 소스와 접지단 사이에는 다른 저항이 접속되어 구성된 것을 특징으로 하는 바이어스 보상회로를 구비한 고주파 집적회로.
KR10-2001-0021413A 2001-04-20 2001-04-20 바이어스 보상회로를 구비한 고주파 집적회로 KR100400983B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0021413A KR100400983B1 (ko) 2001-04-20 2001-04-20 바이어스 보상회로를 구비한 고주파 집적회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0021413A KR100400983B1 (ko) 2001-04-20 2001-04-20 바이어스 보상회로를 구비한 고주파 집적회로

Publications (2)

Publication Number Publication Date
KR20020081655A KR20020081655A (ko) 2002-10-30
KR100400983B1 true KR100400983B1 (ko) 2003-10-10

Family

ID=27701946

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0021413A KR100400983B1 (ko) 2001-04-20 2001-04-20 바이어스 보상회로를 구비한 고주파 집적회로

Country Status (1)

Country Link
KR (1) KR100400983B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100985795B1 (ko) 2008-08-28 2010-10-06 한국전자통신연구원 임계전압과 온도 및 공급 전원의 변화를 보상하기 위한 보상 바이어스 회로와, 그를 이용한 증폭기

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101400922B1 (ko) 2010-11-08 2014-05-29 한국전자통신연구원 통신 시스템에서 증폭기, 및 그의 구동 장치 및 방법
KR20210035653A (ko) 2019-09-24 2021-04-01 삼성전기주식회사 전압 트래킹을 이용한 적응적 ctat 바이어싱 기능을 갖는 증폭 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100985795B1 (ko) 2008-08-28 2010-10-06 한국전자통신연구원 임계전압과 온도 및 공급 전원의 변화를 보상하기 위한 보상 바이어스 회로와, 그를 이용한 증폭기

Also Published As

Publication number Publication date
KR20020081655A (ko) 2002-10-30

Similar Documents

Publication Publication Date Title
KR100830361B1 (ko) 능동 바이어스 회로
KR100323775B1 (ko) 모놀리식마이크로웨이브반도체집적회로및화합물반도체로이루어지는전계효과형트랜지스터의바이어스안정화회로
US7205817B1 (en) Analog control integrated FET based variable attenuators
KR100305917B1 (ko) 반도체전력증폭집적회로
US6114901A (en) Bias stabilization circuit
US4590436A (en) High voltage, high frequency amplifier circuit
US6940354B2 (en) Microwave power amplifier
US9595928B2 (en) Bias circuits and methods for depletion mode semiconductor devices
CN114978051A (zh) 一种基于增强型晶体管的电流复用低噪声放大器
US4612514A (en) Feedback amplifier
US4590437A (en) High frequency amplifier
US11070176B2 (en) Amplifier linearization and related apparatus thereof
US7057464B2 (en) Lineariser
KR100400983B1 (ko) 바이어스 보상회로를 구비한 고주파 집적회로
US10855239B2 (en) Amplifier class AB output stage
KR100657821B1 (ko) 동적 바이어스를 갖는 내부 병렬 삼중 캐스코드 전력증폭기
JPH0851318A (ja) 利得可変回路とその集積回路
KR19990048149A (ko) 튜닝가능한 모놀리딕 재귀형 필터
KR100850403B1 (ko) 다단 증폭기의 차동 능동 바이어스 시스템, 방법 및 장치
KR101517852B1 (ko) 피드백 회로를 갖는 혼합기 mmic
US6842066B2 (en) Bias circuit and semiconductor device
Jarndal et al. On designing of a broadband GaN low-noise amplifier for WiMax applications
US6420923B1 (en) Low supply, current-controlled FET Pi attenuator
WO2021186694A1 (ja) 半導体装置
Claveau et al. Novel active load for 40 Gbps optical modulator drivers

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090925

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee