KR100399905B1 - Method for forming isolation layer of semiconductor device - Google Patents

Method for forming isolation layer of semiconductor device Download PDF

Info

Publication number
KR100399905B1
KR100399905B1 KR1019960022823A KR19960022823A KR100399905B1 KR 100399905 B1 KR100399905 B1 KR 100399905B1 KR 1019960022823 A KR1019960022823 A KR 1019960022823A KR 19960022823 A KR19960022823 A KR 19960022823A KR 100399905 B1 KR100399905 B1 KR 100399905B1
Authority
KR
South Korea
Prior art keywords
oxide film
polysilicon layer
layer
forming
film
Prior art date
Application number
KR1019960022823A
Other languages
Korean (ko)
Other versions
KR980005461A (en
Inventor
고석윤
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019960022823A priority Critical patent/KR100399905B1/en
Publication of KR980005461A publication Critical patent/KR980005461A/en
Application granted granted Critical
Publication of KR100399905B1 publication Critical patent/KR100399905B1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials

Abstract

PURPOSE: A method for forming an isolation layer of a semiconductor device is provided to prevent pattern failure by forming the isolation layer using a polysilicon layer as a mask. CONSTITUTION: A pad oxide layer is formed on a silicon substrate(1). A polysilicon layer is formed on the pad oxide layer. The polysilicon layer is patterned to define a field oxide region. An oxide layer is formed on the resultant structure by oxidizing the exposed substrate(1). By patterning the oxide layer, a field oxide layer(8) is then formed. The thickness of the polysilicon layer is 2500Å.

Description

반도체 소자의 소자 분리막 형성 방법Method for forming an element isolation film of a semiconductor element

본 발명은 반도체 소자의 소자 분리막 형성 방법에 관한 것으로, 특히 폴리 실리콘층을 마스크로 사용하여 소자 분리막을 형성할 수 있도록 한 반도체 소자의 소자 분리막 형성 방법에 관한 것이다.The present invention relates to a method of forming an element isolation film of a semiconductor device, and more particularly, to a method of forming an element isolation film of a semiconductor device capable of forming an element isolation film using a polysilicon layer as a mask.

일반적으로, 소자 분리 기술이란 집적 소자를 구성하는 개별 소자를 전기적 및 구조적으로 서로 분리시켜, 각 소자가 인접한 소자의 간섭을 받지 않고 독자적으로 그 주어진 기능을 수행할 수 있도록 하는데 필요한 기능을 집적 소자 제조시 부여하는 기술이다. 이러한 소자 분리 공정에 있어서, 소자 분리 마스크로 질화막이 사용되어 왔으나,이는 공정시 SiH2Cl2와 NH3가스가 만들어 내는 부 반응물로 인하여 많은 파티클이 발생된다. 이러한 원인으로 소자 분리 막의 패턴이 불량하게 되고, 수율도 저하 될 뿐 아니라 질화막 리워크(Rework)에 따른 생산성이 저하되는 단점이 있다.In general, the element isolation technique is a technique for separating individual elements constituting an integrated element from each other electrically and structurally to provide functions necessary for each element to perform its given function independently without being interfered with by adjacent elements, It is a technique to give to the city. In such a device isolation process, a nitride film is used as a device isolation mask, which causes many particles to be generated due to a side reaction produced by SiH 2 Cl 2 and NH 3 gas during the process. As a result, the pattern of the element isolation film becomes poor, the yield is reduced, and the productivity due to the nitride film rework is lowered.

따라서, 본 발명은 상기한 폴리 실리콘층을 마스크로 사용하여 소자 분리막을 형성할 수 있도록 한 반도체 소자의 소자 분리막 형성 방법을 제공하는데 그 목적이 있다.Accordingly, it is an object of the present invention to provide a method for forming a device isolation film of a semiconductor device which can form an isolation film using the polysilicon layer as a mask.

상기한 목적을 달성하기 위한 본 발명은 실리콘 기판상에 패드 산화막을 형성하는 단계와, 상기 패드 산화막이 형성된 상부면에 폴리 실리콘층을 형성 하는 단계와, 상기 폴리 실리콘층을 식각 공정에 의해 패터닝 하는 단계와, 상기 패터닝된 폴리 실리콘층을 산화시켜 산화막으로 형성하는 단계와, 상기 산화막을 패터닝하여 필드 산화막을 형성하는 단계로 이루어지는 것을 특징으로 한다.According to an aspect of the present invention, there is provided a method of manufacturing a semiconductor device, including: forming a pad oxide film on a silicon substrate; forming a polysilicon layer on a top surface of the pad oxide film; patterning the polysilicon layer by an etching process Oxidizing the patterned polysilicon layer to form an oxide film; and patterning the oxide film to form a field oxide film.

이하, 본 발명을 첨부된 도면을 참조하여 상세히 설명하기로 한다.DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will now be described in detail with reference to the accompanying drawings.

제 1A 내지 IE 도는 본 발명에 따른 반도체 소자의 소자 분리막 형성 방법을 설명하기 위한 단면도이다.1A to IE are cross-sectional views for explaining a method for forming an element isolation film of a semiconductor device according to the present invention.

제 1A 도와 관련하여, 실리콘 기판(1)내에 P형 불순물이 주입되어 P형 웰 영역(3)이 형성된 후, N형 불순물이 주입되어 N형 웰 영역(2)이 형성된다. 상기 실리콘 기판(1)상에 패드 산화막(4)이 500Å의 두께로 형성된다. 상기 패드 산화막(4)은 폴리 실리콘의 산화 공정시 실리콘 기판(1)과 폴리 실리콘층(5) 사이에서 버퍼(Buffer)역활을 하게 되므로써, 소자 분리 막의 두께가 조절될 수 있다.1A, a P-type impurity is implanted into a silicon substrate 1 to form a P-type well region 3, and then an N-type impurity is implanted to form an N-type well region 2. A pad oxide film 4 is formed on the silicon substrate 1 to a thickness of 500 Å. The pad oxide film 4 serves as a buffer between the silicon substrate 1 and the polysilicon layer 5 during the polysilicon oxidation process, so that the thickness of the device isolation film can be controlled.

제 1B 도와 관련하여, 상기 패드 산화막(4)이 형성된 상부면에 폴리 실리콘층(5)이 2500Å의 두께로 형성된다. 상기 폴리 실리콘층(5)은 소자 분리 마스크 역할을 하며 소자 분리막 형성시에 산화가 되므로써, 이 후식각 공정에 의한 에칭시 파티클 영향없이 마스크 역할을 충분히 할 수 있다. 상기 폴리 실리콘층(5)의 두께를 2500Å으로 한 것은 소자 분리막(7)의 타겟을 4900Å으로 설정해 놓았기 때문이다. 이러한 산화 공정을 실시하면 실리콘 기판(1)표면을 정점으로 하부에 45%, 상부에 55%의 산화막이 성장하게 된다.Referring to FIG. 1B, a polysilicon layer 5 is formed to a thickness of 2500 ANGSTROM on the top surface on which the pad oxide film 4 is formed. The polysilicon layer 5 serves as a device isolation mask and is oxidized at the time of forming the device isolation film, so that the polysilicon layer 5 can sufficiently function as a mask without affecting particles during etching by the etching process. The reason for setting the thickness of the polysilicon layer 5 to 2500 angstroms is because the target of the element isolation film 7 is set to 4900 angstroms. When this oxidation process is performed, an oxide film of 45% at the bottom and 55% at the top is grown at the apex of the surface of the silicon substrate 1.

제 1C 도와 관련하여, 상기 전체 구조 상부에 제 1 감광막(6A)이 도포된 후, 포토 리소그라피 공정에 의해 제 1 감광막(6A)이 패터닝된다. 상기 패턴화 된 제 1 감광막(6A)이 마스크로 이용되어 폴리실리콘층(5)이 식각 공정에 의해 식각된다.In relation to the first C, a first photoresist layer 6A is applied on the entire structure, and then the first photoresist layer 6A is patterned by a photolithography process. The patterned first photoresist layer 6A is used as a mask to etch the polysilicon layer 5 by an etching process.

제 1D 도와 관련하여, 상기 제 2 감광막(6B)이 도포된 후, 포토 리소그라피 공정에 의해 제 2 감광막(6B)이 패터닝된다. 그후 P웰의 필드지역의 VT를 증가시켜 트랜지스터 간의 절연성을 높이기 위해 상기 패턴화 된 제 2 감광막(6B)이 마스크로 이용되어 N형 웰 영역 (2)을 제외한 P형 웰 영역 (3)에 소자 분리 막(7)이 형성 될 부분만 붕소(B)이온이 주입된다. 이 때, 액티브 영역이 형성될 지역은 폴리 실리콘층(5)이 마스크 역할을 하여 붕소(B)가 주입되지 않는다.In relation to the first D, after the second photosensitive film 6B is applied, the second photosensitive film 6B is patterned by a photolithography process. Thereafter, the patterned second photoresist layer 6B is used as a mask to increase the V T of the field region of the P-well so as to increase the insulating property between the transistors, thereby forming the P-type well region 3 excluding the N- Boron (B) ions are implanted into only the portion where the element isolation film 7 is to be formed. At this time, the region where the active region is to be formed is not doped with boron (B) because the polysilicon layer 5 serves as a mask.

제 1E 도와 관련하여, 상기 마스크 역활을 하던 패턴화 된 폴리 실리콘층(5)은 산화 공정에 의해 산화막(7)으로 변하고, 상기 노출된 패드 산화막(4)에는 산화막(7)이 성장하게 된다. 이 때, 패드 산화막(4)은 폴리 실리콘층(5)이 실리콘 기판(1)까지 산화되는 것을 방지하는 배리어 역활을 하게 된다.1E, the patterned polysilicon layer 5 serving as the mask is converted into an oxide film 7 by an oxidation process, and an oxide film 7 is grown on the exposed pad oxide film 4. [ At this time, the pad oxide film 4 serves as a barrier for preventing the polysilicon layer 5 from being oxidized to the silicon substrate 1. [

제 1F 도와 관련하여, 상기 제 3 감광막(6C)이 도포된 후, 포토 리소그라피 공정에 의해 제 3 감광막(6C)이 패터닝된다. 상기 패턴화 된 제 3 감광막(6C)이 마스크로 이용되어 산화막(7)이 패터닝되어 필드 산화막(8)이 형성된다.In relation to the first F, after the third photosensitive film 6C is applied, the third photosensitive film 6C is patterned by a photolithography process. The patterned third photoresist layer 6C is used as a mask to pattern the oxide layer 7 to form the field oxide layer 8. [

상술한 바와 같이 본 발명에 의하면 폴리 실리콘층을 마스크로 사용하여 소자 분리 막을 형성하므로써, 파티클로 인한 패턴 불량을 막을 수 있으며, 질화막을 마스크로 사용할 경우에 발생되는 질화막 리워크로 인한 생산성 감소를 줄이고, 질화막 잔존물을 제거하기 위한 SAC 산화막 공정을 실시하지 않으므로서 액티브 영역을 확장할 수 있는 탁월한 효과가 있다.As described above, according to the present invention, since the device isolation film is formed using the polysilicon layer as a mask, it is possible to prevent the pattern defect due to the particles and to reduce the productivity decrease due to the nitride film caused by using the nitride film as a mask , The SAC oxide film process for removing the nitride film remnants is not performed, and thus the active region can be expanded.

제 1A 내지 1F 도는 본 발명에 따른 반도체 소자의 소자 분리막 형성 방법을 설명하기 위한 단면도.1A to 1F are sectional views for explaining a method for forming an element isolation film of a semiconductor device according to the present invention.

* 도면의 주요 부분에 대한 부호의 설명 *Description of the Related Art [0002]

1 : 실리콘 기판 2 : N형 웰 영역1: silicon substrate 2: N-type well region

3 : P형 웰 영역 4 : 패드 산화막3: P-type well region 4: pad oxide film

5 : 폴리 실리콘층 6A : 제 1 감광막5: Polysilicon layer 6A: First photoresist film

6B : 제 2 감광막 6C : 제 3 감광막6B: second photoresist film 6C: third photoresist film

7 : 필드 산화막 8 : 산화막7: field oxide film 8: oxide film

Claims (4)

(a) 실리콘 기판 상에 패드 산화막을 형성하는 단계;(a) forming a pad oxide film on a silicon substrate; (b) 상기 패드 산화막이 형성된 상부면에 폴리 실리콘층을 형성하는 단계;(b) forming a polysilicon layer on a top surface of the pad oxide layer; (c) 후속 공정을 통해 형성될 필드 산화막의 영역이 정의되도록 상기 폴리실리콘층을 패터닝하여 상기 패드 산화막을 노출시키는 단계;(c) patterning the polysilicon layer to define a region of a field oxide film to be formed through a subsequent process, thereby exposing the pad oxide film; (d) 산화공정을 통해 패터닝된 상기 폴리 실리콘층과 노출된 상기 패드 산화막에 대응되는 부위의 상기 실리콘 기판을 산화시켜 산화막을 형성하는 단계; 및(d) oxidizing the polysilicon layer patterned through the oxidation process and the silicon substrate at a portion corresponding to the exposed pad oxide film to form an oxide film; And (e) 상기 필드 산화막이 형성될 영역에만 상기 산화막이 잔류되도록 상기 산화막을 패터닝하여 필드 산화막을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 소자 분리막 형성 방법.(e) patterning the oxide film so that the oxide film remains only in a region where the field oxide film is to be formed, thereby forming a field oxide film. 제 1 항에 있어서,The method according to claim 1, 상기 패드 산화막은 500Å의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 소자 분리막 형성 방법.Wherein the pad oxide film is formed to a thickness of 500 ANGSTROM. 제 1 항에 있어서,The method according to claim 1, 상기 폴리 실리콘층은 2500Å의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 소자 분리막 형성 방법.Wherein the polysilicon layer is formed to a thickness of 2500 ANGSTROM. 제 1 항에 있어서,The method according to claim 1, 상기 필드 산화막은 기판 표면을 정점으로 하부에 45%, 상부에 55%로 형성하도록 하는 반도체 소자의 소자 분리막 형성 방법.Wherein the field oxide film is formed to have a 45% upper portion and a 55% upper portion on the surface of the substrate as apexes.
KR1019960022823A 1996-06-21 1996-06-21 Method for forming isolation layer of semiconductor device KR100399905B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960022823A KR100399905B1 (en) 1996-06-21 1996-06-21 Method for forming isolation layer of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960022823A KR100399905B1 (en) 1996-06-21 1996-06-21 Method for forming isolation layer of semiconductor device

Publications (2)

Publication Number Publication Date
KR980005461A KR980005461A (en) 1998-03-30
KR100399905B1 true KR100399905B1 (en) 2003-12-24

Family

ID=37422282

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960022823A KR100399905B1 (en) 1996-06-21 1996-06-21 Method for forming isolation layer of semiconductor device

Country Status (1)

Country Link
KR (1) KR100399905B1 (en)

Also Published As

Publication number Publication date
KR980005461A (en) 1998-03-30

Similar Documents

Publication Publication Date Title
US5449637A (en) Method of producing low and high voltage MOSFETs with reduced masking steps
US20070059934A1 (en) Methods of forming fine patterns, and methods of forming trench isolation layers using the same
US5677232A (en) Methods of fabricating combined field oxide/trench isolation regions
JPH11135779A (en) Semiconductor device and manufacture thereof
US5985725A (en) Method for manufacturing dual gate oxide layer
KR100399905B1 (en) Method for forming isolation layer of semiconductor device
US5902133A (en) Method of forming a narrow polysilicon gate with i-line lithography
US5939758A (en) Semiconductor device with gate electrodes having conductive films
JPH06333944A (en) Semiconductor device
JP3090838B2 (en) Method for manufacturing semiconductor device
KR0179794B1 (en) Well-forming method of semiconductor device
KR100354872B1 (en) A method for fabricating a semiconductor device
US7524721B2 (en) High voltage CMOS device and method of fabricating the same
US6239001B1 (en) Method for making a semiconductor device
US7125775B1 (en) Method for forming hybrid device gates
US7235460B2 (en) Method of forming active and isolation areas with split active patterning
KR100439107B1 (en) Method for forming isolation layer of semiconductor device to prevent leakage current
JP2780711B2 (en) Method for manufacturing semiconductor device
KR0135068B1 (en) Method of forming active well on the semiconductor device
JP3235091B2 (en) Method for manufacturing MIS type semiconductor device
KR100265853B1 (en) A method for fabrication of semiconductor device
JP2602142B2 (en) Method for manufacturing semiconductor device
JPH07326745A (en) Manufacture of semiconductor device
KR980011684A (en) A method of manufacturing a semiconductor integrated circuit using an independent alignment key
JPH0794734A (en) Method of manufacturing transistor with high withstanding voltage

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100825

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee