KR100399060B1 - Method for forming resist pattern to process semiconductor - Google Patents
Method for forming resist pattern to process semiconductor Download PDFInfo
- Publication number
- KR100399060B1 KR100399060B1 KR10-2001-0038865A KR20010038865A KR100399060B1 KR 100399060 B1 KR100399060 B1 KR 100399060B1 KR 20010038865 A KR20010038865 A KR 20010038865A KR 100399060 B1 KR100399060 B1 KR 100399060B1
- Authority
- KR
- South Korea
- Prior art keywords
- pattern
- forming
- size
- resist
- resist pattern
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
- Drying Of Semiconductors (AREA)
Abstract
본 발명은 반도체 제조용 레지스트 패턴 형성방법에 관한 것으로, 본 발명에 따른 레지스트 패턴 형성방법은 기판 표면에 포토레지스트 막을 형성하는 단계; 상기 기판의 표면에 형성된 포토레지스트 막의 소자 형성부분에 메인패턴을 형성하고 상기 메인패턴의 가장자리에 더미패턴을 형성하되, 상기 더미패턴은 상기 메인패턴보다 작은 크기를 갖도록 부분노광하여 형성하는 단계; 및 상기 메인패턴의 크기를 줄여주고, 상기 더미패턴을 채워주는 플로잉 단계로 된 것으로 이러한 본 발명에 따른 반도체 제조용 레지스트 패턴 형성방법은 소자형성부분의 패턴 밀도가 낮은 부분에 더미패턴을 형성하여 레지스트 플로잉시에 반도체 소자 형성부분의 밀도가 낮은 부분의 메인패턴과 밀도가 높은 부분의 메인패턴의 크기가 거의 원하는 크기로 균일하게 유지될 수 있도록 하는 효과가 있다.The present invention relates to a method of forming a resist pattern for manufacturing a semiconductor, the method of forming a resist pattern according to the present invention comprises the steps of forming a photoresist film on the substrate surface; Forming a main pattern on an element forming portion of the photoresist film formed on the surface of the substrate and forming a dummy pattern on an edge of the main pattern, wherein the dummy pattern is partially exposed to have a smaller size than the main pattern; And a flow step of reducing the size of the main pattern and filling the dummy pattern. In the method of forming a resist pattern for manufacturing a semiconductor according to the present invention, a resist pattern is formed by forming a dummy pattern at a portion having a low pattern density of an element formation portion. When flowing, the size of the main pattern of the low density part and the main pattern of the high density part of the semiconductor element formation part can be maintained uniformly to a desired size.
Description
본 발명은 반도체 제조용 레지스트 패턴 형성방법에 관한 것으로, 더욱 상세하게는 형성된 밀도가 낮은 부분의 레지스트 패턴과 밀도가 높은 부분에 형성된 레지스트 패턴의 크기를 거의 균일하게 유지시킬 수 있도록 한 반도체 제조용 레지스트 패턴 형성방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming a resist pattern for semiconductor manufacturing, and more particularly, to forming a resist pattern for forming a semiconductor, which enables the formation of a resist pattern in a low density portion and a resist pattern formed in a high density portion to be substantially uniform. It is about a method.
일반적으로 반도체 소자 제조공정에는 회로패턴을 형성하기 위하여 레지스트 패턴을 이용한 사진식각공정이 이루어지다.In general, a photolithography process using a resist pattern is performed to form a circuit pattern in a semiconductor device manufacturing process.
최근 반도체 소자의 집적도가 증가함에 따라 패턴이 점점더 미세화 되는데, 해상도 한계로 인하여 패턴사이즈를 축소하는데에는 한계가 있다. 그러므로 소자의 크기가 점점 더 미세화 됨에 따라 해상도 한계를 극복하여 소자의 패턴 사이즈를 가능한 한 미세하게 줄일 있도록 하기 위하여 레지스터 플로잉(Resist flowing) 이라는 방법이 적용되고 있다.As the degree of integration of semiconductor devices increases recently, the pattern becomes smaller and smaller, and there is a limit in reducing the pattern size due to the limitation of the resolution. Therefore, as the size of the device becomes smaller and smaller, a method called resist flowing has been applied to overcome the resolution limitation and reduce the pattern size of the device as finely as possible.
이 레지스트 플로잉은 포토리소그라피 공정이 완료된 상태에서 기판을 가열챔버 내부로 이송시켜 소정시간 동안 기판을 가열함으로써 레지스트 패턴의 크기를 변화시켜 주는 것이다.This resist flow changes the size of the resist pattern by transferring the substrate into the heating chamber in the state where the photolithography process is completed and heating the substrate for a predetermined time.
도 1a와 도 1b는 이러한 레지스트 플로잉 방법이 적용된 종래의 포토레지스트 형성방법 중에서 콘택홀을 형성하기 위한 레지스트 패턴 형성공정을 도시한 것이다. 도 1a에 도시된 바와 같이 기판(10) 상에 절연막(11)을 형성하고, 이절연막(11) 상에 포토리소그라피 공정을 통해 포토레지스트 막을 도포한 후 콘택홀 형성을 위한 레지스트 패턴(12)을 형성한다.1A and 1B illustrate a resist pattern forming process for forming contact holes in a conventional photoresist forming method to which the resist flow method is applied. As shown in FIG. 1A, an insulating film 11 is formed on the substrate 10, a photoresist film is applied on the insulating film 11 through a photolithography process, and then a resist pattern 12 for forming a contact hole is formed. Form.
그런 다음 레지스트 패턴(12)이 형성된 기판을 가열챔버로 이송하여 가열함으로써 도 1b에 도시된 바와 같이 레지스트 플로잉(Resist flowing) 공정이 진행된다. 즉 도 2에 도시된 바와 같이 레지스트 패턴(120의 홀(13) 크기가 레지스트 플로잉 공정후 줄어들게 된다.Then, a resist flowing process is performed by transferring the substrate on which the resist pattern 12 is formed to a heating chamber and heating the substrate, as shown in FIG. 1B. That is, as shown in FIG. 2, the size of the hole 13 of the resist pattern 120 is reduced after the resist flowing process.
그런데, 레지스트 플로잉을 수행할 때 레지스트 패턴(12)의 밀도가 낮은 부분(주로 소자 형성부분의 가장자리 부분이 해당한다.)은 레지스트 패턴(12)이 밀집한 부분에 비하여 그 플로잉 크기가 더 커져 레지스트 패턴(12)의 홀(13)크기가 상대적으로 더 작아지게 된다.However, when the resist flow is performed, the portion where the resist pattern 12 has a low density (mostly, the edge portion of the element formation portion) is larger than the portion where the resist pattern 12 is dense, resulting in a larger flow size. The size of the hole 13 of the resist pattern 12 becomes relatively smaller.
이때의 크기 차이를 비교 실험한 바에 의하면 레지스트 패턴(12)으로 컨택홀 형성을 위한 홀(13)의 크기에 대한 스페이서(S)의 크기 비가 1:3 이하인 곳에서의 플로잉 크기는 대략 20nm 정도로 나타났고, 홀(13)의 크기에 대한 스페이서(S)의 크기 비가 1:3 - 1:5 이하인 경우에는 대략 45nm 정도로 나타났으며, 1:5 이상의 경우에는 대략 80nm 이상의 크기로 플로잉 되는 것으로 나타났다.As a result of comparing the size difference at this time, the flow size is about 20 nm in the case where the size ratio of the spacer S to the size of the hole 13 for forming the contact hole with the resist pattern 12 is 1: 3 or less. When the size ratio of the spacer S to the size of the hole 13 is 1: 3-1: 5 or less, it is about 45 nm, and when it is 1: 5 or more, it flows to about 80 nm or more. appear.
이와 같이 상대적으로 밀도가 낮은 부분의 레지스트 패턴(12)의 크기가 작아 레지스트 패턴(120을 마스크로 그 하부의 절연막(11)을 식각할 때 지면, 원하는 크기의 컨택홀이 제대로 형성되지 않는 문제점을 유발시킨다.As described above, when the resist pattern 12 of the relatively low density portion is small, when the insulating layer 11 is etched using the resist pattern 120 as a mask, a contact hole having a desired size may not be formed properly. Cause.
본 발명은 전술한 문제점을 해결하기 위한 것으로, 본 발명의 목적은 패턴형성부분의 가장자리, 또는 패턴의 밀도가 낮은 부분에 소정형상으로 된 더미패턴을 형성하여 레지스트 플로잉시 레지스트 패턴의 밀도가 낮은 부분과 밀도가 높은 부분의 크기가 거의 균일하게 형성될 수 있도록 한 반도체 제조용 레지스트 패턴 형성방법을 제공하기 위한 것이다.The present invention is to solve the above problems, an object of the present invention is to form a dummy pattern of a predetermined shape on the edge of the pattern forming portion, or the portion of the low density of the pattern to form a low density of the resist pattern during resist flow It is an object of the present invention to provide a method for forming a resist pattern for manufacturing a semiconductor such that the size of the portion and the portion having a high density can be formed almost uniformly.
도 1a와 1b는 종래의 반도체 제조용 레지스트 패턴을 형성하는 공정을 나타낸 도면이다.1A and 1B are views showing a process of forming a resist pattern for manufacturing a semiconductor in the related art.
도 2는 종래의 레지스트 패턴의 플로잉 공정을 설명하기 위한 도면이다.2 is a view for explaining a conventional step of flowing a resist pattern.
도 3a와 3b는 본 발명에 따른 반도체 제조용 레지스트 패턴을 형성하는 공정을 나타낸 도면이다.3A and 3B illustrate a process of forming a resist pattern for manufacturing a semiconductor according to the present invention.
도 4는 본 발명에 따른 레지스트 패턴의 플로잉 공정을 설명하기 위한 도면이다.4 is a view for explaining the flow of the resist pattern according to the present invention.
도 5a, 5b 그리고 5c는 본 발명에 따른 반도체 제조용 레지스트 패턴을 형성하는 공정에 적용된 더미패턴의 다른 실시예들을 도시한 도면이다.5A, 5B, and 5C are diagrams illustrating other embodiments of a dummy pattern applied to a process of forming a resist pattern for manufacturing a semiconductor according to the present invention.
**도면의 주요부분에 대한 부호의 설명**** Description of the symbols for the main parts of the drawings **
100...기판100 ... substrate
110...메인패턴110 ... Main Pattern
200...더미패턴200 ... dummy pattern
전술한 목적을 달성하기 위한 본 발명에 따른 반도체 소자 제조용 레지스트 패턴 형성방법은 기판 표면에 포토레지스트 막을 형성하는 단계; 상기 기판의 표면에 형성된 포토레지스트 막의 소자 형성부분에 메인패턴을 형성하고 상기 메인패턴의 가장자리에 더미패턴을 형성하되, 상기 더미패턴은 상기 메인패턴보다 작은 크기를 갖도록 부분노광하여 형성하는 단계; 및 상기 메인패턴의 크기를 줄여주고, 상기 더미패턴을 채워주는 플로잉 단계로 된다. 여기서 상기 레지스트 패턴은 컨택홀을 형성하기 위한 홀이다.Resist pattern forming method for manufacturing a semiconductor device according to the present invention for achieving the above object comprises the steps of forming a photoresist film on the surface of the substrate; Forming a main pattern on an element forming portion of the photoresist film formed on the surface of the substrate and forming a dummy pattern on an edge of the main pattern, wherein the dummy pattern is partially exposed to have a smaller size than the main pattern; And a flowing step of reducing the size of the main pattern and filling the dummy pattern. The resist pattern is a hole for forming a contact hole.
그리고 바람직하게 상기 더미패턴은 상기 메인패턴의 밀도가 낮은 부분의 가장자리 부분에 형성된다.Preferably, the dummy pattern is formed at an edge of a low density portion of the main pattern.
또한 바람직하게 상기 더미패턴은 소정 깊이를 가진 라인 형태 형성된다.Also preferably, the dummy pattern is formed in a line shape having a predetermined depth.
또한 바람직하게 상기 더미패턴은 소정 깊이를 가진 홈 형태로 형성된 것을 특징으로 한다.Also preferably, the dummy pattern is formed in a groove shape having a predetermined depth.
이하에서는 본 발명에 따른 하나의 바람직한 실시예를 도면을 참조하여 보다 상세히 설명하기로 한다.Hereinafter, one preferred embodiment according to the present invention will be described in detail with reference to the drawings.
본 발명에 따른 반도체 제조용 레지스트 패턴 형성방법은 도 3a에 도시된 바와 같이 기판(100) 상에 절연막(101)을 형성하고, 그 위에 레지스트막(102)을 도포한다.In the method for forming a resist pattern for manufacturing a semiconductor according to the present invention, as shown in FIG. 3A, an insulating film 101 is formed on a substrate 100, and a resist film 102 is applied thereon.
그리고 통상적인 포토리소그라피 공정을 수행하여 레지스트막(102)을 패터닝하여 레지스트 패턴(110)이 형성되도록 한다. 여기서 본 발명의 실시예에 적용된 레지스트 패턴(110)에서의 메인패턴(111)은 콘택홀을 형성하기 위한 것으로서 홀을 구비하는 것을 그 실시예로 하고 있다.The resist layer 102 is patterned by performing a conventional photolithography process to form the resist pattern 110. The main pattern 111 in the resist pattern 110 applied to the embodiment of the present invention is for forming a contact hole, and the embodiment includes a hole.
이때 메인패턴(110)을 형성할 때 소자 형성부분의 가장자리부분, 즉 패턴밀도가 높은 부분의 가장자리 부분에 소정형상의 더미패턴(dummy pattern)(200)을 동시에 형성한다.At this time, when the main pattern 110 is formed, a dummy pattern 200 having a predetermined shape is simultaneously formed on the edge of the element formation portion, that is, the edge of the portion having the high pattern density.
이 더미패턴(200)은 포토리소그라피 공정의 노광 공정중 부분 노광되도록 하여 더미패턴(200)에는 메인패턴(110)과는 달리 홀이 형성되지 않고, 레지스트 패턴(110)의 깊이 및 크기보다 작은 크기로 된 홈으로 형성하는 것이 바람직하다.The dummy pattern 200 is partially exposed during the exposure process of the photolithography process so that a hole is not formed in the dummy pattern 200 unlike the main pattern 110 and is smaller than the depth and size of the resist pattern 110. It is preferable to form into grooves.
이때의 이 더미패턴(200)의 정확한 크기는 메인패턴(110)의 크기와 패턴 밀도를 고려하여 결정하면 된다.In this case, the exact size of the dummy pattern 200 may be determined in consideration of the size of the main pattern 110 and the pattern density.
그리고 이러한 더미패턴(200)의 형상은 도 5의 a, b 그리고 c에 도시된 바와 같이 다양한 형태로 구현할 수 있다.The shape of the dummy pattern 200 may be implemented in various forms as shown in a, b, and c of FIG. 5.
즉, 도 5a에서와 같이 소자 형성부분의 가장자리 부분을 따라 하나의 라인 형태(210)로 구현할 수 도 있고, 또는 도 5b에서와 같이 홀형상(220)으로도 형성 가능하며, 다르게는 도 5c에 도시된 바와 같이 불규칙적이며 길이가 짧은 다수의 라인(230) 형태로도 구현이 가능하다.That is, as shown in FIG. 5A, a single line form 210 may be formed along the edge of the device forming portion, or may be formed as a hole shape 220 as in FIG. 5B. As shown in the figure, it may be implemented in the form of a plurality of irregular lines and short lines 230.
계속해서 전술한 바와 같은 더미패턴(200)이 형성되면, 식각공정에서 원하는 크기의 컨택홀 식각이 가능하도록 메인패턴(110)의 크기를 줄이고, 더미패턴(200)을 채워주는 레지스트 플로잉 공정이 수행된다.Subsequently, when the dummy pattern 200 as described above is formed, a resist flow process for reducing the size of the main pattern 110 and filling the dummy pattern 200 to enable contact hole etching of a desired size in the etching process is performed. Is performed.
이 레지스트 플로잉 공정은 메인패턴(110)과 더미패턴(200)이 형성된 기판을 가열로로 이송시켜 가열함으로써 도 4에 도시된 바와 같이 레지스트 플로잉(Resist flowing)으로 인해 레지스트가 경화되어 메인패턴(110)의 크기가 줄어들도록 한다.In the resist flow process, the substrate on which the main pattern 110 and the dummy pattern 200 are formed is transferred to a heating furnace and heated, thereby resist is cured due to resist flowing as shown in FIG. The size of the 110 is reduced.
한편, 이와 같이 레지스트 플로잉이 수행될 때 메인패턴(110)의 형성밀도가 낮은 부분에서 큰 플로잉이 발생하고, 패턴의 밀도가 높은 부분에서 상대적으로 작은 크기의 폴로잉이 이루어진다.On the other hand, when the resist flow is performed in this way, large flow occurs in a portion where the formation density of the main pattern 110 is low, and a relatively small size follows the portion where the pattern density is high.
그러므로 본 발명에서는 더미패턴(200)은 메인패턴(110)의 밀도가 낮은 부분의 가장자리 부분에 형성되기 때문에 메인패턴(110)의 다른 부분보다 그 플로잉 크기가 커지게 되고, 따라서 부분노광으로 메인패턴(110)들보다 크기가 작게 형성된 더미패턴(200)들은 레지스트 플로잉으로 거의 채워지게 된다.Therefore, in the present invention, since the dummy pattern 200 is formed at the edge portion of the low density portion of the main pattern 110, its flow size is larger than that of other portions of the main pattern 110, and thus the main part is partially exposed. The dummy patterns 200 formed smaller in size than the patterns 110 are almost filled with resist flowing.
그리고 그 외 메인패턴(10)들은 밀도가 높은 부분과 밀도가 낮은 부분에서의 플로잉 크기가 거의 균일하게 이루어져 원하는 크기로 플로잉 된다.In addition, the main patterns 10 are flowed to a desired size because the flow size of the high density portion and the low density portion is almost uniform.
이후 레지스트 플로잉이 완료되면 기판은 식각공정으로 진행하여 절연막(101)에 대한 회로패턴, 즉 본 발명의 실시예의 경우 콘택홀이 형성되게 되며, 계속해서 다음 공정들이 수행되어 기판에 미세 회로패턴의 형성이 이루어지도록 한다.Subsequently, when the resist flow is completed, the substrate is etched to form a circuit pattern for the insulating film 101, that is, a contact hole is formed in the embodiment of the present invention. Allow formation to take place.
이상과 같은 본 발명에 따른 반도체 제조용 레지스트 패턴 형성방법은 소자형성부분의 패턴 밀도가 낮은 부분에 더미패턴을 형성하여 레지스트 플로잉시에 반도체 소자 형성부분의 밀도가 낮은 부분의 메인패턴과 밀도가 높은 부분의 메인패턴의 크기가 거의 원하는 크기로 균일하게 유지될 수 있도록 하는 효과가 있다.In the method of forming a resist pattern for manufacturing a semiconductor according to the present invention as described above, a dummy pattern is formed in a portion having a low pattern density of an element forming portion, and a high density and a main pattern of a portion having a low density of a semiconductor element forming portion are formed at the time of resist flow. There is an effect that the size of the main pattern of the portion can be maintained uniformly to almost the desired size.
Claims (5)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0038865A KR100399060B1 (en) | 2001-06-30 | 2001-06-30 | Method for forming resist pattern to process semiconductor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0038865A KR100399060B1 (en) | 2001-06-30 | 2001-06-30 | Method for forming resist pattern to process semiconductor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030002124A KR20030002124A (en) | 2003-01-08 |
| KR100399060B1 true KR100399060B1 (en) | 2003-09-26 |
Family
ID=27712758
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2001-0038865A KR100399060B1 (en) | 2001-06-30 | 2001-06-30 | Method for forming resist pattern to process semiconductor |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100399060B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100713910B1 (en) * | 2005-06-30 | 2007-05-07 | 주식회사 하이닉스반도체 | Formative method of line pattern |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR970077203A (en) * | 1996-05-15 | 1997-12-12 | 김광호 | Method for calibrating boundary effect of photoresist thermal flow |
| KR980012454A (en) * | 1996-07-24 | 1998-04-30 | 김광호 | Pattern formation method of semiconductor memory device |
| US5763143A (en) * | 1994-12-28 | 1998-06-09 | Nec Corporation | Process of exactly patterning layer to target configuration by using photo-resist mask formed with dummy pattern |
| US5837403A (en) * | 1996-06-25 | 1998-11-17 | Hyundai Electronics Industries Co., Ltd. | Photomask for removing the notching phenomenon |
| KR20000074389A (en) * | 1999-05-20 | 2000-12-15 | 윤종용 | Method for forming photo resist layer pattern |
| KR20020036384A (en) * | 2000-11-09 | 2002-05-16 | 윤종용 | Planarization method for semiconductor device |
| KR20020052609A (en) * | 2000-12-26 | 2002-07-04 | 윤종용 | Method for forming patterns of a semiconductor device having repeated patterns |
-
2001
- 2001-06-30 KR KR10-2001-0038865A patent/KR100399060B1/en not_active IP Right Cessation
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5763143A (en) * | 1994-12-28 | 1998-06-09 | Nec Corporation | Process of exactly patterning layer to target configuration by using photo-resist mask formed with dummy pattern |
| KR970077203A (en) * | 1996-05-15 | 1997-12-12 | 김광호 | Method for calibrating boundary effect of photoresist thermal flow |
| US5837403A (en) * | 1996-06-25 | 1998-11-17 | Hyundai Electronics Industries Co., Ltd. | Photomask for removing the notching phenomenon |
| KR980012454A (en) * | 1996-07-24 | 1998-04-30 | 김광호 | Pattern formation method of semiconductor memory device |
| KR20000074389A (en) * | 1999-05-20 | 2000-12-15 | 윤종용 | Method for forming photo resist layer pattern |
| KR20020036384A (en) * | 2000-11-09 | 2002-05-16 | 윤종용 | Planarization method for semiconductor device |
| KR20020052609A (en) * | 2000-12-26 | 2002-07-04 | 윤종용 | Method for forming patterns of a semiconductor device having repeated patterns |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20030002124A (en) | 2003-01-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100399060B1 (en) | Method for forming resist pattern to process semiconductor | |
| US20070231752A1 (en) | Method for Shrinking Opening Sizes of a Photoresist Pattern | |
| KR100498716B1 (en) | Method for forming a micro pattern | |
| KR19980015733A (en) | Method of forming resist pattern | |
| KR100390912B1 (en) | Method for forming contact hole of semiconductor device | |
| KR100545185B1 (en) | Method for fabricating fine contact hole | |
| KR100599446B1 (en) | A method for forming fine pattern in semiconductor device | |
| KR100915070B1 (en) | Method for forming semiconductor device | |
| KR100382548B1 (en) | Method for Fabricating of Semiconductor Device | |
| KR100866681B1 (en) | Method for forming pattern of semiconductor device | |
| KR100226726B1 (en) | Method for forming metal interconnection layer of semiconductor device | |
| KR100682214B1 (en) | Method for forming fine patterns | |
| KR19990081061A (en) | Method of forming fine contact hole in semiconductor device | |
| KR19990059158A (en) | Method of forming photoresist pattern using silicide | |
| JPS63258020A (en) | Formation of element isolation pattern | |
| KR100643483B1 (en) | Semiconductor device fabricating method for use in minute pattern formation | |
| KR100515372B1 (en) | Method for forming fine pattern of semiconductor device | |
| KR100247642B1 (en) | Method for forming a contact hole in semiconductor device | |
| KR100412423B1 (en) | Method for forming minute contact hole of semiconductor device | |
| KR20070021506A (en) | Method of manufacturing semiconductor device | |
| KR100510616B1 (en) | Patterning and etching method in a semiconductor manufacturing process | |
| KR100465867B1 (en) | Method for manufacturing contact pattern of semiconductor device | |
| KR100746617B1 (en) | Method for forming small patterns by using damascene process | |
| JP2004085864A (en) | Method for manufacturing semiconductor device and method for manufacturing photomask to be used therefor | |
| KR20070021431A (en) | Method for fabrication of fine pattern in semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100825 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |