KR100395505B1 - 우선순위 제어를 이용한 고위 데이터 링크 제어 통신 장치및 그 방법 - Google Patents

우선순위 제어를 이용한 고위 데이터 링크 제어 통신 장치및 그 방법 Download PDF

Info

Publication number
KR100395505B1
KR100395505B1 KR10-2001-0031882A KR20010031882A KR100395505B1 KR 100395505 B1 KR100395505 B1 KR 100395505B1 KR 20010031882 A KR20010031882 A KR 20010031882A KR 100395505 B1 KR100395505 B1 KR 100395505B1
Authority
KR
South Korea
Prior art keywords
priority
hdlc
processing request
data
slave
Prior art date
Application number
KR10-2001-0031882A
Other languages
English (en)
Other versions
KR20020094268A (ko
Inventor
정헌주
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2001-0031882A priority Critical patent/KR100395505B1/ko
Publication of KR20020094268A publication Critical patent/KR20020094268A/ko
Application granted granted Critical
Publication of KR100395505B1 publication Critical patent/KR100395505B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/30—Definitions, standards or architectural aspects of layered protocol stacks
    • H04L69/32—Architecture of open systems interconnection [OSI] 7-layer type protocol stacks, e.g. the interfaces between the data link level and the physical level
    • H04L69/322—Intralayer communication protocols among peer entities or protocol data unit [PDU] definitions
    • H04L69/324—Intralayer communication protocols among peer entities or protocol data unit [PDU] definitions in the data link layer [OSI layer 2], e.g. HDLC
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/10—Flow control; Congestion control
    • H04L47/24—Traffic characterised by specific attributes, e.g. priority or QoS
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/08—Protocols for interworking; Protocol conversion

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Security & Cryptography (AREA)
  • Communication Control (AREA)

Abstract

본 발명은 우선순위 제어를 이용한 고위 데이터 링크 제어(HDLC) 통신 시스템 및 그 방법에 관한 것이다. 본 발명에 따르면, HDLC 프로토콜을 이용하여 1대 다 통신을 제공하기 위한 장치에 있어서, 슬레이브 보드와 데이터를 송수신하는 마스터 보드, 상기 슬레이브 보드의 데이터 송신에 있어서 우선순위를 결정하는 우선순위 제어 수단; 및 상기 마스터 보드로부터 데이터를 송신받은 경우에 상기 우선순위 제어 수단으로부터 부여받은 우선순위에 의해 데이터를 상기 마스터 보드로 송신하는 상기 슬레이브 보드를 포함하는 것을 특징으로 한다.

Description

우선순위 제어를 이용한 고위 데이터 링크 제어 통신 장치 및 그 방법{Higher Data Link Control(HDLC) Communication Apparatus using Priority Order Control and the Method Thereof}
본 발명은 우선순위 제어를 이용한 고위 데이터 링크 제어(Higher Data Link Control; 이하 'HDLC'라 한다) 통신 장치 및 그 방법에 관한 것으로, 특히 IMT-2000 무선통신 시스템 기지국 내의 기본 인터페이스 서브시스템(Base Interface Subsystem; 이하 'BIS'라 한다)등과 같이 다수의 보드들 간에서 1대 다 통신이 요구되는 환경에 적용되는 우선순위 제어를 이용한 HDLC 통신 장치 및 그 방법에 관한 것이다.
일반적으로, HDLC는 데이터 전송 방식에 관한 프로토콜로서 널리 알려져 있으며, BIS는 제어국과 인터페이스하기 위한 기지국 내의 서브시스템으로 여러 장의 보드들로 이루어져 있다.
도 1은 HDLC 프로토콜을 이용한 종래의 1대 다 통신 방식을 설명하기 위한 개략도이다.
도면에 도시된 바와 같이, BIS 등의 HDLC 프로토콜을 이용하는 통신(이하 'HDLC 통신'이라 한다)에서는 하나의 마스터 보드(110; Master Board)와 다수의 슬레이브 보드(121~124)들 간에서 1대 다 통신이 요구된다.
도 2는 종래의 HDLC 통신 장치에서 각 슬레이브 보드 별 자기 송신 구간을 예시한 타이밍도로서, 프레임 동기 신호(201; Frame Synchronous Signal; 이하 'FS'라 한다)와 HDLC 버스의 동작 클럭(202; 이하 'BusCLK'라 한다)에 대한 각 슬레이브 보드(121~124)의 자기 송신구간(211~214)이 나타나 있다.
마스터 보드(110)는 FS와 HDLC 버스의 동작 클럭인 BusCLK를 각 슬레이브 보드(121~124)에 전달한다. 각 슬레이브 보드(121~124)는 FS와 BusCLK를 수신하고 이 클럭을 이용하여 자기 송신 구간(211~214)을 만들어 낸다.
즉, 종래 방식의 마스터 보드(110)에서 슬레이브 보드(121~124)로의 통신은 일방적인 통신이고, 이 때 모든 슬레이브 보드(121~124)는 마스터 보드(110)가 송신한 모든 데이터를 수신한다. 그리고 반대 방향으로의 통신에서 각각의 슬레이브 보드(121~124)는 자기에게 주어진 구간(211~214)내에서만 그에 맞추어 마스터 보드(110)로 데이터를 송신할 수 있다.
도 3은 일반적인 HDLC 통신 장치에서의 마스터 보드와 다수의 슬레이브 보드들 간의 통신 프로토콜 데이터 포맷도로서 도면에 도시된 바와 같이, HDLC 프레임 형식은 개시 플래그(301; Open Flag), 목적 어드레스(302; Destination Address), 소스 어드레스(303; Source Address), 정보 ID(304; Message ID), 정보 길이(305; Message Length), 정보부(306; Message), 순환 잉여도 검사(307; CyclingRedundancy Check), 종료 플래그(408; Close Flag)를 포함하고 있다.
마스터 보드(110)는 상기 HDLC 데이터 프레임 포맷에 따라 각 슬레이브 보드(121~124)에 전송하고자 하는 데이터를 송신한다. 그리고 이러한 송신 데이터가 모든 슬레이브 보드들(121~124)에 전달되는데, 각각의 슬레이브 보드(121~124)는 상기 프레임 포맷 내의 목적 어드레스(302)를 보고 자기 어드레스를 갖는 데이터가 수신되는지 판단하며, 자기 송신 구간(211~214)에 맞춰 데이터를 마스터 보드(110)로 보내고, 자기 어드레스를 갖는 데이터가 수신되지 않는 때에는 수신된 데이터를 폐기한다.
그러나, 이러한 자기 송신 구간(211~214)은 미리 정해진 순서에 따라 마스터 보드에 의해 일방적으로 이루어지는 것이어서 임의의 슬레이브 보드(121~124)가 긴급하게 데이터를 마스터 보드(110)로 전송하고자 할 경우에도 자기 순서를 기다려야 할 뿐만 아니라, 전송할 데이터가 없는 슬레이브 보드에 대해서는 불필요하게 전송 구간을 할당하여 비효율 적으로 운영되는 문제점이 있었다.
또한 하나의 슬레이브 보드(121~124)가 연속적으로 데이터를 송신하고자 할 경우에도 자기 전송 구간에서만 부분적으로 데이터를 전송하고 다음 자기 순서가 올 때 까지 홀딩(holding)하고 있어야만 하는 문제점이 있었다.
본 발명은 상기한 바와 같은 종래 기술의 제반 문제점을 해결하기 위해 제안된 것으로, 1대 다로 통신이 요구되는 HDLC 통신 방식에서 다수의 슬레이브 보드들간의 우선순위을 제어할 수 있는 기능을 부가하여 효율적으로 데이터 통신이 이루어지도록 하는, 우선순위 제어를 이용한 HDLC 통신 장치를 제공하는데 그 목적이 있다.
또한, 본 발명은 1대 다로 통신이 요구되는 HDLC 통신 방식에서 다수의 슬레이브 보드들 간의 우선순위을 제어할 수 있는 기능을 부가하여 효율적으로 데이터 통신이 이루어지도록 하는, 우선순위 제어를 이용한 HDLC 통신 방법을 제공하는데 또 다른 목적이 있다.
또한, 본 발명은 1대 다로 통신이 요구되는 HDLC 통신 방식에서 다수의 슬레이브 보드들 간의 우선순위을 제어할 수 있는 기능을 부가하여 효율적으로 데이터 통신이 이루어지도록 하는 기능을 실현시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체를 제공하는데 또 다른 목적이 있다.
도 1은 HDLC 프로토콜을 이용한 종래의 1대 다 통신 방식을 설명하기 위한 개략도,
도 2는 종래의 HDLC 통신 장치에서 각 슬레이브 보드 별 자기 송신 구간을 예시한 타이밍도,
도 3은 일반적인 HDLC 통신 장치에서의 마스터 보드와 다수의 슬레이브 보드들 간의 통신 프로토콜 데이터 포맷도,
도 4는 본 발명에 따른 우선순위 제어구조를 채택한 HDLC 통신 장치의 일실시예 블럭 구성도,
도 5는 본 발명에 따른 상기 도 4의 HDLC 통신 장치 중 우선순위 제어부의 일실시예 구성도,
도 6은 본 발명에 따른 HDLC 통신 방법의 일실시예 흐름도,
도 7은 본 발명에 따른 상기 도 6의 HDLC 통신 방법 중 우선순위 결정 방법의 일실시예 흐름도.
*도면의 주요 부분에 대한 설명
410 : 마스터 보드 421~424 : 슬레이브 보드
430 : 우선순위 제어부 431: 우선처리 요구 신호 수신부
432 : 데이터 송신 가능 신호 발생부
433 : CPU 인터페이스부
상기 목적을 달성하기 위한 본 발명은, HDLC 프로토콜을 이용하여 1대 다 통신을 제공하기 위한 HDLC 통신 장치에 있어서, 다수의 슬레이브 보드와 데이터를 송수신하는 마스터 보드, 상기 다수의 슬레이브 보드의 데이터 송신에 있어서 우선순위를 결정하는 우선순위 제어 수단; 및 상기 마스터 보드로부터 데이터를 송신받은 경우에 상기 우선순위 제어 수단으로부터 부여받은 우선순위에 의해 데이터를 상기 마스터 보드로 송신하는 상기 슬레이브 보드를 포함하는 것을 특징으로 한다.
또한, 본 발명은 HDLC 프로토콜을 이용하여 1대 다 통신을 제공하기 위한HDLC 통신 방법에 있어서, 슬레이브 보드로부터 우선처리 요구가 있는가를 확인하는 제 1단계; 상기 제 1단계의 확인 결과, 우선처리 요구가 없는 경우에는 미리 정해놓은 기본처리 순서에 따라 우선순위를 정하는 제 2단계; 상기 제 1단계의 확인 결과, 우선처리 요구가 있는 경우에는 우선순위를 결정하는 제 3단계; 및 결정된 우선순위에 따라 슬레이브 보드별로 송신 구간을 할당하는 제 4단계를 포함하는 것을 특징으로 한다.
또한, 본 발명은 HDLC 프로토콜을 이용하여 1대 다 통신을 제공하며 마이크로프로세서를 구비한 HDLC 통신 장치에, 슬레이브 보드로부터 우선처리 요구가 있는가를 확인하는 제 1기능; 상기 제 1기능의 확인 결과, 우선처리 요구가 없는 경우에는 미리 정해놓은 기본처리 순서에 따라 우선순위를 정하는 제 2기능; 상기 제 1기능의 확인 결과, 우선처리 요구가 있는 경우에는 우선순위를 결정하는 제 3기능; 및 결정된 우선순위에 따라 슬레이브 보드별로 송신 구간을 할당하는 제 4기능을 실현시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체를 포함하는 것을 특징으로 한다.
상술한 목적, 특징들 및 장점은 첨부된 도면과 관련한 다음의 상세한 설명을 통하여 보다 분명해 질 것이다. 이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 일실시예를 상세히 설명한다.
도 4는 본 발명에 따른 우선순위 제어구조를 채택한 HDLC 통신 장치의 일실시예 블럭 구성도이다.
도면에 도시된 바와 같이, 본 발명의 HDLC 통신 장치는 CPU(411)를 포함한마스터 보드(410)와 다수의 슬레이브 보드(421~424) 및 우선순위 제어부(430)를 포함하고 있다.
마스터 보드(410)는 FS와 HDLC 버스의 동작클럭인 BusCLK를 각 슬레이브 보드(421~424)에 전달한다. 각각의 슬레이브 보드(421~424)는 상기 FS와 BusCLK를 수신하고 이 클럭을 이용하여 자기 송신 구간(211~214)을 만들어낸다.
마스터 보드(410) 내의 CPU(411)는 우선순위 제어부(430)를 제어하는 기능을 담당한다.
도 5는 본 발명에 따른 상기 도 4의 HDLC 통신 장치 중 우선순위 제어부의 일실시예 구성도이다.
도면에 도시된 바와 같이, 본 발명의 HDLC 통신 장치의 우선순위 제어부(430)는 우선처리 요구 신호 수신부(431), 데이터 송신 가능 신호 발생부(432) 및 CPU 인터페이스부(433)를 포함하고 있다.
상기 우선처리 요구 신호 수신부(431)는 슬레이브 보드(421~424)로부터 우선처리 요구(request) 신호를 수신하여, CPU(411)에서 정해준 우선순위의 순서대로 우선순위 결정 신호를 생성하여 이를 데이터 송신 가능 신호 발생부(432)로 전달하는 기능을 담당한다.
상기 데이터 송신 가능 신호 발생부(432)는 상기 우선순위 결정 신호를 수신하여 결정된 우선순위에 따라 해당 슬레이브 보드(421~424)가 데이터를 송신할 수 있도록 데이터 송신 가능(enable) 신호를 해당 슬레이브 보드에 송신하는 기능을 담당한다.
상기 CPU 인터페이스부(433)는 상기 마스터 보드(410) 내의 CPU(411)와 상기 우선처리 요구 신호 수신부(431)를 연동해 주는 기능을 담당한다.
도 6은 본 발명에 따른 HDLC 통신 방법의 일실시예 흐름도이다.
도면에 도시된 바와 같이, 본 발명의 우선순위 제어를 이용한 HDLC 통신 방법은, 슬레이브 보드(421~424)로부터 request가 있는가를 확인하여(601), 우선처리 요구가 없는 경우에는 미리 정해놓은 기본처리 순서에 따라 각 슬레이브 보드(421~424)별로 송신구간을 할당한다(602).
슬레이브 보드(421~424)로부터 우선처리 요구가 있는 경우에는 우선순위를 결정하고(603), 결정된 순위에 따른 슬레이브 보드별로 송신구간을 할당한다(604).
도 7은 본 발명에 따른 상기 도 6의 HDLC 통신 방법 중 우선순위 결정 방법의 일실시예 흐름도이다.
도면에 도시된 바와 같이, 본 발명에 따른 HDLC 통신 방법 중 우선순위 결정 방법은 우선처리 요구가 다수인지 여부를 확인하여(701), 단수가 아닌 경우에는 우선처리를 요구한 해당 슬레이브 보드에 최우선순위를 할당하고(702), 우선처리 요구가 다수인 경우에는 다시 다수의 우선처리 요구가 모두 단일 단위 우선처리 요구인지 여부를 확인한다(703).
모두 단일 단위 우선처리 요구가 아니고 크기가 각각인 경우에는 전송 데이터량이 상대적으로 적은 우선순위 처리 요구가 선처리 되도록 우선순위를 결정한다(704).
우선처리 요구가 모두 단일 단위인 경우에는 미리 정해놓은 기본처리 순서별로 다수의 단위 우선처리 요구에 대한 우선순위를 결정한다(705).
상술한 바와 같은 본 발명의 방법은 프로그램으로 구현되는 컴퓨터로 읽을 수 있는 기록매체(씨디롬, 램, 롬, 플로피 디스크, 하드 디스크, 광자기 디스크 등)에 저장될 수 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
상기한 바와 같은 본 발명은, 1대 대 HDLC 통신을 할 때 슬레이브 보드들 간의 우선순위를 결정해 줌으로써 원하는 데이터를 가급적 원하는 시간에 우선처리할 수 있도록 하는 효과가 있으며, 한 슬레이브 보드에서 많은 양의 데이터를 연속해서 송신할 수 있도록 하는 효과가 있다.
또한, 본 발명은 원하는 데이터를 우선처리 할 수 있도록 함으로써, 자원 활용을 극대화할 수 있는 효과가 있다.

Claims (6)

  1. HDLC 프로토콜을 이용하여 1대 다 통신을 제공하기 위한 HDLC 통신장치에 있어서,
    다수의 슬레이브 보드와 데이터를 송수신하는 마스터 보드,
    상기 다수의 슬레이브 보드의 데이터 송신에 있어서 우선순위를 결정하는 우선순위 제어 수단; 및
    상기 마스터 보드로부터 데이터를 송신받은 경우에 상기 우선순위 제어 수단으로부터 부여받은 우선순위에 의해 데이터를 상기 마스터 보드로 송신하는 상기 슬레이브 보드
    를 포함하는 우선순위 제어를 이용한 HDLC 통신 장치.
  2. 제 1항에 있어서,
    상기 마스터 보드는,
    상기 우선순위 제어 수단을 통제하는 CPU를 포함하는 것을 특징으로 하는 우선순위 제어를 이용한 HDLC 통신 장치.
  3. 제 2항에 있어서,
    상기 우선순위 제어 수단은,
    상기 슬레이브 보드로부터 우선처리 요구 신호를 수신하여 상기 마스터 보드 내의 상기 CPU로부터 부여받은 순위에 의해 우선순위 결정 신호를 데이터 송신 가능 신호 발생 수단으로 송신하는 우선처리 요구 신호 수신 수단;
    상기 우선처리 요구 신호 수신 수단으로부터 송신받은 우선순위 결정 신호에 따라 해당 슬레이브 보드에 데이터 송신 가능 신호를 송신하는 데이터 송신 가능 신호 발생 수단; 및
    상기 CPU를 구비한 마스터 보드와 상기 우선처리 요구 신호 수신 수단이 연동되도록 지원하는 CPU 인터페이스 수단
    을 포함하는 것을 특징으로 하는 우선순위 제어를 이용한 HDLC 통신 장치.
  4. HDLC 프로토콜을 이용하여 1대 다 통신을 제공하기 위한 HDLC 통신 방법에 있어서,
    슬레이브 보드로부터 우선처리 요구가 있는가를 확인하는 제 1단계;
    상기 제 1단계의 확인 결과, 우선처리 요구가 없는 경우에는 미리 정해놓은 기본처리 순서에 따라 우선순위를 정하는 제 2단계;
    상기 제 1단계의 확인 결과, 우선처리 요구가 있는 경우에는 우선순위를 결정하는 제 3단계; 및
    결정된 우선순위에 따라 슬레이브 보드별로 송신 구간을 할당하는 제 4단계
    를 포함하는 우선순위 제어를 이용한 HDLC 통신 방법.
  5. 제 4항에 있어서,
    상기 제 3단계는,
    우선처리 요구가 다수인가를 확인하는 제 5단계;
    상기 제 5단계의 확인 결과, 다수가 아닌 경우에는 우선 처리를 요구한 해당 슬레이브 보드에 최우선 순위를 할당하는 제 6단계;
    상기 제 5단계의 확인 결과, 다수인 경우에는 상기 우선처리 요구가 모두 단일 단위의 데이터 송신에 대한 요구인가를 확인하는 제 7단계;
    상기 제 7단계의 확인 결과, 모두 단일 단위가 아닌 경우(다단위 데이터 전송요구가 포함되어 있는 경우임)에는 전송 데이터량이 상대적으로 적은 우선처리 요구가 선처리 되도록 우선순위를 결정하는 제 8단계; 및
    상기 제 7단계의 확인 결과, 모두 단일 단위인 경우에는 미리 정해놓은 기본처리 순서별로 다수의 단일 단위 우선처리 요구에 대한 우선순위를 결정하는 제 9단계
    를 포함하는 것을 특징으로 하는 우선순위 제어를 이용한 HDLC 통신 방법.
  6. HDLC 프로토콜을 이용하여 1대 다 통신을 제공하며 마이크로프로세서를 구비한 HDLC 통신 장치에,
    슬레이브 보드로부터 우선처리 요구가 있는가를 확인하는 제 1기능;
    상기 제 1기능의 확인 결과, 우선처리 요구가 없는 경우에는 미리 정해놓은 기본처리 순서에 따라 우선순위를 정하는 제 2기능;
    상기 제 1기능의 확인 결과, 우선처리 요구가 있는 경우에는 우선순위를 결정하는 제 3기능; 및
    결정된 우선순위에 따라 슬레이브 보드별로 송신 구간을 할당하는 제 4기능
    을 실현시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체.
KR10-2001-0031882A 2001-06-08 2001-06-08 우선순위 제어를 이용한 고위 데이터 링크 제어 통신 장치및 그 방법 KR100395505B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0031882A KR100395505B1 (ko) 2001-06-08 2001-06-08 우선순위 제어를 이용한 고위 데이터 링크 제어 통신 장치및 그 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0031882A KR100395505B1 (ko) 2001-06-08 2001-06-08 우선순위 제어를 이용한 고위 데이터 링크 제어 통신 장치및 그 방법

Publications (2)

Publication Number Publication Date
KR20020094268A KR20020094268A (ko) 2002-12-18
KR100395505B1 true KR100395505B1 (ko) 2003-08-25

Family

ID=27708168

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0031882A KR100395505B1 (ko) 2001-06-08 2001-06-08 우선순위 제어를 이용한 고위 데이터 링크 제어 통신 장치및 그 방법

Country Status (1)

Country Link
KR (1) KR100395505B1 (ko)

Also Published As

Publication number Publication date
KR20020094268A (ko) 2002-12-18

Similar Documents

Publication Publication Date Title
US8850058B2 (en) Ethernet-based data transmission method, ethernet nodes and control system
KR100703787B1 (ko) 무선 유에스비 통신에서의 흐름 제어 방법 및 이를사용하는 무선 유에스비 디바이스 및 무선 유에스비 호스트
CN104272664A (zh) 用于车辆的网关、节点和方法
US8310968B2 (en) Access point, wireless communication station, wireless communication system and wireless communication method
MXPA94008462A (es) Canales de control digital que tienen canales logicos para radiocomunicacion de acceso multiple.
RU2006128592A (ru) Система и способ для протокола распределенного резервирования и управления ультраширокополосным доступом к среде передачи
JP3836075B2 (ja) 通信システムにおけるデータ処理量の増加方法
JP2009003677A (ja) Ｕｓｂホスト、ｕｓｂスレーブ、無線通信方式、及びデータ転送方法
CN114826812B (zh) 一种rs485通信多主站的实现方法及系统
JP3904688B2 (ja) デジタルソース及びコントロールデータ伝送方法とその利用
KR100395505B1 (ko) 우선순위 제어를 이용한 고위 데이터 링크 제어 통신 장치및 그 방법
CN109450817B (zh) 时间触发以太网多业务消息发送的混合调度方法
CN103227708A (zh) 一种e1链路中的时钟同步报文的传输方法及装置
WO2022127448A1 (zh) 消息传输的方法、终端及存储介质
US6967942B2 (en) Communication infrastructure and method to speed uplink data setup
WO2002019632A1 (fr) Appareil et procede d'adaptation d'un terminal de communication
JPWO2007148416A1 (ja) Ｉ／ｏ装置、ｉ／ｏ装置によるネットワークシステム、及びｉ／ｏ装置によるネットワークシステムの通信方法
WO2002019633A1 (fr) Installation abritant un terminal de communication et methode de programmation
JP2001077745A (ja) データ通信方法
JPH10303962A (ja) ノード認識方法
JP2002152233A (ja) 通信端末収容装置及びスケジューリング方法
KR100304942B1 (ko) 통신 장치의 보드간 데이터 송수신 장치 및 그를 이용한 데이터 송수신 방법
JP3043742B1 (ja) 上り送出情報の帯域生成装置
JP2000307499A (ja) 衛星通信システム
JP2007193560A (ja) 制御システム向け分散データベースシステム

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060804

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee