KR100395189B1 - 한개또는두개의서미스터를포함하는디가우징유닛 - Google Patents

한개또는두개의서미스터를포함하는디가우징유닛 Download PDF

Info

Publication number
KR100395189B1
KR100395189B1 KR1019970700096A KR19970700096A KR100395189B1 KR 100395189 B1 KR100395189 B1 KR 100395189B1 KR 1019970700096 A KR1019970700096 A KR 1019970700096A KR 19970700096 A KR19970700096 A KR 19970700096A KR 100395189 B1 KR100395189 B1 KR 100395189B1
Authority
KR
South Korea
Prior art keywords
thermistor
degaussing
weight percent
electrode layer
electrode layers
Prior art date
Application number
KR1019970700096A
Other languages
English (en)
Other versions
KR970705151A (ko
Inventor
린힐데 파우리네 마리에 베르거
Original Assignee
비씨 컴포넌츠 홀딩스 비. 브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 비씨 컴포넌츠 홀딩스 비. 브이. filed Critical 비씨 컴포넌츠 홀딩스 비. 브이.
Publication of KR970705151A publication Critical patent/KR970705151A/ko
Application granted granted Critical
Publication of KR100395189B1 publication Critical patent/KR100395189B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/02—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having positive temperature coefficient
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C1/00—Details
    • H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • H01C1/1406—Terminals or electrodes formed on resistive elements having positive temperature coefficient
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C1/00—Details
    • H01C1/01—Mounting; Supporting
    • H01C1/014—Mounting; Supporting the resistor being suspended between and being supported by two supporting sections

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Thermistors And Varistors (AREA)
  • Video Image Reproduction Devices For Color Tv Systems (AREA)
  • Cookers (AREA)
  • Investigating Or Analyzing Materials By The Use Of Magnetic Means (AREA)

Abstract

본 발명은 모노 PTC 및 듀오 PTC의 형태인 디가우징 유닛을 제공하며, 이 디가우징 유닛은 세라믹 더미스터의 에지에서 손상을 일으키지 않고 높은 돌입전류에 노출될 수 있다. 이 효과는 더미스터의 전극층이 메인 표면을 완전하게 덮고 있음과 아울러, 최소 4중량 퍼센트, 최대 12중량 퍼센트의 아연을 함유하고 있는 은합금을 포함하고 있는 재료로 구성되면 얻어지며, 이때 상기 재료는 스크린 인쇄에 의해 상기 더미스터에 직접 제공된다. 합금이 대략 6 중량 퍼센트의 아연을 함유하고 있으면 최적으로 결과가 얻어진다. 이 종류의 전극층을 듀오 PTC의 "직렬" 더미스터 및 "병렬" 더미스터상에 제공하면 결과적으로 얻어진 디가우징 유닛이 국제 규격 IEC P015 DR에 따르게 되는 추가적인 이점이 있다.

Description

한 개 또는 두 개의 서미스터를 포함하는 디가우징 유닛
디가우징 유닛들은 특히 컬러 텔레비젼 수신기들 및 컬러 모니터들과 같은음극선관들에 사용된다. 그들은 상기 음극선관들이 스위치 온(switch on)되는 순간에 그 음극선관의 새도우 마스크(shadow mask)를 자기소멸(demagnetizing)시킨다. 이 과정에서, 교류 전류는 서미스터에 직렬 접속되어 있는 디가우징 코일을 통해 보내진다. 서미스터가 정(+)의 저항 계수를 가지고 교류 전류에 의해 가열됨에 따라, 그 교류 전류의 세기는 급속히 감소한다. 새도우 마스크의 그러한 디가우징 처리에 의해 텔레비젼 또는 모니터 화상에서 컬러 편차들의 감소를 유도한다. 필요하다면, 그 디가우징 유닛은 정의 온도 저항 계수와 비교적 높은 저항을 갖는 제 2 서미스터를 포함한다. 상기 서미스터는 제 1 서미스터와 코일에 병렬로 배치되고, 상기 제 1 서미스터에 대해 가열소자로서 역할을 한다.
모노-PTC와 듀오-PTC 형태들의 자기소멸 유닛들(demagnetizing units)은 그 자체로 알려져 있다. 예를 들어, 미국 특허 명세서 제4,357,590 호에는 병렬로 배치되어 있는 고저항 서미스터와 직렬로 배치되어 있는 저저항 서미스터를 포함하는 듀오-PTC가 공개되어 있다. 세라믹 서미스터들의 메인 표면들에는 기상 침착에 의해 적용된 전극층들이 제공되어 있다. 상기 전극층들은 니켈-크롬 합금으로 된 제 1 층, 은으로 된 제 2 층 및 은합금으로 된 제 3 층으로 구성되어 있다. 기상 침착에 의해 전극층들을 적용하는 데는 마스크들이 사용되어야 하므로, 상기 서미스터들의 메인 표면의 맨 끝 에지는 덮여 있지 않다. 두 서미스터들은 하우징(도시되지 않음)내에 수용되고, 그들은 두 강철 접촉 스프링들 사이에서 클램핑된다.
공지되어 있는 디가우징 유닛은 여러 단점들을 가지고 있다. 예를 들어, 본 명세서에 규정되어 있는 높은 유입전류(inrush current)를 버틸 수 없음이 발견되었다. 특히, 9A의 전류 세기가 공지되어 있는 디가우징 유닛에 기계적인 손상을 야기할 수 있다. 그러한 고전류의 세기들의 사용은 세라믹 재료로 된 부분들이 그 서미스터들의 에지로부터 깎여나갈 수 있고, 상기 에지에서 스파크가 생길 수도 있음을 야기한다는 것을 시각적 조사(visual inspection)가 밝혀냈다. 이 때문에, 상기 공지된 디가우징 유닛은 본 명세서를 따르고 있지 않다. 또한 기상 침착된 전극층이 동일한 방법으로 적용되어 있는 모노-PTC들에서도 동일한 문제가 발생함이 발견되었다.
본 발명은 저항의 정(+)의 온도 저항 계수를 가진 디스크형 서미스터(thermistor)를 수용하는 하우징을 포함하는 디가우징(degaussing) 유닛으로서, 상기 서미스터에는 두 메인 표면들 상에 전극층이 제공되며 상기 서미스터는 상기 전극층들을 통해 두 접촉 스프링들 사이에 클램핑된, 상기 다가우징 유닛에 관한 것이다. 이러한 형태의 디가우징 유닛은 흔히 "모노(mono)-PTC" 라고 언급된다.
본 발명은 또한 정의 온도 저항 계수를 가지며 서로 열 접촉된 두 디스크형 서미스터들을 수용하는 하우징을 포함하는 디가우징 유닛으로서, 제 1 서미스터는 비교적 낮은 저항을 가지고, 제 2 서미스터는 비교적 높은 저항을 가지며, 상기 두 서미스터들의 메인 표면들 상에 전극층이 제공되며 상기 서미스터를 상기 전극층들을 통해 두 접촉 스프링들 사이에 클램핑된, 상기 디가우징 유닛에 관한 것이다. 이러한 형태의 디가우징 유닛은 흔히 "듀오(duo)-PTC"라고 한다.
본 발명은 또한 디가우징 코일 및 모노-PTC 디가우징 유닛 또는 듀오-PTC 디가우징 유닛을 포함하는 음극선관(cathode ray tube)에 관한 것이다.
도 1A 및 도 1B는 본 발명에 따른 모노-PTC 및 듀오-PTC를 나타낸 도면.
도 2는 본 발명에 따른 일련의 듀오-PTC들과 본 발명에 따르지 않은 일련의 듀오-PTC들에 대해 펄스 전압의 함수로 흠결(reject)의 수를 나타낸 그래프.
도 3A 및 도 3B는 디가우징 코일과 디가우징 유닛을 포함하는 두 음극선관들을 개략적으로 나타낸 도면.
본 발명의 목적은 상기 언급된 기술적인 문제를 해결하기 위한 것이다. 특히 본 발명은 예를 들어, 9A 또는 그 이상의 높은 유입전류들을 버틸 수 있는 디가우징 유닛을 제공하는 것을 겨냥한다. 또한, 상기 디가우징 유닛을 저비용으로 제조하는 것이 가능해야 한다.
본 발명의 이들 및 다른 목적들은 정(+)의 온도 저항 계수를 가진 디스크형 서미스터(thermistor)를 수용하는 하우징을 포함하는 디가우징(degaussing) 유닛으로서, 상기 서미스터에는 두 메인 표면들 상에 전극층이 제공되며 상기 서미스터는 상기 전극층들을 통해 두 접촉 스프링들 사이에 클램핑된, 상기 디가우징 유닛에 의해 달성되고, 본 발명에 따른 상기 디가우징 유닛은 상기 전극층들이 상기 메인 표면들을 완전히 덮으며, 최소 3 중량 퍼센트, 최대 12 중량 퍼센트의 아연을 함유한 은합금을 포함하고 있는 재료로 구성되고, 상기 재료는 스크린 인쇄에 의해 상기 서미스터에 직접적으로 적용(apply)되는 것을 특징으로 하고 있다.
또한, 본 발명의 이들 목적 및 기타 다른 목적은 정의 온도 저항 계수를 가지며 열 접촉된 두 디스크형 서미스터들을 수용하는 하우징을 포함하는 디가우징 유닛에 의해 달성되며, 제 1 서미스터는 비교적 낮은 저항을 가지고, 제 2 서미스터는 비교적 높은 저항을 가지며, 상기 두 서미스터들에는 메인 표면들 상에 전극층이 제공되며 상기 서미스터는 상기 전극층들을 통해 두 접촉 스프링들 사이에 클램핑된, 상기 디가우징 유닛에 있어서, 상기 제 1 서미스터의 전극층들은, 이 서미스터의 메인 표면들을 완전히 덮으며, 최소 3중량 퍼센트, 최대 12중량 퍼센트의 아연을 함유한 은합금을 포함하는 재료로 구성되어 있고, 상기 재료는 스크린 인쇄에 의해 상기 제 1 서미스터에 직접적으로 적용되는 것을 특징으로 하고 있다.
본 발명은 그 전극층들이 "직렬"-서미스터의 메인 표면들 전체에 연장하는 것이 필수적이라는 사고에 기초하고 있다. 그렇지 않으면, 높은 유입 전류들이 지나갈 때, 온도 변화율이 상기 서미스터의 덮인 부분과 덮이지 않은 부분 사이의 경계에서 형성될 것이다. 이 변화율은 직렬-배치된 서미스터의 덮이지 않은 에지의 부분들이 깎여나가게 되고, 상기 에지 상에서 스파크가 형성되어, 세라믹 재료의 파손을 유도한다. 서미스터의 메인 표면들이 전극층에 의해 완전히 덮이면, 이 문제는 발생하지 않는다. 본 발명에 따른 방법은 모노-PTC 및 듀오-PTC에 대한 이러한 문제를 해결한다. 그 디스크형 서미스터는 원형, 난형(ovale), 정사각형 또는 다각형의 둘레를 가지고 있을 수 있음을 주목해야 한다.
본 출원인은 또한 서미스터의 메인 표면들을 완전히 덮고 있는 전극층들을 기상 침착 또는 스퍼터링(sputtering)에 의해 제조하는 것이 바람직하지 않음을 발견하였다. 공지되어 있는 응용 기술들은 마스크들을 사용하며, 이 마스크의 표면 영역은 덮여질 세라믹 몸체들의 메인 표면들의 영역보다 작아야 한다. 또한, 디스크형 세라믹 몸체들의 측면들이 기상-침착된 재료로 덮이지 않도록 하는 것이 필요하다. 그 전극층들이 세라믹 재료 상에 직접적으로 스크린 인쇄되면, 아무 문제도 없이 표면 전체가 덮일 수 있다. 그 세라믹 재료의 측면들이 덮일 우려는 없다. 스크린 인쇄는 단일의 전극층들이 적용된다는 추가적인 이점을 갖는다. 그들은 단일의 단계로 적용된다. 공지된 전극층들은 여러 기상-침착 단계로 제공되며, 이는 공지된 디가우징 유닛들의 제조에 별도의 비용이 들게 한다.
또한, 본 출원인은 모든 전도성 스크린 인쇄 페이스트(paste)들이 반드시 적합한 것은 아님을 발견하였다. 바인더(binder)와 글래스(glass) 외에 특정량의 아연을 함유하고 있는 스크린 인쇄 페이스트들만이 적합한 것으로 판명되었다. 상기 스크린 인쇄 페이스트들은 3가지의 필요한 기준: (1) 스크린 인쇄 페이스트들에 의해 제조된 전극층들이 세라믹 재료 상에 저항성 접촉을 형성하고, (2) 그 전극층과 세라믹 재료 사이에 어떠한 인터페이스 저항층도 없으며, (3) 이러한 전극층들의 시트 저항(sheet resistance)이 매우 낮음을 충족한다. 이들 기준을 충족하는 은/아연-기초의 스크린-인쇄 페이스트들은 납땜 분리가 불가능한(unsolderable) 것으로 밝혀졌다.
그 은합금이 3중량 퍼센트보다 적은 아연을 함유하고 있으면, 전극층과 세라믹 재료간의 접촉 저항은 비교적 높아지게 된다. 어떠한 저항성 접촉도 형성되지 않는다. 이는 중요한 단점으로 고려된다. 그 은 페이스트가 12 중량 퍼센트보다 많은 아연을 함유한다면, 그 접촉층의 시트 저항은 비교적 높아지게 된다. 이것도 역시 중요한 단점으로 고려된다. 그 은합금이 대략 6 중량 퍼센트의 아연을 함유하고 있으면 가장 양호한 결과들이 얻어진다. 이들 조건들하에서, 낮은 접촉 저항과 낮은 시트 저항의 최적의 조합이 달성된다.
두 서미스터를 구비하고 있는 본 발명의 디가우징 유닛의 바람직한 실시예는 상기 제 2 서미스터의 전극층들이, 이 서미스터의 메인 표면들을 완전히 덮으며, 최소 3중량 퍼센트, 최대 12중량 퍼센트의 아연을 함유한 은합금을 포함하는 재료로 구성되어 있고, 상기 재료는 스크린 인쇄에 의해 상기 제 2 서미스터에 직접적으로 적용되는 것을 특징으로 하고 있다. 여러 실험들로부터, 그러한 디가우징 유닛은 전자기 호환성에 관한 국제 규격 IEC 801-5 DR AFT를 충족하고 있음이 밝혀졌다. 전자 장치에 의해 만족될 요구 조건들이 이 규격에 포함되어 있다. 특히 상기 요구 조건들은 낙뢰(thunderbolt)에 의해 야기될 수 있는 2kV의 직류 전류 피크치에 대처하는 것과 관련되어 있다. 그러한 2kV의 전압 펄스는 디가우징 유닛의 메인 전압 상에 중첩된다.
또한, 본 발명은 디가우징 코일과 디가우징 유닛을 포함하는 음극선관에 관한 것이다. 본 발명에 따라서, 앞서 기재된 디가우징 유닛은 상기 음극선관에 사용된다.
본 발명의 이들 및 다른 양상들이 이후 기재되는 실시예들로부터 명백해지고 이 실시예들을 참조함으로써 명료해진다.
도면에 도시되어 있는 부분들은 치수화되지 않고 도시되어 있음에 주목하자.
도 1A 및 도 1B에는 본 발명에 따른 모노-PTC(도 1A)와 듀오-PTC(도 1B)가 도시되어 있다. 이들 PTC는 정(+)의 온도 저항 계수를 가지고 있는 디스크형 "직렬"-서미스터(1)를 포함한다. 그 듀오-PTC는 또한 정의 온도 저항 계수를 갖는 제 2 디스크형 "병렬"-서미스터(2)를 포함한다. 상기 원형의 서미스터들은 대략 3mm 두께이며, 대략 12mm의 지름이다. 이들 두 서미스터들은 바륨-티탄산염 형의 세라믹 재료로 이루어져 있으며, 이는 특히 Pb 및/또는 Sr로 도핑되어 있다. 이 경우에, 그 서미스터(1)의 구성(composition)은 식 Ba0.85Sr0.115Pb0.035Ti1.01O3에 대응하며, 그 서미스터(2)의 구성은 식 Ba0.73Sr0.04Pb0.23Ti1.01O3에 대응한다. 서미스터(1)는 대략 20 오옴(25℃)의 저항값을 가지고, 서미스터(2)는 대략 3000 오옴(25℃)의 저항값을 가진다.
서미스터(1)의 두 메인 표면들에는 단일의 전극층들(3,4)이 제공되고, 이들은 상기 메인 표면들을 완전히 덮고 있다. 또한, 서미스터(2)의 두 메인 표면상에는 전극층들(5, 6)이 제공되고, 이들은 바람직하게는 상기 메인 표면들을 완전히 덮고 있다. 그 전극층들의 두께는 대략 10 마이크로미터이다. 그 전극층은 최소 3 중량 퍼센트(wt.%), 최고 12 중량 퍼센트의 아연을 함유하는 은합금을 포함하는 재료로 구성된다. 이 합금은 바람직하게는 대략 6 중량 퍼센트의 아연을 포함한다. 이하에 보다 상세히 설명되는 바와 같이, 이들 전극층들은 단일의 동작으로 스크린 인쇄에 의해 제공된다.
"병렬"-PTC에 다른 형태의 전극층들(5, 6), 예를 들어, 스퍼터링된 또는 기상-침착된 전극층들이 제공되어 있는 듀오-PTC들은 또한 본 발명의 의도된 이점을 가지고 있음에 주목하자. 이런 형태의 듀오-PTC들에서, 높은 전류 세기들이 사용될 때 "직렬"-서미스터의 세라믹 재료는 손상되지 않는다. 하지만, 바람직하게는 "병렬"-PTC의 전극층들은 앞서-언급된 스크린-인쇄 재료로 제조된다. 이 형태의 PTC들은 앞서 언급된 규격에 따른다는 추가적인 이점을 갖는다.
그 서미스터들은 바람직하게는 폴리에틸렌 테레프탈레이트(terephtalate)로 된 전기 절연 합성수지 하우징(9)내에서 NiCr 판 강철의 접촉 스프링들(7, 8)사이에 클램핑된다. 상기 접촉 스프링들(7, 8)에 부가하여, 상기 듀오-PTC는 제 3 전기접속(10)을 포함한다. 음극선관에서 사용하는 동안에 그 디가우징 코일을 포함하는 듀오-PTC의 회로도는 앞서 언급된 종래 기술에서 보다 상세하게 기재되어 있다. 그 모노-PTC는 상기 코일과 직렬로 배열되어 있다.
전극층들은 다음의 방식으로 서미스터들 상에 제공되었다. 지름이 12mm이고 두께가 3mm인, 소결된(sintered) 펠릿 형상(pellet-shaped)의 서미스터들이 시작재료들로 사용되었다. 이 서미스터들의 메인 표면들에는 저항성의, 아연-함유의 은 페이스트(데메트론(Demetron))가 스크린 인쇄에 의해 제공되었다. 상기 페이스트는 메인 표면을 완전히 덮었다. 그 페이스트는 은, 소량의 아연, 글래스 프릿(glass frit) 및 바인더(binder)를 주로 포함한다. 다음으로 그 바인더는 10분 동안 대략 600℃로 가열된다. 이 처리에 의해 최종적인 전극층이 형성되었다. 이 전극층은 세라믹 재료와 저항성 접촉을 형성하고, 비교적 낮은 시트 저항을 나타내고 있다. 형성된 전극층은 댐프 열(damp heat)에서의 저장(IEC 68-2-56), 드라이 열(dry heat)에서의 저장(IEC 68-2-2), 습도의 사이클링(IEC 68-2-30) 및 최대 정격 전압에서의 손실(CECC 44000)에 관한 내구 시험(life-test)들에서 매우 안정한 것으로 나타났다.
본 발명에 대해 보다 많은 것을 인식할 수 있게 해 주는 실험들의 범위 내에서, 다음 형태들의 디가우징 유닛들이 제조되었다.
* 앞서 언급된 기술 상태에 따라 서미스터 상에 기상-침착된 전극층들을 갖는 모노-PTC들(형태 1).
* 본 발명에 따라 서미스터 상에 스크린 인쇄된 전극층들을 갖는 모노-PTC들(형태 2).
* 앞서 언급된 기술 상태에 따라 기상-침착된 전극층들이 두 서미스터들에 제공되는 듀오-PTC들(형태 3).
* 본 발명에 따른 스크린 인쇄된 전극층이 "직렬"-서미스터에 제공되고 공지된 기상-침착된 전극층이 "병렬"-서미스터에 제공되는 듀오-PTC들(형태 4).
* 본 발명에 따른 스크린 인쇄된 전극층들이 두 서미스터들에 제공되는 듀오-PTC들(형태 5).
일련의 제 1 실험들에서, 형태 2의 다수의 디가우징 유닛이 제조되었으며, 이 디가우징 유닛에는 서미스터의 메인 표면들을 완전히 덮고 있는 스크린-인쇄된 전극층들이 제공되어 있다. 은합금의 아연 함유량은 변동되었다. 상기 아연 함유량들은 0 중량 퍼센트(형태 2a), 3 중량 퍼센트(형태 2b), 6 중량 퍼센트(형태 2c), 12 중량 퍼센트(형태 2d) 및 15 중량 퍼센트(형태 2e)였다.
이들 모노-PTC들에 대한 측정들에서는, 형태 2b, 형태 2c, 형태 2d의 합금들에서 양호한 결과를 산출했고, 형태 2c의 결과들이 가장 양호한 것으로 밝혀졌다. 2c에 비해, 형태 2b는 접촉 저항이 비교적 높다는 단점을 가진다. 형태 2a, 형태 2e는 표준 이하인(sub-standard) 것으로 밝혀겼다. 형태 2a의 접촉 저항은 만족스럽지 않으며, 형태 2e의 시트 저항은 수용할 수 없을 정도로 높았다.
형태 1의 디가우징 유닛과 형태 2의 디가우징 유닛간의 비교 실험들이 행해졌다. 이들 형태의 두 일련의 100개의 견본이 1분 동안의 10A의 유입 전류와 9분동안의 냉각 기간을 가지고 있는 100개의 다음 사이클들을 사용하는 테스트의 대상이 되었다. 후에 행해진 다음의 시각적 조사는 형태 1의 많은 유닛들이 이 실험에 의해 손상되었음을 드러냈다. 손상된 견본의 경우에 있어서, 세라믹 재료의 조각들이 그 서미스터의 에지들로부터 깎여 나갔거나 또는 스파크 형성이 그 에지들에서 발생했다. 이런 형태의 손상은 형태 2의 디가우징 유닛들의 어떠한 견본에서도 발견되지 않았다.
한편으로, 형태 3의 디가우징 유닛들과 다른 한편으로, 형태 4 및 형태 5의 디가우징 유닛들 간의 또 다른 비교 실험들에서도 동일한 현상이 관측되었다. 이들이 10A의 비교적 높은 유입 전류에 노출되는 실험들 후에, 상당수의 형태 3의 "직렬"-서미스터들이 손상된 것으로 밝혀졌다. 이 실험 후에, 형태 4 및 형태 5의 모든 "직렬"-서미스터들이 손상되었다.
형태 4와 형태 5 간의 또 다른 실험에서, 형태 5의 디가우징 유닛들은 형태 4의 디가우징 유닛 이상으로 흥미로운 이점을 가짐을 보여주었다. 이들 형태중에서, 일련의 100개의 견본이 소위 "해펄리(Haefely)" 테스트의 대상이 되었다. 상기 테스트에서, 견본은 공칭 조건들 하에서, 공칭 전압(220 내지 230V: 50Hz)에 노출되었으며, 대안으로, 2kV 또는 그 이상의 10개의 네가티브 펄스들 및 10개의 포지티브 펄스(1.2/50 마이크로초)가 분당 6개 펄스들의 주파수에 중첩되어 있다.
이 테스트의 결과들은 도 2에 도시된다. 상기 도면은 상기 펄스전압의 함수로서 형태 4 및 형태 5의 만족스런 견본이 퍼센트로 도시되어 있다. 이 도면은 형태 5의 디가우징 유닛들의 모든 견본이 2.7kV까지 문제없이 이 테스트를 통과함을 보여준다. 하지만, 형태 4의 디가우징 유닛들의 경우에는, 상기 디가우징 유닛들이 2.0kV의 펄스 전압에 노출되어 있으면, 흠결들(10%)이 이미 발생한다.
더구나, 몇몇 테스트들에서는 어떠한 은의 이동(migration)도 본 발명에 따른 서미스터들에서는 발생되지 않음이 증명되었다,
도 3A 및 도 3B에는 디가우징 코일(12)을 포함하는 음극선관(11)이 개략적으로 도시되어 있다. 상기 코일(12)은 디가우징 유닛(13), 스위치(14) 및 AC전압원(15)에 전기적으로 접속되어 있다. 상기 디가우징 유닛은 단일의 서미스터(16)(도 3B)를 갖는 모노-PTC 또는 제 1 서미스터(17)("직렬"-서미스터) 및 제 2 서미스터(18)("병렬"-서미스터; 도 3A)를 갖는 듀오-PTC를 포함한다. 스위치(14)에 의해 음극선관이 스위치 온(switch on)한 후, 높은 교류전류가 코일(12)을 통해 보내진다. "직렬"-서미스터의 워밍-업(warming-up)은 전류세기가 실질적으로 시간에 따라 감소하도록 한다. 교류 전류에 의해 생성된 자계는 특히 새도우 마스크와 같은 음극선관의 금속부를 자기소멸한다.
본 발명은 모노-PTC 또는 듀오-PTC의 형태인 디가우징 유닛을 제공하며, 이 유닛은 세라믹 서미스터의 에지에서 분열을 일으키지 않고 높은 유입 전류에 노출될 수 있다. 이 효과는 그 서미스터(들)의 전극층들이 메인 표면들을 완전히 덮고, 최소 4중량 퍼센트, 최대 12중량 퍼센트의 아연을 함유하는 은합금을 포함하는 재료로 구성되는 경우, 얻어지며, 이 재료는 스크린 인쇄에 의해 상기 서미스터에 직접적으로 적용된다. 최적의 결과들은 대략 6중량 퍼센트의 아연을 함유할 때 얻어진다. 이러한 형태의 전극층들을 듀오-PTC의 "직렬"-서미스터 및 "병렬"-서미스터 측에 적용하면, 그렇게 얻어진 디가우징 유닛이 국제 규격 IEC 801-5 DRAFT에 따르게 된다는 추가적인 이점이 있다.

Claims (5)

  1. 정의 저항 온도계수를 가지고 있는 디스크형 더미스터를 수용하고 있는 하우징을 구비한 디가우징 유닛으로서,
    상기 더미스터의 두 메인 표면상에는 전극층이 제공되어 있고, 이 더미스터가 상기 전극층을 통해 두 접촉 스프링사이에 클램핑되어 있는 디가우징 유닛에 있어서,
    상기 전극층은 상기 메인 표면을 완전하게 덮고 있음과 아울러, 최소 3 중량 퍼센트, 최대 12 중량 퍼센트의 아연을 함유하고 있는 은합금을 포함하고 있는 재료로 구성되어 있고, 상기 재료는 스크린 인쇄에 의해 상기 더미스터에 직접 제공되어 있는 것을 특징으로 하는 디가우징 유닛.
  2. 정의 저항 온도계수를 가지고 있음과 아울러, 열접촉되어 있는 두 디스크형 더미스터를 수용하고 있는 하우징을 구비한 디가우징 유닛으로서,
    제1더미스터는 비교적 낮은 저항을 가지고 있고 제2더미스터는 비교적 높은 저항을 가지고 있으며, 이들 두 더미스터의 메인 표면상에는 전극층이 제공되어 있음과 아울러, 상기 두 더미스터는 상기 전극층을 통해 두 접촉 스프링사이에 클램핑되어 있는 디가우징 유닛에 있어서,
    상기 제1더미스터의 전극층은 이 더미스터의 메인 표면을 완전하게 덮고 있음과 아울러, 최소 3중량 퍼센트, 최대 12중량 퍼센트의 아연을 함유하고 있는 은합금을 포함하고 있는 재료로 구성되어 있고, 상기 재료는 스크린 인쇄에 의해 상기 제1더미스터에 직접 제공되어 있는 것을 특징으로 하는 디가우징 유닛.
  3. 제2항에 있어서, 상기 제2더미스터의 전극층은 이 더미스터의 메인 표면을 완전히 덮고 있음과 아울러, 최소 3 중량 퍼센트, 최대 12 중량 퍼센트의 아연을 함유하고 있는 은합금을 포함하고 있는 재료로 구성되어 있고, 상기 재료는 스크린 인쇄에 의해 상기 제2더미스터에 직접 제공되어 있는 것을 특징으로 하는 디가우징 유닛.
  4. 제1항 내지 제3항중 어느 한 항에 있어서, 상기 은합금은 대략 6 중량 퍼센트의 아연을 함유하고 있는 것을 특징으로 하는 디가우징 유닛.
  5. 제1항 내지 제4항중 어느 한 항에 청구된 디가우징 유닛 뿐만 아니라 디가우징 코일을 구비하고 있는 것을 특징으로 하는 음극선관.
KR1019970700096A 1995-05-03 1996-04-18 한개또는두개의서미스터를포함하는디가우징유닛 KR100395189B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP95201144.3 1995-05-03
EP95201144 1995-05-03

Publications (2)

Publication Number Publication Date
KR970705151A KR970705151A (ko) 1997-09-06
KR100395189B1 true KR100395189B1 (ko) 2003-11-17

Family

ID=8220252

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970700096A KR100395189B1 (ko) 1995-05-03 1996-04-18 한개또는두개의서미스터를포함하는디가우징유닛

Country Status (9)

Country Link
US (1) US6150918A (ko)
EP (1) EP0769193B1 (ko)
JP (1) JPH10503061A (ko)
KR (1) KR100395189B1 (ko)
CN (1) CN1096088C (ko)
AT (1) ATE230515T1 (ko)
DE (1) DE69625566T2 (ko)
TW (1) TW301837B (ko)
WO (1) WO1996035218A2 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2735515Y (zh) * 2004-09-10 2005-10-19 聚鼎科技股份有限公司 过电流保护组件
CN102855960B (zh) * 2012-09-13 2015-09-09 上海交通大学 一种SrTiO3压敏电阻器用欧姆银浆及其制备方法
KR101648242B1 (ko) * 2013-03-27 2016-08-12 제일모직주식회사 태양전지 전극 형성용 조성물 및 이로부터 제조된 전극
JP6386723B2 (ja) * 2013-12-11 2018-09-05 Koa株式会社 抵抗素子の製造方法
DE102017116381A1 (de) * 2017-07-20 2019-01-24 Tdk Electronics Ag Elektrisches Bauelement mit Lötverbindung

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3594616A (en) * 1968-06-19 1971-07-20 Matsushita Electric Ind Co Ltd Ceramic capacitor comprising semiconductive barium titanate body and silver alloy electrodes containing minor amounts of lead oxide and bismuth oxide
US3689863A (en) * 1969-12-08 1972-09-05 Matsushita Electric Ind Co Ltd Voltage dependent resistors in a surface barrier type
US3716407A (en) * 1971-05-21 1973-02-13 Sprague Electric Co Electrical device having ohmic or low loss contacts
US3793604A (en) * 1973-04-09 1974-02-19 Gte Sylvania Inc High strength electrical lead for disk type thermistors
US3835434A (en) * 1973-06-04 1974-09-10 Sprague Electric Co Ptc resistor package
US3975307A (en) * 1974-10-09 1976-08-17 Matsushita Electric Industrial Co., Ltd. PTC thermistor composition and method of making the same
NL7906442A (nl) * 1979-08-28 1981-03-03 Philips Nv Samengesteld thermistorelement.
DE3374622D1 (en) * 1982-04-14 1987-12-23 Matsushita Electric Ind Co Ltd A playback head for perpendicular magnetic recordings
JP2505465B2 (ja) * 1987-06-19 1996-06-12 関西日本電気株式会社 ヨ−ク型薄膜磁気ヘッド
US5219811A (en) * 1989-08-31 1993-06-15 Central Glass Company, Limited Powder composition for sintering into modified barium titanate semiconductive ceramic
US5210516A (en) * 1990-02-22 1993-05-11 Murata Manufacturing Co., Ltd. Ptc thermistor and ptc thermistor producing method, and resistor with a ptc thermistor
JP2529252Y2 (ja) * 1990-04-05 1997-03-19 日本油脂株式会社 正特性サーミスタ装置
JPH0424901A (ja) * 1990-05-15 1992-01-28 Murata Mfg Co Ltd 正の抵抗温度特性を有する半導体磁器の製造方法
JPH0543503U (ja) * 1991-11-08 1993-06-11 日本油脂株式会社 正特性サーミスタ装置
JPH05189724A (ja) * 1992-01-10 1993-07-30 Toshiba Corp 磁気ヘッド

Also Published As

Publication number Publication date
CN1096088C (zh) 2002-12-11
US6150918A (en) 2000-11-21
WO1996035218A2 (en) 1996-11-07
TW301837B (ko) 1997-04-01
KR970705151A (ko) 1997-09-06
DE69625566D1 (de) 2003-02-06
EP0769193A2 (en) 1997-04-23
DE69625566T2 (de) 2003-09-25
ATE230515T1 (de) 2003-01-15
CN1155941A (zh) 1997-07-30
EP0769193B1 (en) 2003-01-02
JPH10503061A (ja) 1998-03-17
WO1996035218A3 (en) 1997-01-09

Similar Documents

Publication Publication Date Title
EP0235749B1 (en) Positive ceramic semiconductor device
JPH11500872A (ja) 多重線正温度係数抵抗
US5289155A (en) Positive temperature characteristic thermistor and manufacturing method therefor
EP0028423B1 (en) Composite thermistor component and applications
KR100395189B1 (ko) 한개또는두개의서미스터를포함하는디가우징유닛
US5103135A (en) Gas-discharge surge arrester
EP0304203B1 (en) Voltage non-linear resistor
US6242998B1 (en) NTC thermistors
JP2001189229A (ja) コンデンサ
US4714910A (en) Electrical component having high strength given stressing due to temperature change and due to surge currents, particularly a varistor
US3440588A (en) Glassy bistable electrical switching and memory device
JP3169089B2 (ja) 正特性サーミスタ
JPS636730A (ja) 厚膜抵抗素子及びそれを内蔵する電子管
JP2001506423A (ja) 高電圧抵抗及びこのような高電圧抵抗を有する高電圧電源
EP0749132A1 (en) Positive temperature coefficient thermistor and thermistor device using it
JP2548458B2 (ja) 正特性サーミスタ装置
EP0533248B1 (en) Method of securing a conductor to a ceramic PCT
JP2897486B2 (ja) 正特性サーミスタ素子
JP3169096B2 (ja) 正特性サーミスタ
JPH05315103A (ja) 正特性サーミスタ
GB2217919A (en) Pulse absorbent resistor
JPH09266051A (ja) 沿面放電助長型複式火花ギャップ
JPH05275204A (ja) 正特性サーミスタ装置
US1946279A (en) Cut-out for incandescent electric lamps and similar devices
JPH0528882B2 (ko)

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20080721

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee