KR100386617B1 - 전하 결합 소자 - Google Patents

전하 결합 소자 Download PDF

Info

Publication number
KR100386617B1
KR100386617B1 KR10-2000-0075591A KR20000075591A KR100386617B1 KR 100386617 B1 KR100386617 B1 KR 100386617B1 KR 20000075591 A KR20000075591 A KR 20000075591A KR 100386617 B1 KR100386617 B1 KR 100386617B1
Authority
KR
South Korea
Prior art keywords
region
well region
well
charge transfer
charge
Prior art date
Application number
KR10-2000-0075591A
Other languages
English (en)
Other versions
KR20020046089A (ko
Inventor
최선
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2000-0075591A priority Critical patent/KR100386617B1/ko
Publication of KR20020046089A publication Critical patent/KR20020046089A/ko
Application granted granted Critical
Publication of KR100386617B1 publication Critical patent/KR100386617B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/148Charge coupled imagers
    • H01L27/14831Area CCD imagers

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

본 발명은 수직 전하 결합 소자와 수평 전하 결합 소자의 인터페이스 부분에서 웰 영역의 경계 부분을 BCCD(Buried CCD)의 외측에 구성하여 수평 전하 전송 효율을 높일 수 있도록한 전하 결합 소자에 관한 것으로, 반도체 기판내에 형성되는 제 1 웰 영역;상기 제 1 웰 영역내의 제 1 영역에 형성되는 제 2 웰 영역(24);상기 제 2 웰 영역(24)과 분리 영역없이 얼라인되어 제 1 웰 영역내의 제 2 영역에 형성되는 제 3 웰 영역(25);상기 제 3 웰 영역(25)에 형성되어 전하를 수직 방향으로 전송하는 수직 전하 전송 영역(VCCD)(22);상기 제 2 웰 영역(24)과 제 3 웰 영역(25)이 얼라인되는 부분에 한쪽이 얼라인되고 제 2 웰 영역(24)에 형성되어 수직 전송된 전하를 수평 방향으로 전송하는 수평 전하 전송 영역(HCCD)(21);상기 수직 전하 전송 영역(22)과 수평 전하 전송 영역(21)의 사이에 구성되는 V-H 인터페이스 영역(23)을 포함하여 구성된다.

Description

전하 결합 소자{Charge Coupled Device}
본 발명은 이미지 센서에 관한 것으로, 특히 수직 전하 결합 소자와 수평 전하 결합 소자의 인터페이스 부분에서 웰 영역의 경계 부분을 BCCD(Buried CCD)의 외측에 구성하여 수평 전하 전송 효율을 높일 수 있도록한 전하 결합 소자에 관한 것이다.
일반적으로 전하결합 소자는 반도체 기판에 매트릭스(Matrix) 형태로 배열되어 빛의 신호를전기적인 영상신호로 출력하는 복수개의 포토다이오드(PD)영역과,상기 매트릭스 형태로 배열된 포토다이오드(PD)영역 사이에 수직 방향으로 형성되고 각 포토 다이오드에서 생성된 영상신호 전하를 수직 방향으로 전송하는 복수개의 수직전하전송영역(VCCD)과, 상기 수직전하 전송영역(VCCD) 일측에 형성되어 수직전하 전송영역(VCCD)으로 전송된 영상신호 전하를수평 방향으로 전송하는 수평전하 전송영역(HCCD)과, 상기 수평전하 전송영역(HCCD)의 출력단에 형성되어 전송된 영상신호 전하를 센싱하여 전기적인 신호로 출력하는 센싱앰프를 포함하여 구성된다.
이하, 첨부된 도면을 참고하여 종래 기술의 전하 결합 소자에 관하여 설명하면 다음과 같다.
도 1은 종래 기술의 전하 결합 소자의 레이 아웃도이다.
먼저, 포토다이오드 영역(도면에 도시하지 않음)에서 생성된 전하를 수직 방향으로 전송하는 수직 전하 전송 영역(VCCD)(2)과, 수직 전송된 전하를 수평 방향으로 전송하여 플로우팅 디퓨전 영역으로 보내는 수평 전하 전송 영역(HCCD)(1)가 서로 수직한 방향으로 구성된다.
그리고 상기 수직 전하 전송 영역(2)과 수평 전하 전송 영역(1)을 인터페이스하기 위한 V-H 인터페이스 영역(3)이 수직 전하 전송 영역(2)과 수평 전하 전송 영역(1)의 사이에 구성된다.
그리고 전체 영역에 형성되는 제 1 웰 영역(도면에 도시하지 않음)내에 구성되는 제 2 웰 영역과 제 3 웰 영역을 설명하면 다음과 같다.
제 2 웰 영역(4)은 수평 전하 전송 영역(1)이 형성될 부분에 형성되고, 제 3웰 영역(5)은 수직 전하 전송 영역(2)이 형성될 부분을 중심으로 형성된다.
그리고 이들 제 2 웰 영역(4)과 제 3 웰 영역(5)은 서로 이격되어 형성되고 이격되는 분리 영역(6)을 포함하여 수평 전하 전송 영역(1)이 형성된다.
즉, 분리 영역(6)이 수평 전하 전송 영역(1)의 안쪽에 형성된다.
이와 같은 종래 기술의 전하 결합 소자는 수평전하 전송영역(HCCD)내에 제 2, 3 웰 영역의 인터페이스(오버랩되는 부분)가 형성되기 때문에 2개의 웰의 인터페이스부에서 발생하는 포텐셜 베리어 또는 포텐셜 포켓에 의해 수직전하 전송영역에서 수평전하 전송영역으로 완전하게 전하전송이 이루어지지 못하여 화면상에서 블랙라인 결함(Black Line Defect)이 발생한다.
그러나 이와 같은 종래 기술의 전하 결합 소자는 다음과 같은 문제가 있다.
HCCD 안쪽에 제 2 P형 웰과 제 3 P형 웰의 경계 지역이 형성되고 또한 제 2,3 P형 웰들의 사이에 스페이스가 발생되어 수평 전송 클럭이 인가되었을때 채널내에 이로 인한 포텐셜 딥(Potential Deep)이 발생하게 된다.
이는 VCCD에서 HCCD로의 전하 전송 효율 및 수평 전하 전송 효율을 저하시키는 문제를 일으킨다.
본 발명은 이와 같은 종래 기술의 전하 결합 소자의 문제를 해결하기 위한 것으로, 수직 전하 결합 소자와 수평 전하 결합 소자의 인터페이스 부분에서 웰 영역의 경계 부분을 BCCD(Buried CCD)의 외측에 구성하여 수평 전하 전송 효율을 높일 수 있도록한 전하 결합 소자를 제공하는데 그 목적이 있다.
도 1은 종래 기술의 전하 결합 소자의 레이 아웃도
도 2는 본 발명에 따른 전하 결합 소자의 레이 아웃도
도면의 주요 부분에 대한 부호의 설명
21. 수평 전하 전송 영역 22.수직 전하 전송 영역
23. V-H 인터페이스 영역 24. 제 2 웰 영역
25. 제 3 웰 영역 26. 제 1 게이트
27. 제 2 게이트
이와 같은 목적을 달성하기 위한 본 발명에 따른 전하 결합 소자는 반도체 기판내에 형성되는 제 1 웰 영역;상기 제 1 웰 영역내의 제 1 영역에 형성되는 제 2 웰 영역;상기 제 2 웰 영역과 분리 영역없이 얼라인되어 제 1 웰 영역내의 제 2 영역에 형성되는 제 3 웰 영역;상기 제 3 웰 영역에 형성되어 전하를 수직 방향으로 전송하는 수직 전하 전송 영역(VCCD);상기 제 2 웰 영역과 제 3 웰 영역이 얼라인되는 부분에 한쪽이 얼라인되고 제 2 웰 영역에 형성되어 수직 전송된 전하를 수평 방향으로 전송하는 수평 전하 전송 영역(HCCD);상기 수직 전하 전송 영역과 수평 전하 전송 영역의 사이에 구성되는 V-H 인터페이스 영역을 포함하여 구성되는 것을 특징으로 한다.
이하, 첨부된 도면을 참고하여 본 발명에 따른 전하 결합 소자에 관하여 상세히 설명하면 다음과 같다.
도 2는 본 발명에 따른 전하 결합 소자의 레이 아웃도이다.
반도체 기판내에 형성되는 제 1 웰 영역(도면에 도시하지 않음)과, 제 1 웰 영역내의 제 1 영역에 형성되는 제 2 웰 영역(24)과, 상기 제 2 웰 영역(24)과 분리 영역없이 얼라인되어 제 1 웰 영역(24)내의 제 2 영역에 형성되는 제 3 웰 영역(25)과, 상기 제 3 웰 영역(25)에 형성되어 포토다이오드 영역(도면에 도시하지 않음)에서 생성된 전하를 수직 방향으로 전송하는 수직 전하 전송 영역(VCCD)(22)과, 상기 제 2 웰 영역(24)과 제 3 웰 영역(25)이 얼라인되는 부분에 한쪽이 얼라인되고 제 2 웰 영역(24)에 형성되어 수직 전송된 전하를 수평 방향으로 전송하여 플로우팅 디퓨전 영역으로 보내는 수평 전하 전송 영역(HCCD)(21)가 수평 방향으로 구성된다.
그리고 상기 수직 전하 전송 영역(22)과 수평 전하 전송 영역(21)을 인터페이스하기 위한 V-H 인터페이스 영역(23)이 수직 전하 전송 영역(22)과 수평 전하 전송 영역(21)의 사이에 구성된다.
그리고 상기 수직 전하 전송 영역(22)과 수평 전하 전송 영역(21)의 상측에는 제 1,2 폴리 게이트(26)(27)가 서로 일부 오버랩되어 반복적으로 구성된다.
여기서, 상기 제 1,2,3 웰 영역에 대하여 설명하면 다음과 같다.
전하결합소자는 전하의 트랜스퍼 동작시에 전하의 손실을 막기 위해서 전하가 반도체 기판의 표면이 아닌 벌크영역에서 이동되어야 하고 이와 같이 전하가 벌크영역으로 이동되도록 하기 위해 제안된 것이 매몰전하전송영역(BCCD)의 형성이다.
또한 BCCD에서의 전하가 기판쪽으로 빠져나가는 것을 막기위한 것이 강한 P웰 베리어 형성인데 강한 P웰 베리어 역할을 하는 것이 바로 제 1 웰 영역이다.
이와 같은 제 1 웰 영역은 CCD(VCCD,HCCD,PD 등을 포함하는)가 형성되는 부분, ESD(정전기 보호)회로부분, AMP(앰프) 부분등에 형성되고, 제 2, 제 3 웰 영역이 형성되기전에 형성되며 BCCD에서의 전하가 반도체 기판쪽으로 빠져나가는 것을 막기 위한 목적을 만족시킬 수 있는 이온주입 농도 및 이온주입 에너지로 형성한다.
그리고 제 2 웰 영역은 HCCD,AMP,ESD 부분에 형성되는데 이에 대해 설명하면다음과 같다.
HCCD 영역에서는 전하를 빠르게(4-phase 클럭을 사용하는 VCCD보다 빠르게) AMP부분으로 이동시키기 위해 2-phase 클럭킹을 사용하는데, 2-phase클럭킹에 의해 전하를 이동시키기 위해서는 일정간격으로 베리어 이온주입층을 형성해야 한다.
즉, HCCD가 형성되는 제 2 웰 영역은 VCCD와는 다르게 베리어 이온주입층을 형성해야 하고, 전위차의 변동이 빨리 일어나야하므로 전하전송효율의 극대화를 고려하여 이온주입에너지 및 그 농도를 제 3 웰 영역과 달리하여 형성한다.
그리고 제 3 웰 영역은 VCCD, P+(CST(채널스톱영역) 또는 PD(포토다이오드)의 표면 P+층)부분에 형성되는데, 이는 셔터 동작시에 VCCD에 있는 신호 전하들이 n형의 반도체기판으로 빠져나가는 것을 막을 수 있는 조건을 갖추도록 형성한다.
이와 같은 본 발명에 따른 전하 결합 소자는 다음과 같은 효과가 있다.
제 2 웰 영역과 제 3 웰 영역이 분리 영역없이 얼라인되어 형성되므로 폴리 게이트에 전압을 인가하여 전하를 트랜스퍼시키는 동작에서 포텐셜 딥이 발생하지 않으므로 전하의 전송 효율을 높일 수 있다.

Claims (1)

  1. 반도체 기판내에 형성되는 제 1 웰 영역;
    상기 제 1 웰 영역내의 제 1 영역에 형성되는 제 2 웰 영역;
    상기 제 2 웰 영역과 분리 영역없이 얼라인되어 제 1 웰 영역내의 제 2 영역에 형성되는 제 3 웰 영역;
    상기 제 3 웰 영역에 형성되어 전하를 수직 방향으로 전송하는 수직 전하 전송 영역(VCCD);
    상기 제 2 웰 영역과 제 3 웰 영역이 얼라인되는 부분에 한쪽이 얼라인되고 제 2 웰 영역에 형성되어 수직 전송된 전하를 수평 방향으로 전송하는 수평 전하 전송 영역(HCCD);
    상기 수직 전하 전송 영역과 수평 전하 전송 영역의 사이에 구성되는 V-H 인터페이스 영역을 포함하여 구성되는 것을 특징으로 하는 전하 결합 소자.
KR10-2000-0075591A 2000-12-12 2000-12-12 전하 결합 소자 KR100386617B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2000-0075591A KR100386617B1 (ko) 2000-12-12 2000-12-12 전하 결합 소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2000-0075591A KR100386617B1 (ko) 2000-12-12 2000-12-12 전하 결합 소자

Publications (2)

Publication Number Publication Date
KR20020046089A KR20020046089A (ko) 2002-06-20
KR100386617B1 true KR100386617B1 (ko) 2003-06-02

Family

ID=27681182

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0075591A KR100386617B1 (ko) 2000-12-12 2000-12-12 전하 결합 소자

Country Status (1)

Country Link
KR (1) KR100386617B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0172837B1 (ko) * 1995-08-11 1999-02-01 문정환 고체촬상 소자의 구조

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0172837B1 (ko) * 1995-08-11 1999-02-01 문정환 고체촬상 소자의 구조

Also Published As

Publication number Publication date
KR20020046089A (ko) 2002-06-20

Similar Documents

Publication Publication Date Title
KR100758321B1 (ko) 포토다이오드 영역을 매립한 이미지 센서 및 그 제조 방법
CN100485949C (zh) 像素传感器以及形成与掩埋光电探测器的接触的方法
CN102082152A (zh) 用于增加的像素填充因子的沟槽传输栅
CN101609837A (zh) 固体摄像器件、它的驱动方法以及使用它的电子装置
TWI833304B (zh) 圖像感測器及其製造方法
KR950026023A (ko) 선형 고체영상소자
KR100386617B1 (ko) 전하 결합 소자
KR0172837B1 (ko) 고체촬상 소자의 구조
US7804113B2 (en) Anti-blooming structures for back-illuminated imagers
US6236074B1 (en) Solid state image sensor device and method of fabricating the same
US6118143A (en) Solid state image sensor
KR0172834B1 (ko) 고체촬상 소자의 구조
JP3247163B2 (ja) 固体撮像装置及びその製造方法
KR100198622B1 (ko) 고체촬상소자 및 이의 제조방법
US6383834B1 (en) Charge coupled device
KR100364792B1 (ko) 고체촬상소자
KR100370148B1 (ko) 고체촬상소자
KR100236051B1 (ko) 고체 촬상 소자
US6043523A (en) Charge coupled device and method of fabricating the same
KR940004273B1 (ko) 이상 수직 ccd 구조
KR100198638B1 (ko) 고체 촬상 소자
KR100311491B1 (ko) 고체촬상소자및그의제조방법
KR100459209B1 (ko) 고체촬상소자 및 그의 제조방법
KR100259065B1 (ko) Ccd 영상소자
KR100301799B1 (ko) 고체촬상소자의제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee