KR0172834B1 - 고체촬상 소자의 구조 - Google Patents

고체촬상 소자의 구조 Download PDF

Info

Publication number
KR0172834B1
KR0172834B1 KR1019950023584A KR19950023584A KR0172834B1 KR 0172834 B1 KR0172834 B1 KR 0172834B1 KR 1019950023584 A KR1019950023584 A KR 1019950023584A KR 19950023584 A KR19950023584 A KR 19950023584A KR 0172834 B1 KR0172834 B1 KR 0172834B1
Authority
KR
South Korea
Prior art keywords
charge transfer
gate
region
vccd
hccd
Prior art date
Application number
KR1019950023584A
Other languages
English (en)
Other versions
KR970008630A (ko
Inventor
김용관
Original Assignee
문정환
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체주식회사 filed Critical 문정환
Priority to KR1019950023584A priority Critical patent/KR0172834B1/ko
Publication of KR970008630A publication Critical patent/KR970008630A/ko
Application granted granted Critical
Publication of KR0172834B1 publication Critical patent/KR0172834B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/15—Charge-coupled device [CCD] image sensors
    • H10F39/151—Geometry or disposition of pixel elements, address lines or gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D44/00—Charge transfer devices
    • H10D44/40—Charge-coupled devices [CCD]
    • H10D44/45—Charge-coupled devices [CCD] having field effect produced by insulated gate electrodes 
    • H10D44/462—Buried-channel CCD

Landscapes

  • Solid State Image Pick-Up Elements (AREA)

Abstract

본 발명은 CCD 영상소자의 수직전하 전송영역(VCCD)과 수평전하 전송영역(HCCD)의 인터페이스부에 포텐셜 스텝(Potential Step)이 형성되도록 하여 전하전송 효율(Charge Transfer Efficiency)을 높인 고체촬상 소자의 구조에 관한 것으로, 수직전하 전송영역(VCCD)과 수평전하 전송영역(HCCD)의 인터페이스부의 상측에 HΦ1이 인가되는 트랜스퍼 게이트에 일부분이 오버랩 되고, VΦ4이 인가되는 마지막단의 폴리게이트 I에 수평하게 인접하여 형성되어 외부의 DC 바이어스에 의해 인터페이스부에 포텐셜 스텝을 형성하는 베리어 게이트(Barrier Gate)를 포함하여 이루어진다.

Description

고체촬상 소자의 구조
제1도(a)는 종래의 CCD의 레이아웃도 (b)는 종래의 CCD의 단면구조 및 포텐셜 프로파일.
제2도(a)는 본 발명의 CCD의 레이아웃도 (b)는 본 발명의 CCD의 단면구조 및 포텐셜 프로파일.
* 도면의 주요부분에 대한 부호의 설명
20,24 : 폴리게이트 Ⅱ 21,25 : 폴리게이트 Ⅰ
22 : 제1베리어 게이트 23 : 제2베리어 게이트
본 발명은 CCD(Charge Coupled Device) 영상소자에 관한 것으로, 특히 수직전하 전송영역(VCCD)과 수평전하 전송영역(HCCD)의 인터페이스부에 포텐셜 스텝(Potential Step)이 형성되도록 하여 전하전송 효율(Charge Transfer Efficiency)을 높인 고체촬상 소자의 구조에 관한 것이다.
일반적으로 CCD는 매트릭스(Matrix) 형태로 배열되어 빛의 신호를 전기적인 영상신호로 출력하는 복수개의 포토 다이오드 영역(PD)과, 상기 매트릭스 형태로 배열된 포토 다이오드 영역(PD) 사이의 수직 방향으로 형성되어 각 포토 다이오드(PD)에서 생성된 영상신호 전하를 수직 방향으로 전송하는 복수개의 수직전하 전송영역(VCCD)과, 상기 수직전하 전송영역(VCCD) 일측에 형성되어 수직전하 전송영역으로 전송된 영상신호 전하를 수평 방향으로 전송하는 수평전하 전송영역(HCCD)과, 상기 수평전하 전송영역(HCCD)의 출력단에 형성되어 전송된 영상신호 전하를 센싱하여 전기적인 신호로 출력하는 센싱앰프를 포함하여 구성된다.
이하, 첨부된 도면을 참고하여 종래의 고체촬상 소자에 대하여 설명하면 다음과 같다.
제1도(a)는 종래의 CCD의 레이아웃도이고, 제1도(b)는 종래의 CCD의 단면구조 및 포텐셜 프로파일이다.
먼저, 제1도(a)에서와 같이, 복수개의 포토 다이오드 영역(PD)과 각 포토 다이오드(PD)에서 생성된 영상신호 전하를 수직 방향으로 전송하는 복수개의 수직전하 전송영역(VCCD)과, 상기 수직전하 전송영역(VCCD) 일측에 수평전하 전송영역(HCCD)이 형성된 기판상에 다음과 같이 각 게이트가 구성된다.
수직전하 전송영역상에 각 포토 다이오드 영역에서 생성된 영상신호 전하를 순차적으로 수직 방향으로 전송하기 위한 복수개의 폴리게이트 Ⅰ(1), 폴리게이트 Ⅱ(2)가 반복적으로 형성된다.
이때 폴리게이트 Ⅰ(1)은 일측이 포토 다이오드 영역에 겹치게 구성되어 트랜스퍼 게이트(Transfer Gate)로 이용된다.
상기와 같이 수직전하 전송영역상에 형성된 폴리게이트 Ⅰ,Ⅱ(1)(2)는 제1폴리게이트 Ⅱ에는 VΦ1, 제1폴리게이트 Ⅰ에는 VΦ2, 제2폴리게이트 Ⅱ에는 VΦ3, 제2폴리게이트 Ⅰ에는 VΦ4의 클럭이 인가되어 순차적으로 영상신호 전하를 수직 방향으로 전송하게 된다.
즉, 4페이즈 클럭킹(4-Phase Clocking)으로 영상신호 전하의 트랜스퍼 동작이 이루어진다.
그리고 수평전하 전송영역상에는 2페이즈 클럭킹(2-Phase Clocking)으로 수직전하 전송영역에서 전송되는 영상신호 전하를 전기적인 영상신호로 변환하여 출력하는 센싱앰프(Sensing Amp)로 전송하기 위한 폴리게이트 Ⅰ,Ⅱ(3)(4)가 구성된다.
즉, 수평전하 전송영역상에 형성된 복수개의 폴리게이트 Ⅰ,Ⅱ(3)(4)에는 HΦ1, HΦ2의 클럭이 교대로 인가되어 순차적으로 영상신호 전하를 트랜스퍼 하게 된다.
상기와 같이 구성된 종래의 고체촬상 소자는 제1도(b)에서와 같이, 각각의 화소영역에서 생성된 영상신호 전하가 VΦ1,VΦ2,VΦ3,VΦ4의 클럭에 의해 포텐셜 레벨이 변화되어 수직 방향으로 전송되고, 상기의 영상신호 전하는 다시 HΦ1, HΦ2의 클럭에 의해 플로우팅 게이트 영역(Floation Gate Region)으로 전송되어 센싱앰프를 거쳐 아나로그 신호로 변환되어 출력되게 된다.
그러나 상기와 같은 종래의 고체촬상 소자에 있어서는 수직전하 전송영역과 수평전하 전송영역의 인터페이스 되는 부분의 오버랩(Overlap)되는 웰(Well)에서 발생되는 포텐셜 베리어(Potential Barrier), 포텐셜 포켓(Potential Pocket) 등으로 인해서 전하전송 효율이 저하되는 문제점이 있었다.
또한 H-V 인터페이스부의 채널스톱층(CST)에 의한 내로우 채널효과(Narrow Channel Effect)에 의해 영상신호 전하가 효율적으로 트랜스퍼 되지 못해 화면상에 블랙라인(Black Line) 등의 결함이 나타나는 문제점이 있었다.
본 발명은 상기와 같은 종래의 고체촬상 소자의 문제점을 해결하기 위하여 안출한 것으로써, 수직전하 전송영역(VCCD)과 수평전하 전송영역(HCCD)의 인터페이스부에 외부의 DC 바이어스에 의해 제어되는 베리어 게이트(Barrier Gate)를 구성하여 포텐셜 스텝(Potential Step)이 형성되도록 하여 전하전송 효율(CTE)을 높인 고체촬상 소자의 구조를 제공하는데 그 목적이 있다.
상기의 목적을 달성하기 위한 본 발명의 고체촬상 소자의 구조는 수직전하 전송영역(VCCD)과 수평전하 전송영역(HCCD)의 인터페이스부의 상측에 HΦ1이 인가되는 트랜스퍼 게이트에 일부분이 오버랩 되고, VΦ4이 인가되는 마지막단의 폴리게이트 Ⅰ에 수평하게 인접하여 형성되어 외부의 DC 바이어스에 의해 인터페이스부에 포텐셜 스텝을 형성하는 베리어 게이트(Barrier Gate)를 포함하여 구성됨을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 고체촬상 소자의 구조에 대하여 상세히 설명하면 다음과 같다.
제2도(a)는 본 발명의 CCD의 레이아웃도이고, 제2도(b)는 본 발명의 CCD의 단면구조 및 포텐셜 프로파일 이다.
먼저, 제2도(a)에서와 같이, 반도체 기판에 매트릭스 형태로 배열되어 빛의 신호를 전기적인 영상신호로 변환하여 출력하는 복수개의 포토 다이오드 영역(PD)과, 상기 포토 다이오드 영역 사이의 수직 방향으로 형성되어 상측에 반복적으로 형성되는 복수개의 폴리게이트 Ⅰ, Ⅱ(21)(20)에 인가되는 4 페이즈 클럭(4-Phase Clock)(VΦ1,VΦ2,VΦ3,VΦ4)에 의해 포토 다이오드 영역에서 생성된 전하를 수직 방향으로 전송하는 복수개의 수적전하 전송영역(VCCD)과, 상기 수직전하 전송영역의 일측에 형성되어 상측의 복수개의 폴리게이트 Ⅰ, Ⅱ(24)(25)에 인가되는 2 페이즈 클럭(2-Phase Clock)(HΦ1, HΦ2)에 의해 수직 방향으로 전송된 영상신호 전하를 수평 방향으로 전송하는 수평전하 전송영역(HCCD)과, 상기 수직전하 전송영역(VCCD)과 수평전하 전송영역(HCCD)의 인터페이스부의 상측에 HΦ1이 인가되는 트랜스퍼 게이트(Transfer Gate)((본 발명의 실시예에서는 수직전하 전송영역(VCCD)상의 마지막단 VΦ4이 인가되는 게이트가 폴리게이트 Ⅰ이므로 수평전하 전송영역(HCCD)상의 트랜스퍼 게이트는 폴리게이트 Ⅱ이어야 한다.))에 일부분이 오버랩(Overlap)되고, VΦ4이 인가되는 마지막단의 폴리게이트 Ⅰ에 수평하게 인접되게 형성되어 외부의 DC 바이어스에 의해 인터페이스부에 포텐셜 스텝(Potential Step)을 형성하는 베리어 게이트(Barrier Gate)를 포함하여 구성된다.
이때, 상기 베리어 게이트는 제1베리어 게이트(22), 제2베리어 게이트(23)의 듀얼게이트(Dual Gate) 구조이다.
그리고 상기 제1, 2베리어 게이트(22)(23) 중에서 어느 하나의 하측영역에는 이온주입 공정으로 수직전하 전송영역(VCCD)과 수평전하 전송영역(HCCD)의 중간의 포텐셜 레벨을 갖는 베리어층이 형성된다.
상기와 같이 구성된 본 발명의 고체촬상 소자는 각 게이트 하측영역의 포텐셜 프로파일이 제2도(b)에서와 같이 형성된다.
즉, 수평전하 전송영역(HCCD)과 수직전하 전송영역(VCCD)의 인터페이스부 하측에 중간레벨의 포텐셜 스텝이 외부 DC 바이어스에 의해 형성되어 H-V 인터페이스부에 발생되는 포텐셜 베리어와 포텐셜 포켓을 제거하여 전하전송 효율을 좋게 하고, 저 조도에서 발생되는 블랙라인 결함을 없애는 효과가 있다.

Claims (3)

  1. 반도체 기판에 매트릭스 형태로 배열되어 빛의 신호를 전기적인 영상신호로 변환하여 출력하는 복수개의 포토 다이오드 영역(PD)과, 상기 포토 다이오드 영역 사이의 수직 방향으로 형성되어 상측의 복수의 폴리게이트 Ⅰ, Ⅱ에 인가되는 4 페이즈 클럭(VΦ1,VΦ2,VΦ3,VΦ4)에 의해 포토 다이오드 영역에서 생성된 전하를 수직 방향으로 전송하는 복수개의 수직전하 전송영역(VCCD)과, 상기 수직전하 전송영역의 일측에 형성되어 상측의 복수의 폴리게이트 Ⅰ, Ⅱ에 인가되는 2 페이즈 클럭(HΦ1, HΦ2)에 의해 수직 방향으로 전송된 영상신호 전하를 수평 방향으로 전송하는 수평전하 전송영역(HCCD) 등을 구비한 고체촬상 소자에 있어서, 상기 수직전하 전송영역(VCCD)과 수평전하 전송영역(HCCD)의 인터페이스부의 상측에 HΦ1이 인가되는 트랜스퍼 게이트에 일부분이 오버랩 되고, VΦ4이 인가되는 마지막단의 폴리게이트 Ⅰ에 수평하게 인접하여 형성되어 외부의 DC 바이어스에 의해 인터페이스부에 포텐셜 스텝을 형성하는 베리어 게이트(Barrier Gate)를 포함하여 구성됨을 특징으로 하는 고체촬상 소자의 구조.
  2. 제1항에 있어서, 베리어 게이트는 제1베리어 게이트, 제2베리어 게이트의 듀얼게이트(Dual Gate) 구조인 것을 특징으로 하는 고체촬상 소자의 구조.
  3. 제1항 또는 제2항에 있어서, 제1, 2베리어 게이트 중에서 어느 하나의 하측영역에 이온주입 공정으로 VCCD와 HCCD 중간의 포텐셜 레벨을 갖는 베리어층이 형성되는 것을 특징으로 하는 고체촬상 소자의 구조.
KR1019950023584A 1995-07-31 1995-07-31 고체촬상 소자의 구조 KR0172834B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950023584A KR0172834B1 (ko) 1995-07-31 1995-07-31 고체촬상 소자의 구조

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950023584A KR0172834B1 (ko) 1995-07-31 1995-07-31 고체촬상 소자의 구조

Publications (2)

Publication Number Publication Date
KR970008630A KR970008630A (ko) 1997-02-24
KR0172834B1 true KR0172834B1 (ko) 1999-02-01

Family

ID=19422514

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950023584A KR0172834B1 (ko) 1995-07-31 1995-07-31 고체촬상 소자의 구조

Country Status (1)

Country Link
KR (1) KR0172834B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100459209B1 (ko) * 1999-12-30 2004-12-03 매그나칩 반도체 유한회사 고체촬상소자 및 그의 제조방법

Also Published As

Publication number Publication date
KR970008630A (ko) 1997-02-24

Similar Documents

Publication Publication Date Title
KR100682013B1 (ko) 고체 촬상 장치, 이를 사용한 카메라 및 고체 촬상 장치의 구동 방법
EP0148786B1 (en) Method of driving a ccd image sensor
KR100265269B1 (ko) 수직 오버플로우 드레인 및 저항성 게이트 전하 전송소자를 가지는 고체촬상소자 및 그 제어방법
KR0186195B1 (ko) 컬러선형 전하결합소자 및 이의 구동방법
JPH0518465B2 (ko)
KR0172837B1 (ko) 고체촬상 소자의 구조
KR0172834B1 (ko) 고체촬상 소자의 구조
KR100261158B1 (ko) 고체촬상소자
KR100541712B1 (ko) 선형ccd촬상소자
JP2877047B2 (ja) 固体撮像装置
KR0165338B1 (ko) Ccd형 고체촬영소자, 이를 제조하는 방법 및 이를 구동하는 방법
JP2866329B2 (ja) 固体撮像素子の構造
KR920007354B1 (ko) 이중 포토다이오우드의 인터라인 트랜스퍼 구조
KR100407982B1 (ko) 고체촬상소자
KR100239416B1 (ko) 고체촬상소자
KR100386617B1 (ko) 전하 결합 소자
KR100370148B1 (ko) 고체촬상소자
KR0151181B1 (ko) 씨씨디 영상소자의 구조
KR100271804B1 (ko) 고체촬상소자 및 그 구동방법
KR100192435B1 (ko) 씨씨아이알/이아이에이 모드변환 기능의 고체촬상소자
KR100198638B1 (ko) 고체 촬상 소자
KR100198647B1 (ko) 고체 촬상 소자
KR100263468B1 (ko) 고체 촬상 소자
KR100239409B1 (ko) 고체 촬상 소자
KR100259065B1 (ko) Ccd 영상소자

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19950731

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19950731

Comment text: Request for Examination of Application

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 19980622

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19980925

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19981026

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19981026

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20010918

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20020918

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20030919

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20040920

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20050923

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20050923

Start annual number: 8

End annual number: 8

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20070910