KR100259065B1 - Ccd 영상소자 - Google Patents
Ccd 영상소자 Download PDFInfo
- Publication number
- KR100259065B1 KR100259065B1 KR1019920010136A KR920010136A KR100259065B1 KR 100259065 B1 KR100259065 B1 KR 100259065B1 KR 1019920010136 A KR1019920010136 A KR 1019920010136A KR 920010136 A KR920010136 A KR 920010136A KR 100259065 B1 KR100259065 B1 KR 100259065B1
- Authority
- KR
- South Korea
- Prior art keywords
- gate electrode
- clock signal
- region
- hccd
- conductive type
- Prior art date
Links
- 239000000758 substrate Substances 0.000 claims abstract description 5
- 230000004888 barrier function Effects 0.000 abstract description 8
- 239000007943 implant Substances 0.000 abstract 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000003384 imaging method Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/762—Charge transfer devices
- H01L29/765—Charge-coupled devices
- H01L29/768—Charge-coupled devices with field effect produced by an insulated gate
- H01L29/76833—Buried channel CCD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14831—Area CCD imagers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Electromagnetism (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
본 발명은 CCD 영상소자의 수평전하 전송영역(HCCD)에 관한 것으로, BCCD영역에 베리어층이 없이도 포텐셜 단차를 갖도록 한 것이다.
즉, 기판 P형 웰의 표면에 BCCD 영역을 형성하고 그 위에 절연막을 사이로하여 제 1 게이트 전극과 제 2 게이트 전극을 번갈아 복수개 형성하고, 제 2 게이트 전극에는 트랜지스터의 문턱전압 만큼 드롭시킨 클럭신호가 인가되도록 제 1 게이트 전극과 제 2 게이트 전극을 한쌍으로 하여 제 1, 제 2 클럭신호를 번갈아 인가시킨 것이다.
Description
제 1 도는 종래의 HCCD 구조 단면도
제 2 도는 종래의 수평클럭 신호의 타이밍도 및 그에 따른 포텐셜 프로파일
제 3 도는 본 발명의 HCCD 구조 단면도
제 4 도는 본 발명의 수평클럭 신호의 타이밍도 및 그에 따른 포텐셜 프로파일
* 도면의 주요부분에 대한 부호의 설명
1 : n형 실리콘 기판 2 : P형 웰
3 : BCCD 영역 P1: 제 1 게이트 전극
P2: 제 2 게이트 전극
본 발명은 CCD(Charge Coupled Device) 영상소자에 관한 것으로, 특히 수평 전하전송영역(HCCD, Horizontal CCD)에 베리어층(Barrier Implant Layer)을 만들지 않고도 전하를 전송시킬 수 있는 수평전하 전송영역에 관한 것이다.
일반적으로 CCD 영상소자는 실리콘 같은 반도체 재료상에 복수개의 광전변화소자와, 광전변환소자에 의해 형성된 영상신호 전하를 수직방향으로 전송하기 위한 수직전하 전송영역(Vertical CCD)과, 수직방향으로 전송된 영상신호 전하를 수평방향으로 전송하기 위한 수평전하 전송영역(HCCD)과 수평방향으로 전송된 영상신호 전하를 센싱하는 엠프로 구성되어진다.
이와 같이 구성된 종래의 CCD 영상소자중 수평전하 전송영역(HCCD)을 제 1 도에 표시하였다.
즉, n형 실리콘기판(1)에 P형 웰(Well)(2)이 형성되고, P형 웰(2)내에 n형 이온주입 공정으로 전하전송 영역인 BCCD(Buried CCD) 영역(3)이 형성되고 그 위에 일정간격을 두고 폴리실리콘으로 된 제 1 게이트 전극(P1)이 복수개 형성되고, 제 1 게이트 전극(P1)사이에 제 2 게이트 전극(P2)이 복수개 형성되며, 제 2 게이트 전극(P2) 하측의 BCCD 영역(3)에는 베리어 장벽이 형성된다.
이와 같은 제 1 게이트 전극(P1), 제 2 게이트 전극(P2)을 한쌍으로 하여 제 1 클럭신호(HΦ1)와 제 2 클럭신호(HΦ2)가 교대로 인가된다.
이와 같이 구성된 CCD 영상소자의 수평전하 전송영역(HCCD)의 전하전송 방법을 제 2 도에 도시하였다.
즉, 제 2 도(a)는 두 개의 클럭신호(HΦ1, HΦ2) 타이밍을 나타내고, 제 2 도(b)는 제 2 도(a)에 따른 포텐셜 프로파일(Potential Profile)을 나타낸 것으로, 제 1 클럭신호(HΦ1)와 제 2 클럭신호(HΦ2)에 의해 포텐셜이 변함에 따라 전하가 수평방향으로 이동된다.
이때 제 1 게이트 전극(P1)과 제 2 게이트 전극(P2)에 같은 바이어스(bias)가 걸려도 제 2 게이트 전극(P2) 하측에 P형 베리어층이 형성되어 있으므로 제 1 게이트 전극(P1)과 제 2 게이트 전극(P2)에 의해 포텐셜 단차를 갖는다.
그러나 이와 같은 종래의 CCD 영상소자에 있어서는 포텐셜 단차를 형성시키기 위하여 베리어 인프런트를 실시하기 때문에 이로 인한 누설(Leakage) 유발가능성과 측면 확산에 의해 신호전달 효율이 저하될 수 있는 문제점이 있다.
본 발명은 이와 같은 결점을 해결하기 위해 안출한 것으로서, 베리어 인프런트를 하지 않고도 포텐셜 단차를 형성시켜 전송시킬 수 있는 CCD 영상소자를 제공하는데 그 목적이 있다.
이와 같은 목적을 달성하기 위한 본 발명은 수평전하 전송영역(HCCD)의 두개의 클럭신호 펄스가 제 1 게이트 전극, 제 2 게이트 전극에 인가되는 경로(Path)를 분리시켜 제 2 게이트 전극에 가해지는 클럭신호가 포텐셜 단차를 형성시키도록 클럭신호를 볼테이지 드롭(Voltage drop)단에 연결시킨 것이다.
이와 같은 본 발명의 실시예를 첨부된 도면을 참조하여 보다 상세히 설명하면 다음과 같다.
제 3 도는 본 발명의 실시예의 HCCD 구조단면도를 나타낸 것으로, n형 실리콘기판(1)에 P형 웰(2)이 형성되고, P형 웰(2)내에 n형 이온주입으로 BCCD 영역(3)이 형성되고, BCCD영역(3) 상측에 일정간격을 유지하며 폴리실리콘으로 된 제 1 게이트 전극(P1)과 제 2 게이트 전극(P2)이 형성된다.
이때 클럭신호(HΦ1, HΦ2)는 상기 제 1 게이트 전극(P1)과 제 2 게이트 전극(P2)에 가해지는 경로(path)가 분리되어 제 2 게이트 전극(P2)에 가해지는 클럭신호(H, H)는 적당한 포텐셜 단차를 형성시키기 위하여 트랜지스터로 이루어진 볼테이지 드롭단에 연결되어 이루어진 구조이다.
이와 같이 구성된 본 발명의 수평전하 전송영역(HCCD)의 동작을 제 4 도를 참조하여 설명하면, 제 4 도 (a)는 클럭신호의 타이밍도이고, 제 4 도(b)는 제 4 도(a)와 같은 클럭신호에 의한 포텐셜 프로파일으로써, 클럭신호(HΦ1, HΦ2)는 종래와 같으나, 제 1 게이트 전극(P1)에는 클럭신호(HΦ1, HΦ2)가 그대로 인가되고, 제 2 게이트 전극(P2)에는 트랜지스터의 문턱전압(VT)만큼 드롭시킨 클럭신호(HΦ1, HΦ2)펄스가 인가되기 때문에 제 1 게이트 전극(P1)과 제 2 게이트 전극(P2)사이에 포텐셜 단차가 발생하여 전하를 전송하게 된다.
여기서 제 4 도(b)는 제 3 도와 반대방향으로 설명하였다.
이상에서 설명한 바와 같이 본 발명에 따른 CCD 영상소자에 있어서는 제조공정시 베리어 인프런트를 하지 않으므로 공정이 간단해지고, 더불어 수율향상 및 원가절감의 효과가 있다.
Claims (1)
- CCD 영상소자의 수평 전하전송영역(HCCD)이 제 1 도전형 기판의 제 2 도전형 웰에 형성되고, 제 2 도전형 웰 표면에 제 1 도전형 BCCD 영역이 형성되고, 제 1 도전형 BCCD 영역위에 절연막이 형성되고 절연막위에 클럭신호가 인가되는 제 1 게이트 전극과 제 2 게이트 전극이 서로 격리되어 번갈아 복수개 형성되어, 제 2 게이트 전극에는 트랜지스터의 문턱전압 만큼 드롭시킨 클럭신호가 인가되도록 제 1 게이트 전극과 제 2 게이트전극을 한쌍으로 하여 클럭신호를 번갈아 인가함을 특징으로 하는 CCD 영상소자.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920010136A KR100259065B1 (ko) | 1992-06-11 | 1992-06-11 | Ccd 영상소자 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920010136A KR100259065B1 (ko) | 1992-06-11 | 1992-06-11 | Ccd 영상소자 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR940001430A KR940001430A (ko) | 1994-01-11 |
| KR100259065B1 true KR100259065B1 (ko) | 2000-06-15 |
Family
ID=19334534
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019920010136A KR100259065B1 (ko) | 1992-06-11 | 1992-06-11 | Ccd 영상소자 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100259065B1 (ko) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5580373A (en) * | 1978-12-13 | 1980-06-17 | Toshiba Corp | Surface shift driving system for charge-transfer element area sensor |
| JPS575362B2 (ko) * | 1977-02-14 | 1982-01-30 | ||
| JPH0491466A (ja) * | 1990-08-01 | 1992-03-24 | Sharp Corp | 半導体記憶装置 |
-
1992
- 1992-06-11 KR KR1019920010136A patent/KR100259065B1/ko not_active IP Right Cessation
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS575362B2 (ko) * | 1977-02-14 | 1982-01-30 | ||
| JPS5580373A (en) * | 1978-12-13 | 1980-06-17 | Toshiba Corp | Surface shift driving system for charge-transfer element area sensor |
| JPH0491466A (ja) * | 1990-08-01 | 1992-03-24 | Sharp Corp | 半導体記憶装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR940001430A (ko) | 1994-01-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100262774B1 (ko) | 상부 버스 가상 위상 프레임 행간 전송 ccd 영상 감지기 | |
| EP0148786B1 (en) | Method of driving a ccd image sensor | |
| US6995795B1 (en) | Method for reducing dark current | |
| US5220185A (en) | Ccd shift register | |
| JPH0518465B2 (ko) | ||
| KR930007532B1 (ko) | Soi 구조를 이용한 3차원 ccd 영상소자 및 그 제조방법 | |
| KR100259065B1 (ko) | Ccd 영상소자 | |
| US5397730A (en) | Method of making a high efficiency horizontal transfer section of a solid state imager | |
| KR0172837B1 (ko) | 고체촬상 소자의 구조 | |
| US5075747A (en) | Charge transfer device with meander channel | |
| KR100541712B1 (ko) | 선형ccd촬상소자 | |
| KR100259064B1 (ko) | Ccd 영상소자 제조방법 | |
| US5406101A (en) | Horizontal charge coupled device | |
| KR100215882B1 (ko) | 고체촬상소자 제조방법 | |
| KR0155783B1 (ko) | 전하결합소자형 고체촬상장치 및 그 제조방법 | |
| KR100269636B1 (ko) | 고체촬상소자 | |
| KR100301799B1 (ko) | 고체촬상소자의제조방법 | |
| KR100204914B1 (ko) | 고체촬상소자의 신호검출장치 | |
| US6043523A (en) | Charge coupled device and method of fabricating the same | |
| KR0151181B1 (ko) | 씨씨디 영상소자의 구조 | |
| JPH0697416A (ja) | 固体撮像装置及びその製造方法 | |
| KR100728471B1 (ko) | 전위 구배를 갖는 매몰 씨씨디를 구비하는 전하결합소자및 그 제조 방법 | |
| KR100271804B1 (ko) | 고체촬상소자 및 그 구동방법 | |
| KR940003601B1 (ko) | 전하결합 소자형 이미지 센서 | |
| KR20010003830A (ko) | 고체 촬상 소자 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20060221 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |