KR100379837B1 - 확장명령어 축약장치 - Google Patents

확장명령어 축약장치 Download PDF

Info

Publication number
KR100379837B1
KR100379837B1 KR10-2000-0036719A KR20000036719A KR100379837B1 KR 100379837 B1 KR100379837 B1 KR 100379837B1 KR 20000036719 A KR20000036719 A KR 20000036719A KR 100379837 B1 KR100379837 B1 KR 100379837B1
Authority
KR
South Korea
Prior art keywords
extended
instruction
command
instructions
general
Prior art date
Application number
KR10-2000-0036719A
Other languages
English (en)
Other versions
KR20020004024A (ko
Inventor
조경연
임종윤
이근택
오형철
김현규
민병권
이희
Original Assignee
주식회사 에이디칩스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 에이디칩스 filed Critical 주식회사 에이디칩스
Priority to KR10-2000-0036719A priority Critical patent/KR100379837B1/ko
Priority to US09/644,642 priority patent/US6631459B1/en
Priority to JP2000260447A priority patent/JP3558163B2/ja
Priority to CNB011220791A priority patent/CN1194302C/zh
Publication of KR20020004024A publication Critical patent/KR20020004024A/ko
Application granted granted Critical
Publication of KR100379837B1 publication Critical patent/KR100379837B1/ko

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30Arrangements for executing machine instructions, e.g. instruction decode
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3802Instruction prefetching
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30145Instruction analysis, e.g. decoding, instruction word fields
    • G06F9/30149Instruction analysis, e.g. decoding, instruction word fields of variable length instructions
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30145Instruction analysis, e.g. decoding, instruction word fields
    • G06F9/3016Decoding the operand specifier, e.g. specifier format
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30181Instruction operation extension or modification
    • G06F9/30185Instruction operation extension or modification according to one or more bits in the instruction, e.g. prefix, sub-opcode

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Advance Control (AREA)
  • Executing Machine-Instructions (AREA)

Abstract

본 발명의 확장명령어 축약장치는 다수의 일반명령어 및 확장명령어들로 구성된 명령어들이 저장된 명령어 저장부, 명령어 저장부로부터 다수의 명령어들을 프리 페치하여 저장하는 다수개의 버퍼들로 구성된 임시저장부, 명령어 저장부에서 임시저장부로 프리 페치되는 다수의 명령어들을 수신하여 수신된 명령어들을 디코드하여 임시저장부에 저장된 명령어들 중 일반명령어의 위치와 1이상의 연속된 확장명령어의 위치를 나타내는 위치신호를 출력하는 명령어 검색부, 위치신호에 의해 임시저장부의 각 버퍼들에 저장된 명령어들 중 일반명령어가 저장된 버퍼를 선택하여 일반명령어를 순차적으로 출력하는 명령어 선택부, 일반명령어를 실행하기 위한 일반명령어 해석부, 위치신호를 수신하여 연속된 확장명령어의 피연산자의 연산 처리를 수행하여 확장데이터를 출력하는 확장데이터 해석부 및 확장데이터 해석부의 출력인 확장데이터를 수신하여 이를 저장하는 확장데이터 저장부로 구성된다.
본 발명은 일반명령어의 페치 및 디코드를 수행함과 동시에 확장명령어를 처리할 수 있고, 이로 인해 중앙처리장치의 효율 및 프로그램의 효율을 증대시킬 수 있다.

Description

확장명령어 축약장치{Extended instruction folding system}
본 발명은 확장명령어 축약장치에 관한 것으로, 특히 고정길이 명령어를 사용하는 중앙처리장치에서 일반명령어 수행시 확장명령어를 처리하는 확장명령어 축약장치에 관한 것이다.
일반적으로 중앙처리장치(Micro-Processor)는 메모리에 저장된 다수의 명령어들의 집합으로 이루어진 프로그램을 읽어 들여 이를 명령어 해석기에 의해 해석하고, 실행기에 의해 각 명령어에 해당하는 동작을 실행한다.
명령어는 명령어의 길이에 따라, 즉 한 명령어의 비트 수의 크기가 다양하면 가변길이 명령어라 하고, 모든 명령어의 비트 수의 크기가 같으면 고정길이 명령어라 한다.
종래의 중앙처리장치는 CISC(Complex Instruction Set Computer)와 RISC(Reduced Instruction Set Computer)로 나뉘어지며, CISC는 가변길이 명령어를 사용하고, RISC는 고정길이 명령어를 사용한다.
가변길이 명령어 방식은 명령어에 따라 그 길이가 다양하고, 많은 종류의 명령어를 가지고 있으나 명령어의 길이가 가변이므로 명령어를 해석하는 명령어 해석기는 복잡한 구성을 갖고, 실행속도가 느린 단점을 가지고 있다.
반면에 고정길이 명령어 방식은 모든 명령어의 길이가 일정한 고정길이 명령어를 사용하는 것으로 명령어 해석기의 구성은 단순하고 고속동작이 가능하나 명령어의 길이가 고정되므로 표현될 수 있는 피연산자의 범위가 제한되는 문제점을 갖는다. 즉 피연산자의 길이는 레지스터(Register)의 크기나 저장장치의 주소 범위의 크기 보다 작기 때문에 명령어의 크기 보다 큰 상수 값이나 저장장치의 주소는 한 명령어로 작성할 수 없다.
종래의 가변길이 명령어와 고정길이 명령어 방식에서의 상기 문제점을 해결하기 위한 것이 확장명령어 방식으로 모든 명령어의 길이가 일정한 고정길이 명령어이면서 확장 데이터 저장부를 갖추어서 모든 길이의 명령어를 표현할 수 있는 방식이다.
도 1은 확장명령어 방식의 동작도 이다.
도 1에 도시된 바와 같이, 도 1은 명령어 크기 보다 큰 상수 값이나 저장장치의 주소를 표현하기 위하여 두개의 확장명령어(EC)를 사용한 것으로, 저장장치에서 읽어온 명령어의 연산코드(OP)를 해석하고, 그 연산코드(OP)가 일반명령어이면해당 연산코드에 따라 실행기에 의해 실행되고, 읽어온 명령어의 연산코드(OP)가 확장명령어(EC)이면 명령어의 제1피연산자(OPER1)를 확장데이터 저장부(ER)에 저장한다. 이때 확장명령어(EC)가 확장데이터 저장부(ER)에 저장된 확장데이터를 사용하는 일반명령어 이후 처음으로 사용되는 확장명령어(EC)이면 확장데이터 저장부(ER) 중 확장명령어(EC)의 제1피연산자(OPER1)보다 상위 비트들은 확장명령어(EC)의 제1피연산자(OPER1)의 최상위 비트(MSB) 값으로 채우고, 확장명령어(EC)의 제1피연산자(OPER1)와 같은 비트의 위치는 확장명령어(EC)의 제1피연산자(OPER1)로 채운다.
그 다음의 명령어가 확장명령어(EC)이면 확장데이터 저장부(ER)에 저장된 제1피연산자(OPER1)를 연산 처리하여 생성한 확장데이터를 제2피연산자(OPER2)의 비트 수만큼 상위 비트로 쉬프트(Shift)시키고, 제2피연산자(OPER2)를 확장데이터 저장부(ER)의 비어 있는 하위 비트에 놓는다. 따라서 확장데이터 저장부(ER)는 최하위 비트에서부터 상위 비트로 제2피연산자(OPER2)와 제1피연산자(OPER1)가 위치한다. 즉 두개의 확장명령어(EC)에 의해 확장데이터 저장부(ER)에는 제1피연산자(OPER1)와 제2피연산자(OPER2)가 결합한 값이 저장된다.
따라서 상기 방법에 의해 고정길이 명령어 방식에서 확장명령어를 사용함으로써 명령어 크기보다 큰 상수 값이나 저장장치의 주소를 만들 수 있다.
종래의 확장명령어를 사용하는 고정길이 명령어 방식은 확장명령어를 일반명령어와 동일하게 저장장치로부터 읽고, 명령어 해석기에 의해 확장명령어를 해석하고, 실행기에 의해 확장명령어의 동작을 실행하여야 하므로 중앙처리장치의 효율및 프로그램의 효율을 저하시키는 문제점을 가지고 있다.
본 발명의 목적은 확장명령어에 의해 확장데이터 저장부에 저장된 일반명령어의 크기 보다 큰 상수 값이나 저장장치의 주소인 데이터를 사용하기 위하여 일반명령어를 읽고, 실행하는 동안 후속하는 확장명령어를 처리함으로써 후속하는 확장명령어 다음의 일반명령어를 바로 처리할 수 있고, 이로 인해 중앙처리장치의 효율 및 프로그램의 효율을 극대화시킬 수 있는 확장명령어 축약장치를 제공하는 데 있다.
도 1은 확장명령어의 동작도,
도 2는 본 발명의 확장명령어 축약장치를 도시한 블럭다이아그램,
도 3은 도 2의 본 발명의 확장명령어 축약장치의 동작 타이밍도,
도 4는 도 2의 본 발명의 확장명령어 축약장치의 다른 동작 타이밍도 이다.
상기의 목적을 달성하기 위하여 본 발명의 확장명령어 축약장치는 다수의 일반명령어 및 확장명령어들로 구성된 명령어들이 저장된 명령어 저장부; 명령어 저장부로부터 다수의 명령어들을 프리 페치하여 저장하는 다수개의 버퍼들로 구성된 임시저장부; 명령어 저장부에서 임시저장부로 프리 페치되는 다수의 명령어들을 수신하여 수신된 명령어들을 디코드하여 임시저장부에 저장된 명령어들 중 일반명령어의 위치와 1이상의 연속된 확장명령어의 위치를 나타내는 위치신호를 출력하는 명령어 검색부; 명령어 검색부의 출력인 위치신호를 수신하여 위치신호에 의해 임시저장부의 각 버퍼들에 저장된 명령어들 중 일반명령어가 저장된 버퍼를 선택하여 일반명령어를 순차적으로 출력하는 명령어 선택부; 명령어 선택부로부터 출력되는 일반명령어를 수신하여 일반명령어를 실행하기 위한 다수의 제어신호들을 출력하는 일반명령어 해석부; 명령어 검색부의 출력인 위치신호를 수신하여 임시저장부의 각 버퍼들에 저장된 명령어들 중 1이상의 연속된 확장명령어의 피연산자를 수신하여 수신된 피연산자의 연산 처리를 수행하여 확장데이터를 출력하는 확장데이터 해석부; 및 확장데이터 해석부의 출력인 확장데이터를 수신하여 이를 저장하는 확장데이터 저장부를 구비한 것을 특징으로 한다.
명령어 검색부는 명령어 저장부에서 임시저장부로 프리 페치되는 명령어들을 수신하여 임시저장부로 프리 페치되는 각 명령어들이 일반명령어인지 확장명령어인지를 판단하여 확장명령어이면 활성화된 플래그 신호를 출력하는 확장명령 검색부; 확장명령 검색부의 출력인 플래그 신호를 수신하여 임시저장부의 다수의 버퍼들에 저장된 각각의 명령어들에 대해 확장명령어인지 일반명령어인지를 나타내는 다수의 플래그 비트들로 구성된 플래그 레지스터; 및 플래그 레지스터의 다수의 플래그 비트들을 수신하여 각 플래그 비트들의 활성화 상태를 판단하여 임시저장부의 다수의 버퍼들 중 일반명령어가 저장된 버퍼의 위치 및 1이상의 연속된 확장명령어가 저장된 버퍼의 위치를 나타내는 위치신호를 출력하는 확장 디코더를 구비한 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 확장명령어 축약장치를 상세히 설명하고자 한다.
도 2는 본 발명의 확장명령어 축약장치를 도시한 블럭다이아그램이다.
도 2의 본 발명의 확장명령어 축약장치는 다수의 일반명령어 및 확장명령어들로 구성된 명령어들이 저장된 명령어 저장부(100), 명령어 저장부(100)로부터 다수의 명령어들을 프리 페치(Pre-Fetch)하여 저장하는 다수개의 버퍼들(BU1∼BUn)로 구성된 임시저장부(200), 명령어 저장부(100)에서 임시저장부(200)로 프리 페치되는 다수의 명령어들을 수신하여 수신된 명령어들을 디코드하여 임시저장부(200)에 저장된 명령어들 중 일반명령어의 위치와 1이상의 연속된 확장명령어의 위치를 나타내는 위치신호(POS)를 출력하는 명령어 검색부(300), 명령어 검색부(300)의 출력인 위치신호(POS)를 수신하여 위치신호(POS)에 의해 임시저장부(200)의 각 버퍼들에 저장된 명령어들 중 일반명령어가 존재하면 해당 일반명령어가 저장된 버퍼를 선택하여 일반명령어를 순차적으로 출력하는 명령어 선택부(400), 명령어 선택부(400)로부터 출력되는 일반명령어를 수신하여 일반명령어를 실행하기 위한 다수의 제어신호들을 출력하는 일반명령어 해석부(700), 명령어 검색부(300)의 출력인 위치신호(POS)를 수신하여 임시저장부(200)의 각 버퍼들(BU1∼BUn)에 저장된 명령어들 중 1이상의 연속된 확장명령어가 존재하면 임시저장부(200)의 각 버퍼들에 저장된 1이상의 연속된 확장명령어의 피연산자(OPER1∼OPERn)를 수신하여 수신된 피연산자(OPER1∼OPERn)의 연산 처리를 수행하여 확장데이터(ED)를 출력하는 확장데이터 해석부(500), 확장데이터 해석부(500)의 출력인 확장데이터(ED)를 수신하여 이를 저장하는 확장데이터 저장부(600)로 구성된다.
명령어 검색부(300)는 명령어 저장부(100)에서 임시저장부(200)로 프리 페치되는 명령어들을 검색하여 임시저장부(200)로 프리 페치되는 각 명령어들이 일반명령어인지 확장명령어인지를 판단하여 확장명령어이면 활성화된 플래그 신호(FLAG)를 출력하는 확장명령 검색부(310), 확장명령 검색부(310)의 출력인 플래그신호(FLAG)를 수신하여 다수의 플래그 비트들(FB1∼FBn)에 저장하여 임시저장부(200)의 다수의 버퍼들(BU1∼BUn)에 저장된 각각의 명령어들에 대해 확장명령어인지 일반명령어인지를 나타내는 플래그 레지스터(320) 및 플래그 레지스터(320)의 다수의 플래그 비트들(FB1∼FBn)의 출력을 수신하여 각 플래그 비트들의 활성화 상태를 판단하여 다수의 버퍼들(BU1∼BUn) 중 일반명령어가 저장된 버퍼의 위치 및 1이상의 연속된 확장명령어가 저장된 버퍼의 위치를 나타내는 위치신호(POS)를 출력하는 확장 디코더(330)로 구성된다.
임시저장부(200)는 다수의 버퍼들(BU1∼BUn)에 저장된 모든 명령어들이 명령어 선택부(400) 및 확장데이터 해석부(500)에 의해 처리되면 동시에 새로운 명령어들을 명령어 저장부(100)로 프리 페치하여 갱신한다.
확장명령어의 수행에 의한 확장데이터(ED)를 얻기 위해 확장데이터 해석부(500)는 1이상의 연속되는 확장명령어의 피연산자(OPER1∼OPERn)를 연산 처리한다.
확장데이터 해석부(500)는 임시저장부(200)의 다수의 버퍼들(BU1∼BUn)에 저장된 1이상의 연속된 확장명령어들을 위치순(BU1, BU2, ..., BUn)으로 검사하여 각각의 확장명령어에 대하여 확장명령어가 확장데이터(ED)를 사용하는 일반명령어 이후의 첫 번째 확장명령어로 이전의 확장명령어들에 의하여 연장되지 않는 확장명령어이면 확장데이터(ED)의 하위 비트들에는 확장명령어의 피연산자를 채우고, 확장명령어의 피연산자의 비트 수보다 상위 비트들의 확장데이터(ED)에는 확장명령어의피연산자의 최상위 비트와 동일한 값들로 채우고, 확장명령어가 이전의 확장명령어들에 의하여 연장되는 확장명령어이면 이전에 생성된 확장데이터(ED)를 확장명령어의 피연산자의 비트 수만큼 상위 자리로 이동시키고, 빈 하위 비트들에 확장명령어의 피연산자를 채운다.
임시저장부(200)의 버퍼에 1이상의 연속된 확장명령어에 의해 생성된 확장데이터(ED)를 사용하는 일반명령어가 있으면, 해당 일반명령어가 명령어 선택부(400)에 의해 일반명령어 해석부(700)로 출력될 때 1이상의 연속된 확장명령어에 의해 생성된 확장데이터(ED)를 확장데이터 저장부(600)로 출력한다. 임시저장부(200)의 버퍼에 1이상의 연속된 확장명령어에 의해 생성된 확장데이터(ED)를 사용하는 일반명령어가 없으면, 마지막 일반명령어가 명령어 선택부(400)에 의해 일반명령어 해석부(700)로 출력될 때 확장데이터(ED)를 확장데이터 저장부(600)로 출력한다. 임시저장부(200)의 버퍼에 일반명령어는 존재하지 않고, 모두 확장명령어만 있으면 명령어 선택부(400)에 의해 아무런 연산도 수행하지 않는 명령어가 일반명령어 해석부(700)로 출력될 때 확장데이터(ED)를 확장데이터 저장부(600)로 출력한다.
확장데이터 해석부(500)의 출력인 확장데이터(ED)는 1이상의 연속되는 확장명령어의 피연산자(OPER1∼OPERn)를 합산한 데이터 또는 1이상의 연속되는 확장명령어의 피연산자(OPER1∼OPERn)를 우측으로 쉬프트 시킨 데이터일 수도 있다.
상기의 구성에 따른 본 발명인 확장명령어 축약장치의 동작은 다음과 같다.
도 3은 도 2의 본 발명의 확장명령어 축약장치의 동작 타이밍도 이다.
예를 들어 명령어 저장부(100)에는 순차적으로 제1일반명령어, 제1확장명령어, 제2확장명령어, 제3확장명령어, 제2일반명령어 및 제3일반명령어를 수행하기 위한 명령어가 저장되어 있고, 임시저장부(200)는 제1버퍼(BU1)와 제2버퍼(BU2)로 구성되어 명령어 저장부(100)에 저장된 두 개의 명령어를 동시에 제1버퍼(BU1)와 제2버퍼(BU2)로 프리 페치한다고 가정하면 도 3에 의한 도 2의 동작 타이밍은 다음과 같다.
처음에 명령어 저장부(100)에 저장된 두 개의 명령어인 제1일반명령어 및 제1확장명령어를 t1시간에 프리 페치(PF)하여 제1일반명령어는 임시저장부(200)의 제1버퍼(BU1)에 저장되고, 동시에 제1확장명령어는 임시저장부(200)의 제2버퍼(BU2)에 저장된다. t1시간에 확장명령 검색부(310)는 명령어 저장부(100)에서 임시저장부(200)로 제1일반명령어 및 제1확장명령어들이 프리 페치(PF) 될 때 명령어 저장부(100)의 출력인 명령어들을 수신하여 임시저장부(200)의 제1버퍼(BU1) 및 제2버퍼(BU2)에 저장되는 각각의 명령어가 일반명령어인지 확장명령어인지를 나타내는 플래그 신호(FLAG)를 출력한다. 이때 명령어 저장부(100)가 출력하는 명령어는 제1일반명령어와 제1확장명령어이므로 비활성화된 플래그 신호(FLAG)인 로우 논리값과 활성화된 플래그 신호(FLAG)인 하이 논리값을 출력한다. 이 플래그 신호(FLAG)들은 플래그 레지스터(320)에 저장되어 현재 버퍼들(BU1, BU2)에 저장되어 있는 각 명령어의 종류가 무엇인지를 나타낸다. 상기의 예에서 제1일반명령어는 제1버퍼(BU1)에 저장되고, 제1확장명령어는 제2버퍼(BU2)에 저장되므로 플래그 레지스터(320)의 제1플래그 비트(FB1)에는 로우 논리값인 '0'이 저장되고, 제2플래그 비트(FB2)에는 하이 논리값인 '1'이 저장된다. 확장디코더(330)는 플래그 레지스터(320)의 제1플래그 비트(FB1)와 제2플래그 비트(FB2)의 값을 참조하여 제1일반명령어는 제1버퍼(BU1)에 위치하고 제1확장명령어는 제2버퍼(BU2)에 위치하고 있음을 나타내는 위치신호(POS)를 출력한다.
t2시간에 확장 디코더(330)의 출력인 위치신호(POS)에 의해 명령어 선택부(400)는 제1버퍼(BU1)에 저장된 제1일반명령어를 일반명령어 해석부(700)로 출력한다. 즉, t2시간에 일반명령어 해석부(700)에 의해 제1일반명령어의 페치 및 디코드(IF)를 수행한다. 제1일반명령어의 페치 및 디코드(IF)를 수행함과 동시에 제2버퍼(BU2)에 저장된 제1확장명령어의 피연산자(OPER)를 확장데이터 해석부(500)로 출력한다. 즉, 확장데이터 해석부(500)에 의해 제1확장명령어를 페치(IF)한다. 확장데이터 해석부(500)는 제1확장명령어의 피연산자(OPER)를 연산 처리하여 확장데이터(ED)를 출력한다. 확장데이터 해석부(500)는 제1확장명령어가 일반명령어의 다음에 오는 첫 번째 확장명령어이므로 확장데이터(ED)의 하위 비트들에는 제1확장명령어의 피연산자(OPER)를 입력하고, 입력된 제1확장명령어의 피연산자(OPER)의 비트 수보다 상위 비트들은 입력된 제1확장명령어의 피연산자(OPER)의 최상위 비트와 같은 값을 입력하여 확장데이터(ED)를 생성한다. 확장데이터 저장부(600)는 확장데이터 해석부(500)의 출력인 확장데이터(ED)를 저장하고, 확장데이터(ED)를 사용하는 일반명령어에 의해 확장데이터(ED)가 요구되면 저장하고 있던 확장데이터(ED)를 출력한다. 만약 제1확장명령어가 임시저장부(200)의 버퍼들(BU1, BU2)에 저장된 명령어들 이전에 수신된 확장명령어와 연장되는 확장명령어, 즉 이전에 수신된 확장명령어와 현재 수신된 제1확장명령어를 함께 연산 처리하여 확장데이터(ED)를 갱신하여야 하는 경우에는 이전에 생성된 확장데이터(ED)를 제1확장명령어의 피연산자의 비트 수만큼 상위 자리로 이동시키고, 빈 하위 비트들에 제1확장명령어의 피연산자를 채운다.
t3시간에 명령어 해석부(700)로부터 출력되는 제1일반명령어에 의한 다수의 제어신호에 따라 실행기는 해당 제1일반명령어를 실행(EX)한다. t4시간에 제1일반명령어의 실행에 따른 결과를 메모리 또는 중앙처리장치의 특정 레지스터에 저장(ST)한다.
상기와 같은 방법에 의해 명령어 저장부(100)에 저장된 제2확장명령어 및 제3확장명령어는 제1일반명령어 및 제1확장명령어를 페치 및 디코드(IF)를 수행하는 t2시간에 각각 임시저장부(200)의 제1버퍼(BU1) 및 제2버퍼(BU2)로 프리 페치(PF)되며, 동시에 확장명령 검색부(310)는 프리 페치(PF)되는 명령어를 검사하여 각 명령어가 확장명령어인지 일반명령어인지를 나타내는 플래그 신호(FLAG)를 출력한다. 플래그 레지스터(320)는 확장명령 검색부(310)의 출력인 플래그 신호(FLAG)를 저장하고, 확장 디코더(330)로 저장하고 있는 플래그 신호(FLAG)를 출력한다. 확장 디코더(330)는 플래그 신호(FLAG)에 의해 현재 임시저장부(200)의 각 버퍼들(BU1, BU2)에는 확장명령어만이 있음을 나타내는 위치신호(POS)를 출력한다. t3시간에 명령어 선택부(400)는 위치신호(POS)에 의해 임시저장부(200)에 일반명령어가 없음을 알고 일반명령어 해석부(700)로 아무 연산도 수행하지 않는 명령어, 즉 NOP(No Operation) 명령을 출력한다. 확장데이터 해석부(500)는 위치신호(POS)에 의해 임시저장부(200)에 저장된 제2확장명령어 및 제3확장명령어의 피연산자(OPER)들을 수신하여 이들을 연산 처리하여 확장데이터(ED)를 생성한다. 제2확장명령어 및 제3확장명령어는 앞에서 연산 처리된 제1확장명령어의 연속된 확장명령어이므로 제1확장명령어에 의해 생성된 확장데이터(ED)를 상위 비트로 이동시키고, 확장데이터(ED)의 비어 있는 하위 비트 자리에 제2확장명령어 및 제3확장명령어의 피연산자(OPER)들을 순서대로 입력한다. 이때 이동시키는 비트 수는 제2확장명령어 및 제3확장명령어의 피연산자(OPER)들의 비트 수의 합과 같다. 확장데이터 저장부(600)는 확장데이터 해석부(500)의 출력인 제1확장명령어, 제2확장명령어 및 제3확장명령어에 의해 생성되는 확장데이터(ED)가 저장된다. 따라서 t3시간에 제2확장명령어 및 제3확장명령어의 페치 및 디코드(IF)가 수행된다.
마찬가지로 명령어 저장부(100)에 저장된 제2일반명령어 및 제3일반명령어는 t3시간에 각각 임시저장부(200)의 제1버퍼(BU1)와 제2버퍼(BU2)로 프리 페치(PF)되고, 확장명령 검색부(310)는 프리 페치(Pre-Fetch)되고 있는 명령어가 모두 일반명령어들임을 나타내는 플래그 신호(FLAG)를 출력하고, 플래그 레지스터(320)는 확장명령 검색부(310)의 출력인 플래그 신호(FLAG)를 저장하고, 확장 디코더(330)로 저장된 플래그 신호(FLAG)를 출력한다. 확장 디코더(330)는 현재 임시저장부(200)에 저장된 명령어가 모두 일반명령어이고 확장명령어가 저장되어 있지 않음을 나타내는 위치신호(POS)를 출력한다. 명령어 선택부(400)는 확장 디코더(330)의 위치신호(POS)를 수신하여 임시저장부(200)에 저장된 명령어들이 모두 일반명령어임을 알고 제1버퍼(BU1) 및 제2버퍼(BU2)에 저장된 제2일반명령어와 제3일반명령어들을 순차적으로 명령어 해석부(700)로 출력한다. 확장명령어 해석부(500)는 위치신호(POS)에 의해 임시저장부(200)에 저장된 명령어들 중 확장명령어가 없음을 알고 출력중인 확장데이터(ED)를 갱신하지 않는다. 그 이후의 실행(EX) 및 저장(ST)은 동일하다. 만약에 제2일반명령어 또는 제3일반명령어가 확장데이터(ED)를 이용하는 명령일 경우 이미 확장데이터 저장부(600)에 저장된 확장데이터(ED)를 사용하여 실행기는 이에 해당하는 일반명령어를 실행한다.
따라서 도 3에 의한 동작 타이밍도에 도시된 바와 같이 본 발명의 확장명령어 축약장치는 4개의 파이프 라인(Pipe Line) 클럭이 필요하므로 종래에 비해 2개의 파이프 라인 클럭이 절약되므로 중앙처리장치의 효율 및 프로그램의 효율을 증가시킬 수 있다.
도 4는 도 2의 본 발명의 확장명령어 축약장치의 다른 동작 타이밍도이다.
도 4에 도시된 바와 같이 명령어 저장부(100)에는 순차적으로 제1일반명령어, 제1확장명령어, 제2확장명령어, 제2일반명령어들이 저장되어 있고, 임시저장부(200)는 4개의 버퍼들(BU1∼BU4)로 구성되고, 플래그 레지스터(320)는 4비트의 플래그 비트들(FB1∼FB4)로 구성되어 있는 경우 도 2의 본 발명의 확장명령어 축약장치의 동작은 다음과 같다.
임시저장부(200)의 4개의 버퍼들(BU1∼BU4)로 t1시간에 명령어 저장부(100)에 저장된 제1일반명령어, 제1확장명령어, 제2확장명령어 및 제2일반명령어들은 프리 페치(PF)된다. 동시에 확장명령 검색부(310)는 명령어 저장부(100)에서 출력되는 명령어들을 검색하여 명령어들 중 어느 명령어가 일반명령어인지 확장명령어인지를 판단하여 확장명령어이면 활성화된 플래그 신호(FLAG)를 출력하고, 일반명령어이면 비활성화된 플래그 신호(FLAG)를 출력한다. 플래그 레지스터(320)는 확장명령 검색부(310)의 출력인 플래그 신호(FLAG)들을 다수의 플래그 비트들(FB1∼FB4)에 저장한다. 플래그 레지스터(320)는 상기의 실시례의 경우 최하위 플래그 비트(FB1)부터 최상위 플래그 비트(FB4)는 '0110'의 데이터를 가지며, 확장 디코더(330)는 플래그 레지스터(320)의 각 플래그 비트들(FB1∼FB4)의 활성화 상태를 판단하여 임시저장부(200)의 각 버퍼들(BU1∼BU4)에 저장된 명령어들이 일반명령어인지 확장명령어인지를 나타내는 위치신호(POS)를 출력한다. 따라서 확장 디코더(330)에 의해 각각의 명령어들인 확장명령어 또는 일반명령어가 임시저장부(200)의 몇 번째 위치한 버퍼에 저장되어 있는 지를 알 수 있다.
명령어 선택부(400)는 t2시간에 확장 디코더(330)의 출력인 위치신호(POS)에 의해 임시저장부(200)의 각 버퍼들(BU1∼BU4)에 저장된 명령어들 중 첫 번째 일반명령어가 저장된 제1버퍼(BU1)를 선택하여 제1버퍼(BU1)에 저장된 제1일반명령어를 일반명령어 해석부(700)로 출력하고, 일반명령어 해석부(700)는 제1일반명령어를 해석하여 다수의 제어신호를 출력한다. 즉, t2시간에 명령어 선택부(400) 및 일반명령어 해석부(700)에 의해 임시저장부(200)에 저장된 제1일반명령어를 페치 및 디코드(IF)를 수행한다. t3시간에 다수의 제어신호에 따라 실행기는 해당 제1일반명령어를 실행(EX)하고, t4시간에 제1일반명령어의 실행에 따른 결과를 메모리 또는 중앙처리장치의 특정 레지스터에 저장(ST)한다.
제1일반명령어의 페치 및 디코드(IF)하는 t2시간에 확장데이터 해석부(500)는 위치신호(POS)에 의해 제2버퍼(BU2)와 제3버퍼(BU3)에 저장된 제1확장명령어 및제2확장명령어의 각각의 피연산자들(OPER2, OPER3)을 수신하여 수신된 피연산자들(OPER2, OPER3)을 연산 처리하여 확장데이터(ED)를 출력한다. 피연산자들(OPER2, OPER3)을 연산 처리하여 확장데이터(ED)를 생성할 때 만일 제1확장명령어가 제1일반명령어 이후에 처음으로 수행될 확장명령어의 피연산자(OPER2)일 경우 제1확장명령어의 피연산자(OPER2)의 최상위 비트보다 상위의 확장데이터(ED)의 비트들은 제1확장명령어의 피연산자(OPER2)의 최상위 비트로 채워서 확장데이터(ED)를 생성한다. 만일 확장명령어가 연속되어 사용되는 경우 앞의 명령어에서 생성한 확장데이터(ED)를 확장명령어의 피연산자의 비트 수만큼 상위로 이동시키고 빈 하위 비트를 피연산자로 채운다.
확장데이터 저장부(600)는 확장데이터 해석부(500)의 확장데이터(ED)를 수신하여 이를 저장한다.
상기와 같은 방법에 의해 명령어 선택부(400)는 위치신호(POS)에 따라 임시저장부(200)의 제4버퍼(BU4)에 저장된 제2일반명령어를 선택하고, 일반명령 해석부(700)는 t3시간에 제2일반명령어를 페치 및 디코드(IF)를 수행하고, 일반명령 해석부(700)로부터 출력되는 다수의 제어신호들에 따라 t4시간에 실행기에 의해 제2일반명령어를 실행(EX)하고, t5시간에 제2일반명령어의 실행에 따른 결과를 메모리 또는 중앙처리장치의 특정 레지스터에 저장(ST)한다.
만일 제2일반명령어가 확장데이터(ED)를 사용하는 명령어이면 이미 확장데이터 저장부(600)에 저장된 확장데이터(ED)를 사용하여 t4시간에 실행기는 제2일반명령어를 실행한다.
본 발명의 확장명령어 축약장치는 일반명령어를 읽고, 실행하는 동안 후속하는 확장명령어를 처리함으로써 후속하는 확장명령어 다음의 일반명령어를 바로 처리할 수 있어서 확장명령어 방식 중앙처리장치의 성능을 증대시킬 수 있다.

Claims (10)

  1. 명령어의 크기보다 큰 상수 값이나 저장장치의 주소인 데이터를 사용하기 위한 확장명령어를 수행하는 중앙처리장치에 있어서,
    다수의 일반명령어 및 확장명령어들로 구성된 명령어들이 저장된 명령어 저장수단;
    상기의 명령어 저장수단으로부터 다수의 명령어들을 프리 페치하여 저장하는 다수개의 버퍼들로 구성된 임시저장수단;
    상기의 명령어 저장수단에서 상기의 임시저장수단으로 프리 페치되는 다수의 명령어들을 수신하여 수신된 명령어들을 디코드하여 상기의 임시저장수단에 저장된 명령어들 중 일반명령어의 위치와 1이상의 연속된 확장명령어의 위치를 나타내는 위치신호를 출력하는 명령어 검색수단;
    상기의 명령어 검색수단의 출력인 위치신호를 수신하여 위치신호에 의해 상기의 임시저장수단의 각 버퍼들에 저장된 명령어들 중 일반명령어가 저장된 버퍼를 선택하여 일반명령어를 순차적으로 출력하는 명령어 선택수단;
    상기의 명령어 선택수단으로부터 출력되는 일반명령어를 수신하여 일반명령어를 실행하기 위한 다수의 제어신호들을 출력하는 일반명령어 해석수단;
    상기의 명령어 검색수단의 출력인 위치신호를 수신하여 상기의 임시저장수단의 각 버퍼들에 저장된 명령어들 중 1이상의 연속된 확장명령어의 피연산자를 수신하여 수신된 피연산자의 연산 처리를 수행하여 확장데이터를 출력하는 확장데이터해석수단; 및
    상기의 확장데이터 해석수단의 출력인 확장데이터를 수신하여 이를 저장하는 확장데이터 저장수단을 구비한 것을 특징으로 하는 확장명령어 축약장치.
  2. 제1항에 있어서, 상기의 명령어 검색수단은
    상기의 명령어 저장수단에서 상기의 임시저장수단으로 프리 페치되는 명령어들을 수신하여 상기의 임시저장수단으로 프리 페치되는 각 명령어들이 일반명령어인지 확장명령어인지를 판단하여 플래그 신호를 출력하는 확장명령 검색수단;
    상기의 확장명령 검색수단의 출력인 플래그 신호를 수신하여 상기의 임시저장수단의 다수의 버퍼들에 저장된 각각의 명령어들에 대해 확장명령어인지 일반명령어인지를 나타내는 다수의 플래그 비트들로 구성된 플래그 레지스터; 및
    상기의 플래그 레지스터의 다수의 플래그 비트들을 판단하여 상기의 임시저장수단의 다수의 버퍼들 중 일반명령어가 저장된 버퍼의 위치 및 적어도 1이상의 연속된 확장명령어가 저장된 버퍼의 위치를 나타내는 위치신호를 출력하는 확장 디코더를 구비한 것을 특징으로 하는 확장명령어 축약장치.
  3. 제1항에 있어서, 상기의 확장데이터 해석수단은 상기의 임시저장수단의 다수의 버퍼들에 저장된 1이상의 연속된 확장명령어들을 출현 순서 순으로 검사하여 각각의 확장명령어에 대하여 확장명령어가 확장데이터를 사용하는 일반명령어 이후의 첫 번째 확장명령어로 이전의 확장명령어들에 의하여 연장되지 않는 확장명령어이면 확장데이터의 하위 비트들에는 확장명령어의 피연산자를 채우고, 확장명령어의 피연산자의 비트 수보다 상위 비트들의 확장데이터에는 확장명령어의 피연산자의 최상위 비트와 동일한 값들로 채우고, 확장명령어가 이전의 확장명령어들에 의하여 연장되는 확장명령어이면 이전에 생성된 확장데이터를 확장명령어의 피연산자의 비트 수만큼 상위 자리로 이동시키고, 빈 하위 비트들에 확장명령어의 피연산자를 채우는 것을 특징으로 하는 확장명령어 축약장치.
  4. 제1항에 있어서, 상기의 확장데이터 해석수단은 상기의 임시저장수단의 다수의 버퍼들에 저장된 1이상의 연속된 확장명령어들을 출현 순서 순으로 검사하여 각각의 확장명령어에 대하여 확장데이터를 확장명령어의 피연산자의 비트 수만큼 상위 자리로 이동시키고, 빈 하위 비트들에 확장명령어의 피연산자를 채우는 것을 특징으로 하는 확장명령어 축약장치.
  5. 제1항에 있어서, 상기의 확장데이터 해석수단의 출력인 확장데이터는 1이상의 연속되는 확장명령어의 피연산자를 합산한 데이터인 것을 특징으로 하는 확장명령어 축약장치.
  6. 제1항에 있어서, 상기의 확장데이터 해석수단의 출력인 확장데이터는 1이상의 연속되는 확장명령어의 피연산자를 우측으로 쉬프트 시킨 데이터인 것을 특징으로 하는 확장명령어 축약장치.
  7. 제1항에 있어서, 상기의 확장데이터 해석수단은 상기의 명령어 검색수단의 출력인 위치신호를 수신하여 상기의 임시저장수단으로부터 상기의 명령어 선택수단으로 일반명령어가 출력될 때 상기의 임시저장수단의 각 버퍼들에 저장된 명령어들 중 1이상의 연속된 확장명령어가 저장된 버퍼로부터 버퍼에 저장된 확장명령어의 피연산자를 수신하여 피연산자의 연산 처리를 수행하는 것을 특징으로 하는 확장명령어 축약장치.
  8. 제1항에 있어서, 상기의 명령어 선택수단은 상기의 임시저장수단의 각 버퍼들에 저장된 명령어들 중 일반명령어가 없으면 아무 연산도 수행하지 않는 명령어를 상기의 일반명령어 해석수단으로 출력하는 것을 특징으로 하는 확장명령어 축약장치.
  9. 제1항에 있어서, 상기의 임시저장수단은 다수의 버퍼들에 저장된 모든 명령어들이 명령어 선택수단 및 확장데이터 해석수단에 의해 처리되면 동시에 상기의 명령어 저장수단으로부터 새로운 명령어들을 프리 페치하여 갱신하는 것을 특징으로 하는 확장명령어 축약장치.
  10. 제1항에 있어서, 상기의 확장데이터 해석수단은 상기의 임시저장수단의 버퍼에 일반명령어가 있으면 해당 일반명령어를 상기의 명령어 선택수단으로부터 상기의 일반명령어 해석수단으로 출력될 때 확장데이터를 상기의 확장데이터 저장수단으로 출력하고, 상기의 임시저장수단의 버퍼에 일반명령어가 없으면 상기의 명령어 선택수단으로부터 아무런 연산도 수행하지 않는 명령어를 상기의 일반명령어 해석수단으로 출력될 때 확장데이터를 상기의 확장데이터 저장수단으로 출력하는 것을 특징으로 하는 확장명령어 축약장치.
KR10-2000-0036719A 2000-06-30 2000-06-30 확장명령어 축약장치 KR100379837B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR10-2000-0036719A KR100379837B1 (ko) 2000-06-30 2000-06-30 확장명령어 축약장치
US09/644,642 US6631459B1 (en) 2000-06-30 2000-08-24 Extended instruction word folding apparatus
JP2000260447A JP3558163B2 (ja) 2000-06-30 2000-08-30 拡張命令語縮約装置
CNB011220791A CN1194302C (zh) 2000-06-30 2001-05-30 扩展指令字折叠设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2000-0036719A KR100379837B1 (ko) 2000-06-30 2000-06-30 확장명령어 축약장치

Publications (2)

Publication Number Publication Date
KR20020004024A KR20020004024A (ko) 2002-01-16
KR100379837B1 true KR100379837B1 (ko) 2003-04-11

Family

ID=19675034

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0036719A KR100379837B1 (ko) 2000-06-30 2000-06-30 확장명령어 축약장치

Country Status (4)

Country Link
US (1) US6631459B1 (ko)
JP (1) JP3558163B2 (ko)
KR (1) KR100379837B1 (ko)
CN (1) CN1194302C (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB0022949D0 (en) * 2000-09-19 2000-11-01 Sgs Thomson Microelectronics Processing instruction words
US6832307B2 (en) * 2001-07-19 2004-12-14 Stmicroelectronics, Inc. Instruction fetch buffer stack fold decoder for generating foldable instruction status information
JP2003186668A (ja) * 2001-12-14 2003-07-04 Mitsubishi Electric Corp 命令コード変換ユニットおよび命令コード変換方法
JP3627725B2 (ja) 2002-06-24 2005-03-09 セイコーエプソン株式会社 情報処理装置及び電子機器
TWI220042B (en) * 2002-08-22 2004-08-01 Ip First Llc Non-temporal memory reference control mechanism
TWI223773B (en) * 2002-10-29 2004-11-11 Ip First Llc Suppression of store checking
CN101059865B (zh) * 2006-04-18 2010-05-12 太极控股有限公司 指令摺叠处理单元及其方法以及使用该摺叠处理单元及该方法之像素处理系统
KR100781340B1 (ko) * 2006-09-18 2007-11-30 삼성전자주식회사 사용자 정의 확장 연산을 처리하는 연산 시스템 및 방법
JP2011123612A (ja) * 2009-12-09 2011-06-23 Sanyo Electric Co Ltd メモリ制御装置
US20110314263A1 (en) * 2010-06-22 2011-12-22 International Business Machines Corporation Instructions for performing an operation on two operands and subsequently storing an original value of operand
US20120284488A1 (en) * 2011-05-03 2012-11-08 Qualcomm Incorporated Methods and Apparatus for Constant Extension in a Processor
CN102156629A (zh) * 2011-05-04 2011-08-17 苏州国芯科技有限公司 32位指令扩展的方法
US10546057B2 (en) * 2011-10-28 2020-01-28 Microsoft Technology Licensing, Llc Spreadsheet program-based data classification for source target mapping
US20140115304A1 (en) * 2012-10-18 2014-04-24 Synopsys, Inc. Compressed instruction code storage
KR101961815B1 (ko) * 2017-05-12 2019-03-25 에이피위성 주식회사 위성 이동통신용 수신장치
CN109408276A (zh) * 2018-10-25 2019-03-01 江苏华存电子科技有限公司 一种纠正码中规律交错器低延迟平行化架构位址绕线机制

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59127154A (ja) * 1983-01-10 1984-07-21 Fuji Xerox Co Ltd 電子計算機用命令解読装置
JPH04156613A (ja) * 1990-10-20 1992-05-29 Fujitsu Ltd 命令バッファ装置
JPH08328850A (ja) * 1995-05-31 1996-12-13 Matsushita Electric Ind Co Ltd コードサイズ縮小化マイクロプロセッサ
KR19990046283A (ko) * 1999-02-01 1999-07-05 권기홍 확장명령어를갖는중앙처리장치

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6282633B1 (en) * 1998-11-13 2001-08-28 Tensilica, Inc. High data density RISC processor
US6449712B1 (en) * 1999-10-01 2002-09-10 Hitachi, Ltd. Emulating execution of smaller fixed-length branch/delay slot instructions with a sequence of larger fixed-length instructions

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59127154A (ja) * 1983-01-10 1984-07-21 Fuji Xerox Co Ltd 電子計算機用命令解読装置
JPH04156613A (ja) * 1990-10-20 1992-05-29 Fujitsu Ltd 命令バッファ装置
JPH08328850A (ja) * 1995-05-31 1996-12-13 Matsushita Electric Ind Co Ltd コードサイズ縮小化マイクロプロセッサ
KR19990046283A (ko) * 1999-02-01 1999-07-05 권기홍 확장명령어를갖는중앙처리장치

Also Published As

Publication number Publication date
JP3558163B2 (ja) 2004-08-25
CN1335561A (zh) 2002-02-13
JP2002041284A (ja) 2002-02-08
US6631459B1 (en) 2003-10-07
KR20020004024A (ko) 2002-01-16
CN1194302C (zh) 2005-03-23

Similar Documents

Publication Publication Date Title
KR100379837B1 (ko) 확장명령어 축약장치
US6275927B2 (en) Compressing variable-length instruction prefix bytes
JP4864840B2 (ja) マイクロプロセッサ
JPH081602B2 (ja) データ処理装置
JPH07120278B2 (ja) データ処理装置
EP0982655A2 (en) Data processing unit and method for executing instructions of variable lengths
US5966514A (en) Microprocessor for supporting reduction of program codes in size
US20060095746A1 (en) Branch predictor, processor and branch prediction method
EP1369776A2 (en) Information processor having delayed branch function
CN100356318C (zh) 用于指令对准的方法和设备
CN113721985B (zh) Risc-v向量寄存器分组设置方法、装置及电子设备
JP3532835B2 (ja) データ処理装置およびプログラム変換装置
KR100465250B1 (ko) 마이크로프로세서
JP3504355B2 (ja) プロセッサ
US5269008A (en) Method and apparatus for pre-processing the source of a pop instruction in a pipeline computer
JPH0769806B2 (ja) データ処理装置
US6842846B2 (en) Instruction pre-fetch amount control with reading amount register flag set based on pre-detection of conditional branch-select instruction
JP5105359B2 (ja) 中央処理装置、選択回路および選択方法
KR100448676B1 (ko) 슈퍼스칼라 마이크로프로세서 내에서 가변 바이트 길이 명령어들을 프리디코딩하는 방법 및 장치
JP2005149297A (ja) プロセッサおよびそのアセンブラ
KR19980052331A (ko) 프로세서의 캐시 메모리 제어 방법
KR0174655B1 (ko) 프로그램형 제어기에서 비트연산을 도와주는 하드웨어 장치
JPH07191845A (ja) 即値データ転送装置
JPH0769801B2 (ja) データ処理装置
JPH0769805B2 (ja) データ処理装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130326

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20140325

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20160330

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20170324

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20180402

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20190325

Year of fee payment: 17