KR100377469B1 - Clamp for Bonding Wire of Ball Grid Array Semiconductor Packages and Method for Checking the Bonding Wire Using the same - Google Patents
Clamp for Bonding Wire of Ball Grid Array Semiconductor Packages and Method for Checking the Bonding Wire Using the same Download PDFInfo
- Publication number
- KR100377469B1 KR100377469B1 KR10-1999-0056415A KR19990056415A KR100377469B1 KR 100377469 B1 KR100377469 B1 KR 100377469B1 KR 19990056415 A KR19990056415 A KR 19990056415A KR 100377469 B1 KR100377469 B1 KR 100377469B1
- Authority
- KR
- South Korea
- Prior art keywords
- clamp
- circuit board
- wire bonding
- resin substrate
- wire
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 75
- 238000000034 method Methods 0.000 title claims abstract description 15
- 229920005989 resin Polymers 0.000 claims abstract description 37
- 239000011347 resin Substances 0.000 claims abstract description 37
- 239000000758 substrate Substances 0.000 claims abstract description 37
- 229910000679 solder Inorganic materials 0.000 claims abstract description 36
- 238000007689 inspection Methods 0.000 claims abstract description 14
- 238000003825 pressing Methods 0.000 claims abstract description 7
- 239000002470 thermal conductor Substances 0.000 claims description 7
- 239000004020 conductor Substances 0.000 claims description 5
- 239000012790 adhesive layer Substances 0.000 claims description 4
- 239000011241 protective layer Substances 0.000 claims description 4
- 238000010998 test method Methods 0.000 claims 1
- 230000007547 defect Effects 0.000 abstract description 3
- 238000004519 manufacturing process Methods 0.000 description 9
- 239000000463 material Substances 0.000 description 4
- 239000013256 coordination polymer Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 230000005283 ground state Effects 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 230000003313 weakening effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/78—Apparatus for connecting with wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/78—Apparatus for connecting with wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/78—Apparatus for connecting with wire connectors
- H01L2224/7825—Means for applying energy, e.g. heating means
- H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
- H01L2224/78301—Capillary
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/78—Apparatus for connecting with wire connectors
- H01L2224/787—Means for aligning
- H01L2224/78703—Mechanical holding means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/1016—Shape being a cuboid
- H01L2924/10162—Shape being a cuboid with a square active surface
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Wire Bonding (AREA)
Abstract
본 발명은 반도체 패키지의 와이어 본딩용 클램프 및 이를 이용한 와이어 본딩 검사 방법에 관한 것으로, 반도체 패키지의 제조공정 중의 와이어 본딩시, 클램프의 접지용 돌기가 그라운드용 솔더볼 랜드에 접촉되도록 한 상태로 WBMS를 상태로 와이어 본딩된 반도체 패키지의 와이어 본딩 불량을 검사하는 것에 의해 와이어 본딩 검사의 정확성을 기여하고, 또한, 인적, 물적, 시간적 손실을 발생 시켜 생산성 및 제품의 신뢰성를 향상할 수가 있다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a wire bonding clamp of a semiconductor package and a wire bonding inspection method using the same. In the wire bonding process of a semiconductor package, the WBMS is placed in a state in which a grounding protrusion of the clamp is in contact with a ground solder ball land. By inspecting the wire bonding defects of the raw wire bonded semiconductor package, it is possible to contribute to the accuracy of the wire bonding inspection, and also to increase the productivity and the reliability of the product by generating the loss of human, physical and time.
본 발명의 와이어 본딩용 클램프는, 와이어 본딩작업중에, 와이어로 본딩되는 본드 핑거를 제외한 수지 기판의 상면부를 그 하부면이 프레싱함으로써 회로 기판을 고정,지지하기 위한 클램프에 있어서, 상기 클램프의 상기 하부면 전체에 걸쳐 어레이상으로 전도성 돌기가 형성되어 상기 적어도 하나 이상의 전도성 돌기가 상기 수지 기판의 적어도 하나의 그라운드용 솔더볼 랜드와 전기적으로 접속되는 것을 특징으로 한다.The clamp for wire bonding according to the present invention is a clamp for fixing and supporting a circuit board by pressing a lower surface of a resin substrate except for a bond finger bonded with a wire during a wire bonding operation, wherein the lower portion of the clamp Conductive protrusions are formed in an array over the entire surface, and the at least one conductive protrusion is electrically connected to at least one ground solder ball land of the resin substrate.
Description
본 발명은 볼 그리드 어레이(Ball Grid Array) 반도체 패키지의 와이어 본딩용 클램프 및 이를 이용한 와이어 본딩 검사 방법에 관한 것으로, 더욱 상세하게는, 볼 그리드 어레이 반도체 패키지의 제조공정 중의 와이어 본딩시, 그라운드용 클램프(Clamp)를 사용하여 와이어 본딩 모니터링 시스템(Wire Bonding Monitoring System, 이하, WBMS라 함)에 의해 와이어 본딩된 반도체 패키지의 와이어 본딩 불량을 검사할 수 있는 볼 그리드 어레이( Ball Grid Array) 반도체 패키지의 와이어본딩용 클램프 및 이를 이용한 와이어 본딩 검사 방법에 관한 것이다.The present invention relates to a wire bonding clamp of a ball grid array semiconductor package and a wire bonding inspection method using the same. More specifically, the ground clamp is used during wire bonding in a manufacturing process of a ball grid array semiconductor package. Ball Grid Array semiconductor package wires that can inspect wire bonding failures of a semiconductor package wire-bonded by a wire bonding monitoring system (hereinafter referred to as WBMS) using a clamp. It relates to a bonding clamp and a wire bonding inspection method using the same.
최근, 반도체칩의 급속한 고집적 소형화 및 고성능화 추세에 따라 전자 기기나 가전 제품들도 소형화 및 고성능화되어 가고 있으므로, 이러한 추세에 따라 반도체 패키지에 있어서도 고집적 소형화 및 고성능화된 반도체 칩의 성능이 최적하게 구현될 수 있도록 우수한 전기적 성능, 고방열성 및 입출력 단자 수의 대용량화가 요구되고 있다.Recently, electronic devices and home appliances are becoming smaller and higher in accordance with the rapid and high integration and miniaturization of semiconductor chips. Accordingly, the performance of highly integrated and miniaturized and high-performance semiconductor chips can be optimally implemented in semiconductor packages. In order to achieve excellent electrical performance, high heat dissipation, and a large capacity of input / output terminals are required.
이러한 요구에 부응하여, 근년들어, 볼 그리드 어레이(BGA : Ball Grid Array) 반도체 패키지가 각광받고 있다. 이러한 BGA 반도체 패키지는 인쇄회로기판을 이용함으로써 전체적인 전기 회로의 길이를 단축시킬 수 있을 뿐만 아니라 파워나 그라운드 본딩 영역을 용이하게 도입할 수 있으므로 우수한 전기적 성능을 발현시키기에 용이하며, 입출력 단자수의 설계시 QFP(Quad Flat Package)의 경우보다 여유있는 간격으로 훨씬 많은 입출력 단자수를 제공할 수 있어서 패키지의 소형화에 적합한 장점을 갖고 있다.In response to these demands, in recent years, ball grid array (BGA) semiconductor packages have been in the spotlight. Such a BGA semiconductor package not only shortens the overall length of the electric circuit by using a printed circuit board, but also easily introduces power or ground bonding areas, thereby facilitating excellent electrical performance and designing the number of input / output terminals. Since QFP (Quad Flat Package) can provide a much larger number of input / output terminals at a more relaxed interval, it has the advantage that the package can be miniaturized.
도 1a 및 1b는, 상기한 바와 같은 BGA 반도체 패키지의 제조에 이용되는 통상적인 인쇄회로기판(10)의 평면도 및 저면도로서, 도시된 바와 같이, 볼 그리드 어레이 용 인쇄회로기판(10)은, 열경화성 수지 기판(도면 부호 미부여)과, 수지 기판의 상하면에 소정의 회로 패턴을 이루는 다수의 도전성 트레이스(12)와, 수지 기판(11) 상면 중앙부의 반도체칩 탑재부(16)와, 수지 기판(11) 상하면의 다수의 도전성 트레이스(12)를 상호간에 각각 전기적으로 연결하는 다수의 도전성 비아홀(13)과, 수지 기판(11) 하면의 다수의 도전성 트레이스(12)에 각각 형성되는다수의 솔더볼 랜드(14)와, 수지 기판(11) 상면 일측 코너부로부터 반도체칩 탑재부(16)까지 용융된 몰딩 컴파운드의 유입로가 되는 도전성 금속 박막으로 형성되는 몰드 런너 게이트(17)와, 다수의 도전성 트레이스(12)의 반도체칩 탑재부(16)에 인접한 단부 및 솔더볼 랜드(14)를 제외한 전 영역상에 코팅되어 다수의 도전성 트레이스(12) 상호간을 절연시킴과 아울러 유해한 외부 환경으로부터 보호하는 비도전성인 솔더 마스크(15)로 구성되며, 상기한 인쇄회로기판(10′)의 몰드 런너 게이트(17)는 소정의 그라운드용 도전성 트레이스(22)를 경유하여 반도체칩 탑재부(16) 외주연에 형성되는 그라운드용 링(25)에 전기적으로 연결되어 있다.1A and 1B are a plan view and a bottom view of a conventional printed circuit board 10 used in the manufacture of a BGA semiconductor package as described above. As shown, the printed circuit board 10 for a ball grid array, A thermosetting resin substrate (not shown), a plurality of conductive traces 12 forming a predetermined circuit pattern on the upper and lower surfaces of the resin substrate, the semiconductor chip mounting portion 16 at the center of the upper surface of the resin substrate 11, and the resin substrate ( 11) A plurality of solder ball lands respectively formed in the plurality of conductive via holes 13 electrically connecting the plurality of conductive traces 12 on the upper and lower surfaces with each other, and the plurality of conductive traces 12 on the lower surface of the resin substrate 11. 14, a mold runner gate 17 formed of a conductive metal thin film serving as an inflow path for molten molding compound from one corner portion of the upper surface of the upper surface of the resin substrate 11 to the semiconductor chip mounting portion 16, and a plurality of conductive traces ( The non-conductive solder mask is coated on the entire area except the solder ball land 14 and the end adjacent to the semiconductor chip mounting part 12 of the semiconductor chip mounting part 16 to insulate each other and to protect from harmful external environment. 15, wherein the mold runner gate 17 of the printed circuit board 10 ′ is formed on a ground ring formed at an outer circumference of the semiconductor chip mounting portion 16 via a predetermined conductive trace 22 for ground ( 25) is electrically connected.
한편, 이러한 인쇄 회로 기판을 구비하여 반도체 패키지가 제조되는 과정중 반도체 칩(도시되지 않음)과 상기 인쇄 회로 기판의 도전성 트레이스(12)는 서로 전도성 와이어(도시되지 않음)에 의해 본딩이 이루어지게 되는데 이때 상기 그라운드 링(25)에 연결된 게이트(17)가 중요한 역할을 한다.Meanwhile, during the process of manufacturing a semiconductor package having such a printed circuit board, a semiconductor chip (not shown) and the conductive trace 12 of the printed circuit board are bonded to each other by conductive wires (not shown). In this case, the gate 17 connected to the ground ring 25 plays an important role.
이를 좀더 도 2를 참조하여, 자세히 설명하면 반도체 칩과 수지회로인쇄 회로 기판의 도전성 트레이스(12)을 전도성 와이어(23)로 연결시키는 제조 공정중에 상기 전도성 와이어의 적절한 본딩 여부를 판단하여야 하는데, 이때, 상기 게이트(17)가 중요한 역할을 한다는 것이다. 즉, 상기 와이어 본딩의 적절한 본딩 및 개방 상태를 감지하는 장치로서 보통 WBMS을 이용하게 되는데 상기 WBMS의 접지선(18)은 반도체 칩과 인쇄 회로 기판의 도전성 트레이스(12)가 전도성 와이어로 본딩되는 동안 상기 게이트(17)에 항상 접지되어 있다. 이와 같이 WBMS의 접지선(18)이 게이트(17)에 연결되어 있음으로서 전도성 와이어(23)가 도전성 트레이스(12)과 반도체 칩을 적절히 본딩하고 있는지의 여부를 판단하게 되는데 이것의 원리를 간단히 설명하면 다음과 같다.Referring to FIG. 2, in detail, it is necessary to determine whether the conductive wire is properly bonded during the manufacturing process of connecting the conductive trace 12 of the semiconductor chip and the resin circuit printed circuit board with the conductive wire 23. The gate 17 plays an important role. That is, WBMS is commonly used as a device for detecting proper bonding and open state of the wire bonding, wherein the ground wire 18 of the WBMS is formed while the conductive trace 12 of the semiconductor chip and the printed circuit board is bonded with the conductive wire. It is always grounded to the gate 17. As such, since the ground wire 18 of the WBMS is connected to the gate 17, it is determined whether the conductive wire 23 properly bonds the conductive trace 12 and the semiconductor chip. As follows.
도 2에 도시된 바와 같이, WBMS의 접지선(18)을 상기 게이트(17)에 연결하면 그라운드 링(25)(도 1a 참조), WBMS의 접지선(18)이 연결된 게이트(17)는 서로 통전되어 그라운드 상태가 된다. 그 상태에서 상기 WBMS의 캐필러리(CP)의 전도성 와이어(23)로 반도체 칩(1)의 다수의 본드 패드(도시하지 않음) 및 다수의 도전성 트레이스(12)를 순차적으로 왕복하면서 본딩하게 되면 각 상태에 따라 일정하게 출력되어야 할 전기 저항 또는 전류값이 상기 WBMS에 의해 검사되며 그 검사된 값을 상기 WBMS에 미리 프로그램된 값과 비교함으로서 와이어의 본딩 불량 여부를 판단하게 되는 것이다.As shown in FIG. 2, when the ground line 18 of the WBMS is connected to the gate 17, the ground ring 25 (see FIG. 1A) and the gate 17 to which the ground line 18 of the WBMS is connected are energized with each other. The ground state is entered. In this state, when the plurality of bond pads (not shown) and the plurality of conductive traces 12 of the semiconductor chip 1 are bonded with the conductive wires 23 of the capillary CP of the WBMS in sequence, The electric resistance or current value that should be constantly output according to each state is inspected by the WBMS, and the bonding value is compared with a value pre-programmed in the WBMS to determine whether the wire is badly bonded.
도 3은 도 1과는 다른 형태의 기판의 하부에 열도체가 형성된 BGA 반도체 패키지의 제조에 이용되는 인쇄회로기판의 단면도로서, 이를 참조하여 그 구조를 간단히 설명하기로 한다.3 is a cross-sectional view of a printed circuit board used in manufacturing a BGA semiconductor package in which a thermal conductor is formed on a lower part of a substrate different from that of FIG. 1, and the structure thereof will be briefly described.
중앙부에 웰지역(42)이 형성된 수지 기판(11)과; 상기한 수지 기판(11)의 상면에 소정의 회로 패턴을 이루는 다수의 도전성 트레이스(12)와; 수지 기판(11) 상면의 다수의 도전성 트레이스(12)에 각각 형성되는 다수의 솔더볼 랜드(14)와; 상기한 수지 기판(11) 상면의 회로 패턴상에 코팅되어 상기한 다수의 도전성 트레이스 상호간을 절연 및 보호하는 솔더 마스크(15)와; 접착층(38)을 개재하여 상기 회로 기판의 하면에, 상기 회로기판의 동일한 직선거리로 부착되며, 보호층(40)이 형성된 반대쪽면은 외부에 노출되어 있는 열도체(34)와; 상기 회로 기판(11)의 칩 탑재부인 상기 회로 기판의 웰(42) 지역내의 상기 열도체(34)의 상면 중앙부에 접착제(36)을 개재하여 부착되며 와이어(23)에 의해 상기 도전성 트레이스(12)와 전기적으로 결합되어 있는 반도체 칩(1)으로 구성되어 있다.A resin substrate 11 having a well region 42 formed in a central portion thereof; A plurality of conductive traces 12 forming a predetermined circuit pattern on the upper surface of the resin substrate 11; A plurality of solder ball lands 14 formed on the plurality of conductive traces 12 on the upper surface of the resin substrate 11; A solder mask 15 coated on a circuit pattern on the upper surface of the resin substrate 11 to insulate and protect the plurality of conductive traces from each other; A heat conductor 34 attached to the lower surface of the circuit board via the adhesive layer 38 at the same straight line distance as the circuit board, and having an opposite surface on which the protective layer 40 is formed; The conductive trace 12 is attached to the center of the upper surface of the thermal conductor 34 in the region of the well 42 of the circuit board 11, which is a chip mounting part of the circuit board 11, via an adhesive 36 and by a wire 23. It is composed of a semiconductor chip (1) which is electrically coupled with the.
하지만, 도 3에서와 같은 인쇄회로 기판에서는 칩 탑재부인 웰 지역내인 열도체(34)의 상면 중앙부에는 흑화(Black Oxidized) 처리되어 있음으로, 반도체 칩(1)이 탑재되는 부위가 전기적 도통이 되지 않은 격리부분으로 되어 있어 전기적 신호에 의해 와이어 본딩된 반도체 칩(1)과 각 도전성 트레이스(12) 사이의 전기적 도통이 되지 않기 때문에, 도 2에서의 WBMS를 사용하여 와이어 본딩검사를 수행할 수 없게 된다. 따라서, 와이어 본딩 작업자가 600EA 이상인 와이어의 불량 검사를 시각적으로 검사할 수 밖에 없음으로 와이어 본딩 검사의 정확성을 기여하지 못하고, 또한, 인적, 물적, 시간적 손실을 발생 시켜 생산성 및 제품의 신뢰도를 약화시키는 문제점이 있었다.However, in the printed circuit board as shown in FIG. 3, since black oxide is treated at the center of the upper surface of the thermal conductor 34 in the well region, which is the chip mounting portion, the portion where the semiconductor chip 1 is mounted is electrically conductive. Because of the non-isolated portion, there is no electrical conduction between the wire-bonded semiconductor chip 1 and each conductive trace 12 by an electrical signal, so that the wire bonding test can be performed using the WBMS in FIG. There will be no. Therefore, the wire bonding worker has no choice but to visually inspect the defect inspection of the wire of 600EA or more, which does not contribute to the accuracy of the wire bonding inspection, and also causes loss of human, material, and time, thereby weakening productivity and product reliability. There was a problem.
따라서 본 발명은 첫 번째 목적은 와이어 본딩시, 하부에 접지용 돌기가 형성된 그라운드용 클램프(Clamp)를 사용하여 WBMS에 의해 와이어 본딩된 반도체 패키지의 와이어 본딩 불량을 용이하게 검사할 수 있는 볼 그리드 어레이( Ball Grid Array) 반도체 패키지의 와이어 본딩 검사 방법을 제공하는 것에 있다.Therefore, the first object of the present invention is a ball grid array that can easily inspect the wire bonding failure of the semiconductor package wire-bonded by WBMS by using a grounding clamp having a grounding protrusion formed at the bottom during wire bonding. (Ball Grid Array) An object of the present invention is to provide a wire bonding inspection method for a semiconductor package.
본 발명의 다른 목적은 와이어 본딩시, 상기 첫 번째 목적을 위한 와이어 본딩용 클램프를 제공하는 것에 있다.Another object of the present invention is to provide a wire bonding clamp for the first object at the time of wire bonding.
도 1a 및 도 1b 는 종래의 BGA 반도체 패키지의 제조에 이용되는 통상적인 인쇄회로기판(10′)의 평면도 및 저면도이다.1A and 1B are a plan view and a bottom view of a conventional printed circuit board 10 'used in the manufacture of a conventional BGA semiconductor package.
도 2 는 종래의 볼 그리드 어레이(Ball Grid Array) 반도체 패키지의 와이어 본딩시, 반도체 패키지의 와이어 본딩 검사 방법을 나타낸 도면이다.FIG. 2 is a view illustrating a wire bonding inspection method of a semiconductor package when wire bonding of a conventional ball grid array semiconductor package is performed.
도 3 은 도 1과는 다른 형태의 BGA 반도체 패키지의 제조에 이용되는 인쇄회로기판의 단면도이다.3 is a cross-sectional view of a printed circuit board used in manufacturing a BGA semiconductor package having a different form from that in FIG. 1.
도 4는 본 발명에 따라 볼 그리드 어레이(Ball Grid Array) 반도체 패키지의 와이어 본딩시, 저면에 도전성의 접지용 돌기가 형성된 클램프(20)를 프레싱한 상태를 나타낸 도면이다.FIG. 4 is a view showing a state in which a clamp 20 having a conductive grounding protrusion formed on a bottom thereof is pressed during wire bonding of a ball grid array semiconductor package according to the present invention.
도 5 는 본 발명에 따라 와이어 본딩된 볼 그리드 어레이(Ball Grid Array) 반도체 패키지의 와이어 본딩 방법과 와이어 본딩된 반도체 패키지의 검사 방법을 나타낸 도면이다.FIG. 5 illustrates a wire bonding method of a wire bonded ball grid array semiconductor package and an inspection method of a wire bonded semiconductor package according to the present invention.
- 도면중 주요부에 대한 부호의 설명 --Explanation of symbols for the main parts in the drawing-
1 ; 칩 10 ; 인쇄회로 기판One ; Chip 10; Printed circuit board
2 ; 본드 패드 3 ; 본드 핑거2 ; Bond pads 3; Bond finger
11 ; 수진기판 12 ; 도전성 트레이스11; Resin substrate 12; Conductive trace
13 ; 도전성 비아홀 14 ; 솔더볼 랜드13; Conductive via holes 14; Solder ball land
15 ; 솔더마스크 16 ; 반도체칩 탑재부15; Solder mask 16; Semiconductor chip mounting part
17 ; 몰드 런너 게이트 18 ; 접지선17; Mold runner gate 18; Ground wire
20 ; 클램프 21 ; 접지용 돌기20; Clamp 21; Grounding protrusion
22 ; 그라운드용 도전성 트레이스 24 ; 그라운드용 솔더볼랜드22; Conductive traces 24 for ground; Ground Solder Borland
34 ; 열도체 36 ; 접착제34; Thermal conductor 36; glue
38 ; 접착층 40 ; 보호층38; Adhesive layer 40; Protective layer
42 ; 웰지역42; Well Area
상기한 바와 같은 본 발명의 목적을 달성하기 위한 본 발명에 따른 볼 그리드 어레이(Ball Grid Array) 반도체 패키지의 와이어 본딩 검사 방법은, 수지기판 상면 중앙부의 반도체 칩 탑재판에 반도체 칩이 탑재되고, 상기 반도체 칩 탑재판으로부터 일정거리 이격해서 형성된 상기 수지기판 상면의 다수의 도전성 트레이스에 적어도 하나의 그라운드용 솔더볼 랜드가 형성되어 있는 회로기판을 제공하는 단계와, 일측에는 접지선을 가지며, 타측에는 캐필러리를 갖는 WBMS를 제공하는 단계와, 하부면 전체에 걸쳐 어레이상으로 다수의 전도성 돌기가 형성되어, 상기 전도성 돌기가 형성된 하부면이 상기 와이어로 본딩되는 본드 핑거를 제외한 상기 수지 기판의 상면부를 눌러줌으로써 회로 기판을 고정,지지하기 위한 클램프를 제공하는 단계와, 상기 WBMS의 접지선을 상기 클램프로 연결하고 상기 전도성 돌기가 형성된 하부면이 상기 와이어로 본딩되는 본드 핑거를 제외한 상기 수지 기판의 상면부를 눌러주어 상기 다수의 전도성 돌기부가 상기 적어도 하나의 그라운드용 솔더볼 랜드와 전기적으로 접속하는 단계와, 상기 WBMS의 캐필러리의 전도성 와이어로 반도체 칩과 회로기판의 다수의 본드 핑거를 순차적으로 왕복하면서 각각 본딩하되, 작업도중, 각각의 와이어 본딩된 상태에 따라 일정하게 출력되어야 할 전기 저항 또는 전류값을 상기 WBMS의해 검사하는 것에 의해 와이어의 본딩 불량 여부를 판단하는 단계로 구성된다.In the wire bonding inspection method of the ball grid array semiconductor package according to the present invention for achieving the object of the present invention as described above, the semiconductor chip is mounted on the semiconductor chip mounting plate of the upper surface of the resin substrate, Providing a circuit board having at least one ground solder ball land formed on a plurality of conductive traces of the upper surface of the resin substrate formed at a predetermined distance from the semiconductor chip mounting plate, and having a ground line on one side and a capillary on the other side Providing a WBMS having a plurality of conductive protrusions formed in an array over the entire lower surface, and pressing the upper surface portion of the resin substrate except for a bond finger in which the lower surface on which the conductive protrusion is formed is bonded with the wire; Providing a clamp for fixing and supporting a circuit board, and contacting the WBMS. The plurality of conductive protrusions are electrically connected to the at least one ground solder ball land by connecting a branch line with the clamp and pressing the upper surface of the resin substrate except for a bond finger in which the lower surface on which the conductive protrusion is formed is bonded with the wire. And bonding each of the plurality of bond fingers of the semiconductor chip and the circuit board sequentially with the conductive wires of the capillary of the WBMS, respectively, while the electrical resistance to be constantly output according to the state of each wire bonding. Or determining whether the wire is badly bonded by inspecting the current value by the WBMS.
또한, 상기한 바와 같은 본 발명의 목적을 달성하기 위한 볼 그리드 어레이(Ball Grid Array) 반도체 패키지 와이어 본딩용 클램프는, 수지기판 상면 중앙부의 반도체 칩 탑재판에 반도체 칩이 탑재되고, 상기 반도체 칩 탑재판으로부터 일정거리 이격해서 형성된 상기 수지기판 상면의 다수의 도전성 트레이스에 적어도 하나의 그라운드용 솔더볼 랜드가 형성되어 있는 회로기판를 와이어 본딩하기 위해, 상기 와이어로 본딩되는 본드 핑거 및 상기 반도체칩을 제외한 상기 수지 기판의 상면부를 그 하부면이 프레싱함으로써 회로 기판을 고정,지지하기 위한 클램프에 있어서,In addition, in the ball grid array semiconductor package wire bonding clamp for achieving the object of the present invention as described above, the semiconductor chip is mounted on the semiconductor chip mounting plate in the center of the upper surface of the resin substrate. In order to wire-bond circuit boards having at least one ground solder ball land formed on a plurality of conductive traces on the upper surface of the resin substrate formed at a predetermined distance from the plate, the resins other than the bond fingers and the semiconductor chips bonded by the wires In the clamp for fixing and supporting the circuit board by pressing the lower surface of the upper surface of the substrate,
상기 클램프의 상기 하부면 전체에 걸쳐 어레이상으로 다수의 전도성 돌기가 형성되어 상기 적어도 하나 이상의 전도성 돌기가 상기 수지 기판의 적어도 하나의 그라운드용 솔더볼 랜드와 전기적으로 접속되는 것을 특징으로 한다.A plurality of conductive protrusions are formed in an array over the entire lower surface of the clamp, so that the at least one conductive protrusion is electrically connected to at least one ground solder ball land of the resin substrate.
상기 전도성 돌기는 라운드(round) 형, 원주형 돌기, 또는 삼각뿔형등의 형상이 가능하다.The conductive protrusion may have a shape such as a round shape, a columnar protrusion, or a triangular pyramid.
이하, 본 발명을 첨부 도면을 참조하여 더욱 상세히 설명하기로 한다.Hereinafter, the present invention will be described in more detail with reference to the accompanying drawings.
도 4는 본 발명에 따라 볼 그리드 어레이(Ball Grid Array) 반도체 패키지의 와이어 본딩을 위하여 회로 기판(11)상에, 인쇄회로 기판을 와이어 본딩시, 그 상면에서 고정 지지하기 위하여, 저면에 도전성의 접지용 돌기(21)가 형성된 클램프(20)를 프레싱한 상태를 나타낸 도면으로서, 여기에 도시된 BGA 반도체 패키지의 제조에 이용되는 인쇄회로기판은 상술한 도 3에서 설명한 인쇄회로 기판과는, 수지 기판(11) 상면의 다수의 도전성 트레이스(12)에 각각 형성되는 다수의 솔더볼 랜드가 적어도 하나이상의 그라운드용 솔더볼 랜드(24)를 갖는 점을 제외하고는 실질적으로 동일함으로 더 이상의 부연 설명은 생략하기로 하며, 인쇄회로 기판(11) 상면이 클램프(20)에 의해 클램핑시 접촉되는 상태에 대해 설명하기로 한다.FIG. 4 is conductive on the bottom surface of the circuit board 11 for wire bonding of a ball grid array semiconductor package. The clamp 20 in which the grounding protrusion 21 is formed is pressed. The printed circuit board used for manufacturing the BGA semiconductor package shown in FIG. Since the plurality of solder ball lands respectively formed on the plurality of conductive traces 12 on the upper surface of the substrate 11 have substantially at least one solder ball land 24 for grounding, further description will be omitted. The state in which the upper surface of the printed circuit board 11 is contacted during clamping by the clamp 20 will be described.
도 4에 도시된 바와 같이, 본 발명에 의한 클램프(20)의 접지용 돌기(21)는 클램프(20)의 하면에 전체에 걸쳐 어레이 형태로 배열되고, 솔더 볼 랜드(14)의 폭보다 상당히 작게 형성되어 있음으로 클램핑시, 다수의 접지용 돌기(21)가 수지 기판 (11)상면의 솔더볼 랜드(14)의 오목부내로 압입되어 솔더볼 랜드(14)와 접촉하게 되고 최소한 하나 이상의 그라운드 솔더볼 랜드(24)와 접촉하게 되어 접지시킬 수 있게 되는 것이다.As shown in FIG. 4, the grounding protrusions 21 of the clamp 20 according to the present invention are arranged in an array form throughout the lower surface of the clamp 20 and are considerably larger than the width of the solder ball lands 14. At the time of clamping due to the small formation, a plurality of grounding protrusions 21 are pressed into the recesses of the solder ball lands 14 on the upper surface of the resin substrate 11 to come into contact with the solder ball lands 14 and at least one ground solder ball land. It comes into contact with (24) so that it can be grounded.
또한, 상기 접지용 돌기(21)는 클램핑 에어리어 전역에 형성할 수 있음으로 전체적인 클램핑의 균형을 맞출 수가 있다. 또, 와이어 본딩 작업시, 인덱싱(Indexing)의 차이나, 인쇄 회로 기판의 종류에 따라 그라운드 용 솔더볼 랜드(24)의 위치가 변경되더라도, 접지용 돌기(21)가 클램핑 에어리어 전역에 걸쳐 형성되어 있음으로, 클램프를 변경할 필요가 없는 장점이 있다.In addition, the grounding protrusion 21 can be formed in the entire clamping area, so that the overall clamping can be balanced. In addition, even when the position of the ground solder ball land 24 is changed depending on the difference in indexing during the wire bonding operation or the type of the printed circuit board, the grounding projections 21 are formed throughout the clamping area. There is no need to change the clamp.
또한, 접지용 돌기의 재질로는 금속 또는 도전성 재료와 같은 전기적 도통이 가능한 모든 물질이 가능하며, 그 형상은 제한 적인 것은 아니나, 그라운드용 솔더볼 랜드(24)와의 접촉이 용이하도록 라운드형, 원주형, 직사각형 또는 삼각뿔형이 바람직하다.In addition, the material of the grounding protrusion may be any material capable of electrical conduction such as a metal or a conductive material, and the shape of the grounding protrusion is not limited, but is round or columnar to facilitate contact with the ground solder ball land 24. , Rectangular or triangular pyramid is preferred.
또한, 본 발명에 있어, 상기 열도체의 유무는 선택적이며, 도시되지 않아지만, 열도체 없이 수지기판 상면 중앙부의 반도체 칩 탑재판에 반도체 칩을 탑재하고, 상기 반도체 칩 탑재판으로부터 일정거리 이격해서 형성된 상기 수지기판 상면의 다수의 도전성 트레이스에 적어도 하나의 그라운드용 솔더볼 랜드를 형성시킨 회로기판을 사용하여도 무방하다.In addition, in the present invention, the presence or absence of the heat conductor is optional and not shown, but the semiconductor chip is mounted on the semiconductor chip mounting plate at the center of the upper surface of the resin substrate without the thermal conductor, and is spaced apart from the semiconductor chip mounting plate by a predetermined distance. A circuit board having at least one ground solder ball land formed on a plurality of conductive traces on the upper surface of the resin substrate may be used.
도 5는 본 발명에 따라 와이어 본딩된 볼 그리드 어레이(Ball Grid Array) 반도체 패키지의 와이어 본딩 방법과 와이어 본딩된 반도체 패키지의 검사 방법을 나타낸 도면으로서, 이를 상세히 설명하면 다음과 같다.5 is a view illustrating a wire bonding method of a wire bonded ball grid array semiconductor package and an inspection method of a wire bonded semiconductor package according to the present invention.
우선, WBMS 일측의 접지선(18)을 클램프(20)로 전기적으로 연결하면, 도 4에 도시한 바와 같이, 클램프(20)의 접지용 돌기(21)가 그라운드용 솔더볼 랜드(24)에 접촉되어 있음으로 이들은 서로 통전되어 항상 접지된 상태가 된다.First, when the ground wire 18 on one side of the WBMS is electrically connected to the clamp 20, as shown in FIG. 4, the grounding protrusion 21 of the clamp 20 contacts the ground solder ball land 24. They are energized with each other and are always grounded.
이와 같이 접지된 상태에서, 상기 WBMS의 타측의 전기적으로 연결된 캐필러리(CP)의 전도성 와이어로 반도체 칩(1)의 다수의 본드 패드(30)와 및 수지회로기판(11)의 다수의 본드 핑거(32)를 순차적으로 왕복하면서 본딩하게 되며, 이러한 본딩 작업도중에 와이어 본딩 상태에 따라 일정하게 출력되어야 할 전기 저항 또는 전류값이 상기 WBMS의해 검사되며 그 검사된 값을 상기 WBMS에 미리 프로그램된 값과 비교함으로서 와이어의 본딩 불량 여부를 판단하게 되는 것이다.In the grounded state as described above, the plurality of bond pads 30 of the semiconductor chip 1 and the plurality of bonds of the resin circuit board 11 are electrically connected wires of the capillary CP electrically connected to the other side of the WBMS. The fingers 32 are bonded to each other while being sequentially reciprocated, and during this bonding operation, the electric resistance or current value to be constantly output according to the wire bonding state is checked by the WBMS, and the checked value is pre-programmed into the WBMS. By comparing with, it is determined whether the wire is poorly bonded.
이상에서와 같이 본 발명은 비록 상기의 실시예에 한하여 설명하였지만 여기에만 한정되지 않으며, 본 발명의 범주 및 사상을 벗어나지 않는 범위내에서 여러가지로 변형된 실시예도 가능할 것이다.As described above, although the present invention has been described with reference to the above embodiments, the present invention is not limited thereto, and various modified embodiments may be possible without departing from the scope and spirit of the present invention.
따라서 상술한 바와 같이, 볼 그리드 어레이 반도체 패키지의 제조공정 중의 와이어 본딩시, 클램프의 접지용 돌기가 그라운드용 솔더볼 랜드에 접촉되도록 한 상태로 WBMS를 상태로 와이어 본딩된 반도체 패키지의 와이어 본딩 불량을 검사하는 것에 의해 와이어 본딩 검사의 정확성을 기여하고, 또한, 인적, 물적, 시간적손실을 발생 시켜 생산성 및 제품의 신뢰성를 향상할 수 있는 효과가 있다.Therefore, as described above, during the wire bonding during the manufacturing process of the ball grid array semiconductor package, the wire bonding defect of the semiconductor package wire-bonded with the WBMS in the state that the grounding projection of the clamp is in contact with the ground solder ball land is inspected. By contributing to the accuracy of the wire bonding inspection, and also to the loss of human, material, and time, there is an effect that can improve the productivity and reliability of the product.
Claims (6)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-1999-0056415A KR100377469B1 (en) | 1999-12-10 | 1999-12-10 | Clamp for Bonding Wire of Ball Grid Array Semiconductor Packages and Method for Checking the Bonding Wire Using the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-1999-0056415A KR100377469B1 (en) | 1999-12-10 | 1999-12-10 | Clamp for Bonding Wire of Ball Grid Array Semiconductor Packages and Method for Checking the Bonding Wire Using the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010055261A KR20010055261A (en) | 2001-07-04 |
| KR100377469B1 true KR100377469B1 (en) | 2003-03-26 |
Family
ID=19624769
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-1999-0056415A KR100377469B1 (en) | 1999-12-10 | 1999-12-10 | Clamp for Bonding Wire of Ball Grid Array Semiconductor Packages and Method for Checking the Bonding Wire Using the same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100377469B1 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100694417B1 (en) * | 2000-12-30 | 2007-03-12 | 앰코 테크놀로지 코리아 주식회사 | Clamp for Bonding Wire of Ball Grid Array Semiconductor Packages and Method for Checking the Bonding Wire Using the same |
| EP1928024A1 (en) * | 2006-12-01 | 2008-06-04 | Axalto SA | Carrier film for chip modules which is adapted for automatic control of wiring and method of manufacturing chip modules |
| CN106158680B (en) * | 2015-04-02 | 2019-06-25 | 展讯通信（上海）有限公司 | A kind of chip-packaging structure detection system |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR950009996A (en) * | 1993-09-21 | 1995-04-26 | 아라이 가즈오 | Wire bonding equipment |
| KR970025821U (en) * | 1995-11-17 | 1997-06-20 | 현대전자산업주식회사 | Clamp device of wire bonder |
| WO1998050952A1 (en) * | 1997-05-07 | 1998-11-12 | Signetics Kp Co., Ltd. | Ball grid array semiconductor package and method for making the same |
| KR19980065524U (en) * | 1997-05-01 | 1998-12-05 | 황인길 | Inner lead clamp structure of wire bonding equipment |
| KR19990042389A (en) * | 1997-11-26 | 1999-06-15 | 김규현 | METHOD AND APPARATUS FOR DETECTING WIRE BONDING OF A WIRE BINDING MACHINE |
| KR19990053012A (en) * | 1997-12-23 | 1999-07-15 | 윤종용 | Mounting system of the semiconductor package board to the probe card |
| US6085962A (en) * | 1997-09-08 | 2000-07-11 | Micron Technology, Inc. | Wire bond monitoring system for layered packages |
-
1999
- 1999-12-10 KR KR10-1999-0056415A patent/KR100377469B1/en not_active IP Right Cessation
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR950009996A (en) * | 1993-09-21 | 1995-04-26 | 아라이 가즈오 | Wire bonding equipment |
| KR970025821U (en) * | 1995-11-17 | 1997-06-20 | 현대전자산업주식회사 | Clamp device of wire bonder |
| KR19980065524U (en) * | 1997-05-01 | 1998-12-05 | 황인길 | Inner lead clamp structure of wire bonding equipment |
| WO1998050952A1 (en) * | 1997-05-07 | 1998-11-12 | Signetics Kp Co., Ltd. | Ball grid array semiconductor package and method for making the same |
| US6085962A (en) * | 1997-09-08 | 2000-07-11 | Micron Technology, Inc. | Wire bond monitoring system for layered packages |
| KR19990042389A (en) * | 1997-11-26 | 1999-06-15 | 김규현 | METHOD AND APPARATUS FOR DETECTING WIRE BONDING OF A WIRE BINDING MACHINE |
| KR19990053012A (en) * | 1997-12-23 | 1999-07-15 | 윤종용 | Mounting system of the semiconductor package board to the probe card |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010055261A (en) | 2001-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0180331B1 (en) | Ball grid array type of semiconductor device | |
| JPH0621173A (en) | Manufacture of semiconductor device provided with contact for test use only | |
| JP2997746B2 (en) | Printed circuit board | |
| US20050248011A1 (en) | Flip chip semiconductor package for testing bump and method of fabricating the same | |
| US6750534B2 (en) | Heat spreader hole pin 1 identifier | |
| US6828671B2 (en) | Enhanced BGA grounded heatsink | |
| JPH04273451A (en) | Semiconductor device | |
| KR100377469B1 (en) | Clamp for Bonding Wire of Ball Grid Array Semiconductor Packages and Method for Checking the Bonding Wire Using the same | |
| KR100377468B1 (en) | Clamp for Bonding Wire of Ball Grid Array Semiconductor Packages and Method for Checking the Bonding Wire Using the same | |
| KR100694417B1 (en) | Clamp for Bonding Wire of Ball Grid Array Semiconductor Packages and Method for Checking the Bonding Wire Using the same | |
| JPH08279588A (en) | Semiconductor integrated circuit device and manufacturing method therefor | |
| KR960035997A (en) | Semiconductor package and manufacturing method | |
| KR100199286B1 (en) | Chip-scale package having pcb formed with recess | |
| JP2885202B2 (en) | Inspection jig for semiconductor package | |
| KR100357880B1 (en) | Printed Circuit Board for Semiconductor Packages | |
| KR100352121B1 (en) | Printed Circuit Board | |
| KR100199854B1 (en) | Leadframes for chip scale package and chip scale package using them | |
| US6392425B1 (en) | Multi-chip packaging having non-sticking test structure | |
| KR100247507B1 (en) | Printed circuit board of matrix type | |
| KR100357879B1 (en) | Printed Circuit Board for Semiconductor Packages | |
| KR100195512B1 (en) | Chip scale package and method for manufacturing the same | |
| KR100247909B1 (en) | Semiconductor device | |
| KR19980019655A (en) | Chip scale package | |
| KR100308397B1 (en) | Circuit Board Structure of Semiconductor Package and Grounding Method Using Circuit Board | |
| KR19990059033A (en) | Ball Grid Array Semiconductor Package Using Flexible Circuit Boards |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110314 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |