KR100376879B1 - 스틱킹이 없는 정전척 - Google Patents

스틱킹이 없는 정전척 Download PDF

Info

Publication number
KR100376879B1
KR100376879B1 KR10-2000-0064704A KR20000064704A KR100376879B1 KR 100376879 B1 KR100376879 B1 KR 100376879B1 KR 20000064704 A KR20000064704 A KR 20000064704A KR 100376879 B1 KR100376879 B1 KR 100376879B1
Authority
KR
South Korea
Prior art keywords
electrode
electrostatic chuck
esc
node
conductive ceramic
Prior art date
Application number
KR10-2000-0064704A
Other languages
English (en)
Other versions
KR20020034432A (ko
Inventor
박병호
이원옥
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2000-0064704A priority Critical patent/KR100376879B1/ko
Publication of KR20020034432A publication Critical patent/KR20020034432A/ko
Application granted granted Critical
Publication of KR100376879B1 publication Critical patent/KR100376879B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833—Details of electrostatic chucks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

본 발명은 웨이퍼로부터 하전 입자를 추출하는 도전성 세라믹 부분과 각 전극들 사이의 상호간 전위 차이를 이용하여 정전척(ESC)의 기본 동작을 유지하도록 하는 동시에 정전척(ESC) 전원이 차단될 경우 웨이퍼와 정전척(ESC) 구성 요소간의 전위차를 상쇄시킴으로써, 스틱킹 현상이 발생하지 않는 정전척(ESC)에 관한 것이다. 이를 위해, 본 발명의 스틱킹이 없는 정전척은 정전척의 알루미늄 몸체부와, 상기 알루미늄 몸체부의 상부에 구성되며, 상부 중앙에 웨이퍼와 접촉되는 도전성 세라믹부가 위치하고, 상기 도전성 세라믹부의 좌우에 제 1 전극과 제 2 전 극이 위치하며, 상기 제 2 전극의 전압을 분압한 신호에 의해 상기 제 1 전극의 전위를 상기 알루미늄 몸체부로 방전시키는 제 1 스위칭 소자와, 상기 제 1 전극의 전압을 분압한 신호에 의해 상기 제 2 전극의 전위를 상기 알루미늄 몸체부로 방전시키는 제 2 스위칭 소자와, 상기 제 2 전극의 전압을 분압한 신호에 의해 상기 도전성 세라믹부를 통한 상기 웨이퍼의 잔류 전하를 상기 알루미늄 몸체부로 방전시키는 제 3 스위칭 소자를 구비한 비전도성 세라믹 영역부를 포함하여 이루어진다.

Description

스틱킹이 없는 정전척{STICKING FREE ELECTROSTATIC CHUCK}
본 발명은 스틱킹(sticking)이 없는 정전척(electrostattic chuck : ESC)에 관한 것으로, 특히 잉여 하전 입자의 축적(accumulation)을 근본적으로 막아 스티킹 현상이 발생하지 않는 정전척(ESC)에 관한 것이다.
플라즈마(plasma) 방전을 이용한 식각 장비의 경우 정전척(ESC)이 필수적인부품으로 자리 잡았으나, 플라즈마 방전시 척(chuck)에 축척된 하전입자에 의한 정전력(electro static force)에 의해서 공정이 끝난 이후 상당시간이 경과해도 웨이퍼(wafer)가 척(chuck)으로 부터 분리되기 어려운 현상(스틱킹(sticking) 현상)이 존재한다. 이를 해결하기 위해서는 종래에는 추가적인 공정 단계가 요구되었다.
그러면, 도면을 참조하여 종래의 정전척(ESC)의 구성 및 동작, 그리고 문제점에 대해 설명한다.
도 1은 종래의 단일 전극을 갖는 정전척(ESC)의 구성을 간단히 도시한 것으로, 정전척 전극(3)과 접지전압(Vss) 사이에 직렬접속된 캐패시터(2) 및 고주파(RF) 전원부(1)와, 상기 정전척 전극(3)과 접지전압(Vss) 사이에 직렬접속된 저역 통과 필터부(5) 및 ESC 전원부(6)로 구성된다. 그리고, 상기 정전척 전극(3)의 상부에는 웨이퍼(4)가 플라즈마(7) 분위기 속에 놓여 있다. 여기서, 저역 통과 필터부(5)는 척(chuck)에 인가된 고주파 전원이 ESC 전원부(6)로 흘러들어오는 것을 차단하는 역할을 한다.
도시된 바와 같이, 종래의 단일 전극을 갖는 정전척(ESC)은 고주파(RF) 전극(1) 및 정전척이 하나의 전극을 공유하는 형태이며, 플라즈마를 통해서 폐루프(closed loop)가 형성된다.
도 2은 종래의 2개의 전극을 갖는 정전척(ESC)의 구성을 간단히 도시한 것으로, 정전척 제 1 전극(3)과 접지전압(Vss) 사이에 직렬접속된 캐패시터(2) 및 고주파(RF) 전원부(1)와, 상기 정전척 제 1 전극(3) 및 정전척 제 2 전극(13)에 공통으로 접속된 저역 통과 필터부(5)와, 상기 저역 통과 필터부(5) 및 접지전압(Vss) 사이에 병렬접속된 제 1 ESC 전원부(6) 및 제 2 ESC 전원부(8)로 구성된다. 그리고, 상기 정전척 제 1 및 제 2 전극(3, 13)의 상부에는 웨이퍼(4)가 플라즈마(7) 분위기 속에 놓여 있다.
도시된 바와 같이, 종래의 2개의 전극을 갖는 정전척(ESC)은 고주파 전극 내에 플러스(plus) 전극과 마이너스(minus) 전극을 두어 플라즈마의 방전 여부와 상관없이 웨이퍼를 정전력으로 흡착하는 구조로 되어 있다.
도 3은 종래의 3개의 전극을 갖는 정전척(ESC)의 구성을 간단히 도시한 것으로, 정전척과 접지전압(Vss) 사이에 직렬접속된 캐패시터(2) 및 고주파(RF) 전원부(1)와, 정전척 제 2 전극(13) 및 제 2 ESC 전원부(11) 사이에 접속되고, 정전척 제 1 전극(3) 및 제 1 ESC 전원부(12) 사이에 공통접속된 저역 통과 필터부(5)로 구성된다. 그리고, 상기 정전척 제 1 및 제 2 전극(3, 13)의 상부에는 웨이퍼(4)가 플라즈마(7) 분위기 속에 놓여 있다. 그리고, 상기 웨이퍼의 일측면에 정전척(ESC) 바이어스 전압을 측정하기 위한 제 3 전극(10)이 구성된다. 이때, 제 3 전극(10)은 탄소실리콘(SiC)으로 구성된다.
상기 도 2에 도시된 2개의 전극을 갖는 정전척(ESC)은 척(chuck)의 양 전극이 플라즈마의 영향으로 바이어스되기 때문에 웨이퍼(4)에 가하는 힘이 다르게 된다. 따라서 제 3 전극(10)에 의해 두 전극에 걸어 주는 전압의 기준점을 고주파(RF) 전극의 전위로 만들어 준다.
상기 구성을 갖는 종래의 정전척(ESC)은 기본적으로 정전력에 의한 척킹(chucking)을 한 이후 공정 진행중 웨이퍼에 축적된 전하를 제거하기 위한 하드웨어(hardware)적인 장치가 없다. 따라서, 정전척(ESC) 표면 물질이 가진 전도성을 이용해서 웨이퍼에 축적된 전하를 방전시키게 된다. 이 과정은 웨이퍼와 척(chuck)간의 접촉 저항과 웨이퍼에 의해서 형성된 정전 용량(capacitance)에 의한 RC에 비례해서 스티킹(sticking) 시간이 정해지며 척(chuck)의 제작 공정상에서도 매우 어려운 문제이다. 따라서, 종래의 정전척(ESC)은 이러한 스티킹 현상을 제거하기 위해서 특별히 공정 단계를 추가로 사용하게 되어 공정 시간이 늘어날 뿐만 아니라 제작 공정상의 어려움과 비용이 추가되는 문제점이 있었다.
따라서, 본 발명은 상기 문제점을 해결하기 위하여 이루어진 것으로, 본 발명의 목적은 웨이퍼로부터 하전 입자를 추출하는 도전성 세라믹(ceramic) 부분과 각 전극들 사이의 상호간 전위 차이를 이용하여 정전척(ESC)의 기본 동작을 유지하도록 하는 동시에 정전척(ESC) 전원이 차단될 경우 웨이퍼와 정전척(ESC) 구성 요소간의 전위차를 상쇄시킴으로써, 스틱킹 현상이 발생하지 않는 정전척(ESC)을 제공하는데 있다.
상기 목적을 달성하기 위하여, 본 발명의 스틱킹이 없는 정전척은,
정전척의 알루미늄 몸체부와,
상기 알루미늄 몸체부의 상부에 구성되며, 상부 중앙에 웨이퍼와 접촉되는 도전성 세라믹부가 위치하고, 상기 도전성 세라믹부의 좌우에 제 1 전극과 제 2 전극이 위치하며, 상기 제 2 전극의 전압을 분압한 신호에 의해 상기 제 1 전극의 전위를 상기 알루미늄 몸체부로 방전시키는 제 1 스위칭 소자와, 상기 제 1 전극의전압을 분압한 신호에 의해 상기 제 2 전극의 전위를 상기 알루미늄 몸체부로 방전시키는 제 2 스위칭 소자와, 상기 제 2 전극의 전압을 분압한 신호에 의해 상기 도전성 세라믹부를 통한 상기 웨이퍼의 잔류 전하를 상기 알루미늄 몸체부로 방전시키는 제 3 스위칭 소자를 구비한 비전도성 세라믹 영역부를 포함하여 이루어진 것을 특징으로 한다.
본 발명의 스틱킹이 없는 정전척에 있어서, 상기 제 1 전극과 제 2 전극은 저역 통과 필터부를 통해 정전척 전원이 각각 공급되는 것을 특징으로 한다.
본 발명의 스틱킹이 없는 정전척에 있어서, 상기 제 1 및 제 3 스위칭 소자는 NMOS 트랜지스터로 각각 구성된 것을 특징으로 한다.
본 발명의 스틱킹이 없는 정전척에 있어서, 상기 제 2 스위칭 소자는 PMOS 트랜지스터로 각각 구성된 것을 특징으로 한다.
본 발명의 스틱킹이 없는 정전척에 있어서, 상기 제 1 내지 제 3 스위칭 소자는 상기 정전척이 동작중이거나 플라즈마 전원의 인가시에는 동작이 모두 오프되고, 상기 정전척이 동작하지 않거나 상기 플라즈마 전원의 차단시에는 동작하는 것을 특징으로 한다.
도 1은 종래 기술에 따른 단일 전극을 갖는 정전척의 구성도
도 2는 종래 기술에 따른 2극 전극을 갖는 정전척의 구성도
도 3은 종래 기술에 따른 3극 전극을 갖는 정전척의 구성도
도 4는 본 발명에 의한 스틱킹이 없는 정전척의 구성도
* 도면의 주요부분에 대한 부호의 설명 *
21 : 비도전성 세라믹부 22 : 도전성 세라믹부
23 : 제 1 전극 24 : 알루미늄 몸체부
25 : NMOS트랜지스터(TR1) 26 : PMOS트랜지스터(TR2)27 : NMOS트랜지스터(TR3) 31 : 저역 통과 필터부 33 : 제 2 전극 35 : 웨이퍼
이하, 본 발명의 실시예에 관하여 첨부도면을 참조하면서 상세히 설명한다.
도 4는 본 발명의 스틱킹이 없는 정전척(ESC)을 도시한 구성도이다.
도시된 바와 같이, 본 발명의 정전척(ESC)은 비도전성 세라믹부(21)와 알루미늄 정전척 몸체부(24)로 나뉘어 진다. 상기 비도전성 세라믹부(21)위에 웨이퍼(35)가 놓여지게 되는데, 이때 웨이퍼(35)는 상기 비도전성 세라믹부(21)의 중앙에 위치한 도전성 세라믹부(22)에 접촉되게 된다.
그리고, 상기 비도전성 세라믹부(21)의 상부에는 상기 도전성 세라믹부(22)의 좌우에 제 1 ESC 전극(23)과 제 2 ESC 전극(33)이 위치한다. 그리고, 상기 제 1 ESC 전극(23)과 제 2 ESC 전극(33)으로 정전척(ESC) 전원부(32, 34)에서 발생된 전원이 저역 통과 필터부(31)를 통해 공급된다.
상기 저역 통과 필터부(31)에서 상기 제 1 ESC 전극(23)으로 전원이 공급되는 노드(Nd1)와 노드(Nd2)사이에 저항(R2)이 접속되고, 상기 노드(Nd2)와 상기 알루미늄 ESC 몸체부(24) 사이에 저항(R3)이 접속된다. 그리고, 상기 노드(Nd1)와 상기 알루미늄 ESC 몸체부(24) 사이에 NMOS 트랜지스터(TR1)(25)가 접속된다. 이때, 상기 NMOS 트랜지스터(TR1)(25)의 일측 단자와 상기 알루미늄 ESC 몸체부(24) 사이에는 저항(R1)이 추가로 구성된다.
그리고, 상기 저역 통과 필터부(31)에서 상기 제 2 ESC 전극(33)으로 전원이 공급되는 노드(Nd2)와 상기 NMOS 트랜지스터(TR1)(25)의 게이트에 접속된 노드(Nd4) 사이에 저항(R5)이 접속되고, 상기 노드(Nd5)와 상기 알루미늄 ESC 몸체부(24) 사이에 저항(R6)이 접속된다. 그리고, 게이트가 상기 노드(Nd2)에 연결된 PMOS 트랜지스터(TR2)(26)가 상기 노드(Nd2)와 상기 알루미늄 ESC 몸체부(24) 사이에 접속된다. 이때, 상기 PMOS 트랜지스터(TR2)(26)의 일측 단자와 상기 알루미늄 ESC 몸체부(24) 사이에는 저항(R4)이 추가로 구성된다.
또한, 상기 도전성 세라믹부(22)와 상기 알루미늄 ESC 몸체부(24) 사이에 직렬접속된 NMOS 트랜지스터(TR3)(27)와 저항(R7)이 구성된다. 상기 NMOS 트랜지스터(TR3)(27)는 상기 노드(Nd4)에 의해 동작되어 상기 웨이퍼(35)의 전위를 상기 저항(R7)을 통해 알루미늄 ESC 몸체부(24)로 방전시키는 역할을 한다.
상기 구성에서와 같이, 본 발명의 스틱킹이 없는 정전척(ESC)은 웨이퍼로부터 하전 입자를 추출하는 도전성 세라믹부(22)와 각 전극들 사이의 상호간 전위 차이를 이용하여 정전척(ESC)의 기본 동작을 유지하도록 저항과 트랜지스터로 구성된다.
상기 NMOS 트랜지스터(TR1, TR3)(25)(27)는 게이트에 0V 이상의 전압이 걸렸을 때에 턴온 상태를 가지며, 음의 전압이 걸렸을 경우 턴오프 된다.
상기 노드(Nd1)의 전압은 저항(R2, R3)에 의해 노드(Nd2)로 분압된다. 상기 노드(Nd2)의 전압은 제 2 트랜지스터(TR2)(26)의 게이트로 공급되어 상기 제 2 트랜지스터(TR2)(26)의 동작을 제어한다. 그리고, 상기 노드(Nd2)의 전압은 저항(R5, R6)에 의해 노드(Nd4)로 분압된다. 상기 노드(Nd4)의 전압은 상기 NMOS 트랜지스터(TR1, TR3)(25)(27)의 게이트로 각각 공급되어 상기 NMOS 트랜지스터 (TR1, TR3)(25)(27)의 동작을 제어한다.
이때, 정전척(ESC)이 정상 작동할 경우에는 상기 노드(Nd4)의 전위는 '로우' 상태가 되어 상기 NMOS 트랜지스터(TR1, TR3)(25)(27)를 턴오프시켜 상기 도전성 세라믹부(22)와 알루미늄 정전척(ESC) 몸체부(24)와의 연결을 끊는다.
그리고, 정전척(ESC) 척킹 전압이 공급되지 않을 경우는 게이트가 플로팅 (floating) 상태가 되어 NMOS 트랜지스터(TR1)(25)가 턴온되면서 웨이퍼(35) 위에 쌓인 전하가 도전성 세라믹부(22)를 통해 알루미늄 정전척(ESC) 몸체부(24)로 흘러들어와 웨이퍼(35)와 정전척(ESC) 몸체부(24)간의 전위차는 0V가 된다.
여기서, 상기 저항(R5, R6)은 전압 분압용이고 NMOS 트랜지스터(TR1, TR3)(25)(27)의 게이트 전압 공급용이므로, 매우 큰값으로 설정하여 제1 정전척(ESC) 전극(23)과 알루미늄 정전척(ESC) 몸체부(24) 사이의 전류 손실을 최소화되게 한다.
그리고, PMOS 트랜지스터(TR2)(26)는, 상기 NMOS 트랜지스터(TR1, TR3)(25)(27)와는 반대로 상기 노드(Nd2)로 0V 이하의 전압이 걸렸을 경우 턴온 상태를 유지하고, 플로팅(floating)되거나 플러스(plus) 전압이 걸렸을 경우 턴오프된다.
결과적으로, 정전척(ESC) 전압이 걸리고 플라즈마가 켜진 상태에서는 상기 NMOS 트랜지스터(TR1, TR3)(25)(27) 및 PMOS 트랜지스터(TR2)(26)가 턴오프 상태이므로 종래의 도 3에 도시된 3개의 전극을 갖는 정전척(ESC)과 동일한 동작을 하고, 플라즈마가 꺼지고 정전척(ESC) 전원이 차단되면 상기 NMOS 트랜지스터(TR1, TR3)(25)(27) 및 PMOS 트랜지스터(TR2)(26)가 동작하여 도전성 세라믹부(21), 제 1 및 제 2 정전척(ESC) 전극(23, 33), 알루미늄 정전척 몸체부(24)의 전위가 같아지게 된다.
정전척(ESC)의 모든 구성요소의 전위가 같아지고 웨이퍼(35)는 도전성 세라믹(21)과 접촉을 하고 있기 때문에 역시 같은 전위를 가지게되어 근본적으로 잔류 정전력(electrostatic force)를 제거하게 된다. 저항(R1)의 값은 각 부분의 정전 용량을 고려해서 RC 값이 비슷하게 조정된다.
이상에서 설명한 바와 같이, 종래의 정전척(ESC)에서는 웨이퍼와 정전척 (ESC)의 각 구성 요소간의 전위차에 의해서 잔류 정전력에 의한 웨이퍼 달라붙음 현상(스티킹 현상)을 야기하였으나, 본 발명은 정전척(ESC)이 동작중에서는 3개의 전극을 갖는 정전척(ESC)과 동일하게 동작을 하고, 정전척(ESC)의 전원이 차단되었을 경우에는 웨이퍼와 정전척(ESC)의 각 구성 요소간의 전위차이를 제거하여 잔류 정전력에 의한 스틱킹 현상을 방지하였다. 따라서, 스틱킹 현상을 제거하기 위한 종래에 추가되었던 공정 단계가 불필요하게 되었고, 공정 시간을 단축시킬 뿐만 아니라 정전척(ESC)의 제작에 있어서도 스틱킹 현상을 피하기 위한 제작 공정상의 어려움이 제거되는 이점이 있다.
아울러 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 당업자라면 본 발명의 사상과 범위 안에서 다양한 수정, 변경, 부가등이 가능할 것이며, 이러한 수정 변경등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.

Claims (6)

  1. 반도체 제조 장비에 있어서,
    정전척의 알루미늄 몸체부와,
    상기 알루미늄 몸체부의 상측 중앙에 웨이퍼와 접촉되도록 위치하는 도전성세라믹부와,
    상기 도전성 세라믹부의 좌우측에 제1전극과 제2전극이 위치한 비도전성 세라믹부와,
    상기 제1전극과 제1정전척전원부의 사이 및 상기 제2전극과 제2정전척전원부사이에 공통접속된 저역통과필터부를 포함하여 구성되되,
    상기 제1전극에 상기 제 2 전극의 전압을 분압한 신호에 의해 상기 제 1 전극의 전위를 상기 알루미늄 몸체부로 방전시키는 제 1 스위칭 소자가 연결되고, 상기 제2전극에 상기 제 1 전극의 전압을 분압한 신호에 의해 상기 제 2 전극의 전위를 상기 알루미늄 몸체부로 방전시키는 제 2 스위칭 소자가 연결되며, 상기 도전성세라믹부에 상기 제 2 전극의 전압을 분압한 신호에 의해 상기 도전성 세라믹부를 통한 상기 웨이퍼의 잔류 전하를 상기 알루미늄 몸체부로 방전시키는 제 3 스위칭 소자가 연결되어, 상기 제 1 내지 제 3 스위칭 소자는 상기 정전척이 동작중이거나 플라즈마 전원의 인가시에는 동작이 모두 오프되고, 상기 정전척이 동작하지 않거나 상기 플라즈마 전원의 차단시에 동작하도록 구성된 것을 특징으로하는 스틱킹이 없는 정전척.
  2. 제 1 항에 있어서, 상기 제 1 전극과 제 2 전극은,
    상기 저역 통과 필터부를 통해 정전척 전원이 각각 공급되는 것을 특징으로 하는 스틱킹이 없는 정전척.
  3. 제 1 항에 있어서, 상기 제 1 및 제 3 스위칭 소자는,
    NMOS 트랜지스터로 각각 구성된 것을 특징으로 하는 스틱킹이 없는 정전척.
  4. 제 1 항에 있어서, 상기 제 2 스위칭 소자는,
    PMOS 트랜지스터로 각각 구성된 것을 특징으로 하는 스틱킹이 없는 정전척.
  5. 삭제
  6. 제 1 항에 있어서, 상기 비도전성 세라믹부는,
    상기 제 1 전극으로 전원이 공급되는 노드(Nd1)와 노드(Nd2)사이에 접속된 저항(R2)과, 상기 노드(Nd2)와 상기 알루미늄 몸체부 사이에 접속된 저항(R3)과, 상기 노드(Nd1)와 상기 알루미늄 몸체부 사이에 접속된 NMOS 트랜지스터(TR1)와, 상기 NMOS 트랜지스터(TR1)의 일측 단자와 상기 알루미늄 ESC 몸체부(24) 사이에 접속된 저항(R1)과,
    상기 제 2 전극으로 전원이 공급되는 노드(Nd2)와 상기 NMOS 트랜지스터 (TR1)의 게이트에 접속된 노드(Nd4) 사이에 접속된 저항(R5)과, 상기 노드(Nd5)와 상기 알루미늄 ESC 몸체부(24) 사이에 접속된 저항(R6)과, 상기 노드(Nd2)와 상기 알루미늄 ESC 몸체부(24) 사이에 접속되며 게이트가 상기 노드(Nd2)에 연결된 PMOS 트랜지스터(TR2)와, 상기 PMOS 트랜지스터(TR2)의 일측 단자와 상기 알루미늄 ESC 몸체부(24) 사이에 접속된 저항(R4)과,
    상기 도전성 세라믹부와 상기 알루미늄 몸체부 사이에 접속되며 상기 노드(Nd4)에 의해 동작되어 상기 웨이퍼(35)의 전위를 상기 저항(R7)을 통해 알루미늄 몸체부로 방전시키는 상기 NMOS 트랜지스터(TR3)로 구성된 것을 특징으로 하는 스틱킹이 없는 정전척.
KR10-2000-0064704A 2000-11-01 2000-11-01 스틱킹이 없는 정전척 KR100376879B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2000-0064704A KR100376879B1 (ko) 2000-11-01 2000-11-01 스틱킹이 없는 정전척

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2000-0064704A KR100376879B1 (ko) 2000-11-01 2000-11-01 스틱킹이 없는 정전척

Publications (2)

Publication Number Publication Date
KR20020034432A KR20020034432A (ko) 2002-05-09
KR100376879B1 true KR100376879B1 (ko) 2003-03-19

Family

ID=19696722

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0064704A KR100376879B1 (ko) 2000-11-01 2000-11-01 스틱킹이 없는 정전척

Country Status (1)

Country Link
KR (1) KR100376879B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10563919B2 (en) 2016-04-29 2020-02-18 Semes Co., Ltd. Method, system, and apparatus for controlling a temperature of a substrate in a plasma processing chamber

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112838040B (zh) * 2019-11-25 2023-10-20 中微半导体设备(上海)股份有限公司 一种晶圆夹持装置和等离子体处理设备

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR920003819A (ko) * 1990-07-20 1992-02-29 이노우에 아끼라 정전척 및 이 정전척을 구비한 플라즈마 장치
JPH08191099A (ja) * 1994-09-30 1996-07-23 Nec Corp 静電チャック及びその製造方法
KR970053315A (ko) * 1995-12-27 1997-07-31 김광호 정전척의 구조및 디척킹 방법
JPH1074826A (ja) * 1996-07-31 1998-03-17 Applied Materials Inc 静電チャックから被加工物を解放する方法および装置
KR19980020054A (ko) * 1996-09-05 1998-06-25 구자홍 바이폴라 정전 척(Electrostatic chuck) 장치의 절연체 파손 방지장치 및 방법
JPH11233601A (ja) * 1998-02-10 1999-08-27 Hitachi Ltd 静電吸着装置及びそれを用いた試料処理装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR920003819A (ko) * 1990-07-20 1992-02-29 이노우에 아끼라 정전척 및 이 정전척을 구비한 플라즈마 장치
JPH08191099A (ja) * 1994-09-30 1996-07-23 Nec Corp 静電チャック及びその製造方法
KR970053315A (ko) * 1995-12-27 1997-07-31 김광호 정전척의 구조및 디척킹 방법
JPH1074826A (ja) * 1996-07-31 1998-03-17 Applied Materials Inc 静電チャックから被加工物を解放する方法および装置
KR19980020054A (ko) * 1996-09-05 1998-06-25 구자홍 바이폴라 정전 척(Electrostatic chuck) 장치의 절연체 파손 방지장치 및 방법
JPH11233601A (ja) * 1998-02-10 1999-08-27 Hitachi Ltd 静電吸着装置及びそれを用いた試料処理装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10563919B2 (en) 2016-04-29 2020-02-18 Semes Co., Ltd. Method, system, and apparatus for controlling a temperature of a substrate in a plasma processing chamber

Also Published As

Publication number Publication date
KR20020034432A (ko) 2002-05-09

Similar Documents

Publication Publication Date Title
US5225702A (en) Silicon controlled rectifier structure for electrostatic discharge protection
KR960012249B1 (ko) 래치업 방지회로를 가진 cmos 집적회로장치
JPH11252780A (ja) シュミットトリガ構成を有する電磁放電防止回路
KR20060067100A (ko) 반도체 제어 정류기를 이용한 정전기 방전 보호 회로
JPH09134997A (ja) 半導体素子における静電放電保護装置
EP0088291A1 (en) MOS switch circuit
US7782123B2 (en) Semiconductor integrated circuit
KR960009993B1 (ko) 집적회로에 이용하기 위한 레치-업 방지회로
KR100376879B1 (ko) 스틱킹이 없는 정전척
KR100308208B1 (ko) 반도체집적회로장치의입력회로
JP3673715B2 (ja) ピークホールド回路
TWI584590B (zh) 半導體裝置
CN116613158A (zh) 静电放电保护电路及其操作方法
EP0802604A3 (en) Protection circuit
US5912496A (en) Semiconductor device having power MOS transistor including parasitic transistor
JP2009207178A (ja) 漏れ電流を減少させる装置および回路ならびにその方法
JPH0621346A (ja) 集積型のリニア高電圧デバイス
CN112242823B (zh) 一种差分输入电路及其控制方法以及差分放大器
KR100201719B1 (ko) 랫치업 방지회로를 갖춘 반도체 집적회로
US5966038A (en) Circuit with overvoltage protection
US6215170B1 (en) Structure for single conductor acting as ground and capacitor plate electrode using reduced area
KR20030020072A (ko) 유니폴라 정전척
KR100226741B1 (ko) 정전기보호회로
KR20050049725A (ko) 스티킹을 방지하는 정전척
KR102019944B1 (ko) 총 이온화 선량 효과에 기인한 완전 공핍형 실리콘 온 인슐레이터 공정을 이용한 집적 회로의 성능 저하 측정 장치 및 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130418

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20140305

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20150227

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20160303

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20170222

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20190227

Year of fee payment: 17

FPAY Annual fee payment

Payment date: 20200227

Year of fee payment: 18