KR100373328B1 - 횡방향 전계방출 에미터를 구비하는 전계방출 디스플레이및 그 제조 방법 - Google Patents

횡방향 전계방출 에미터를 구비하는 전계방출 디스플레이및 그 제조 방법 Download PDF

Info

Publication number
KR100373328B1
KR100373328B1 KR10-2000-0072326A KR20000072326A KR100373328B1 KR 100373328 B1 KR100373328 B1 KR 100373328B1 KR 20000072326 A KR20000072326 A KR 20000072326A KR 100373328 B1 KR100373328 B1 KR 100373328B1
Authority
KR
South Korea
Prior art keywords
field emission
insulating film
substrate
carbon nanotube
emitter
Prior art date
Application number
KR10-2000-0072326A
Other languages
English (en)
Other versions
KR20020042960A (ko
Inventor
정문연
이진호
송윤호
조경익
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR10-2000-0072326A priority Critical patent/KR100373328B1/ko
Publication of KR20020042960A publication Critical patent/KR20020042960A/ko
Application granted granted Critical
Publication of KR100373328B1 publication Critical patent/KR100373328B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J1/00—Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
    • H01J1/02—Main electrodes
    • H01J1/30—Cold cathodes, e.g. field-emissive cathode
    • H01J1/304—Field-emissive cathodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J1/00—Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
    • H01J1/53—Electrodes intimately associated with a screen on or from which an image or pattern is formed, picked-up, converted, or stored

Landscapes

  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)

Abstract

본 발명은 전계방출 디스플레이에 관한 것으로, 기판과 나란한 방향의 전계방출 에미터를 구비하는 전계방출 디스플레이를 제공하는데 그 특징이 있다. 또한 본 발명은 횡방향 즉, 기판과 나란한 방향으로 성장된 탄소 나노튜브 전계방출 에미터와 스위칭용 트랜지스터가 결합하여 일체화된 전계방출 디스플레이를 제공하는데 그 다른 특징이 있다. 본 발명은 횡방향 전계방출 에미터를 구비하는 전계방출 디스플레이를 제공함으로써, 횡방향 전계방출 에미터와 그에 마주보고 있는 양극 사이의 전기장에 의해 전계방출 되는 전자가 직진하여 양극 형광체에 충돌하고 발광되는 표시소자를 얻을 수 있다. 또한, 본 발명에 따라 탄소 나노튜브를 촉매금속 박막 두께 만큼의 박막단면의 측면상에 성장시켜서 탄소 나노튜브를 웨이퍼에 수평 성장하는 박막화 성장의 효과를 이룰 수 있다. 수평성장으로 박막화된 탄소 나노튜브는 그 위에 산화막 등 절연막의 형성이 가능하고 포토레지스트 공정 및 식각공정의 진행이 가능하다.

Description

횡방향 전계방출 에미터를 구비하는 전계방출 디스플레이 및 그 제조 방법{Field emission display having horizontal type field emission emitter and method for fabricating the same}
본 발명은 디스플레이 제조 분야에 관한 것으로, 특히 기판에 나란한 횡방향 전계방출 에미터를 구비하는 전계방출 디스플레이에 관한 것이다.
전계방출 디스플레이는 현재 상업화된 TFT-LCD(thin film transistor-liquid crystal display)에 비해 아직은 기술적 미해결 과제가 많음에도 불구하고 고휘도, 저소모 전력 등의 장점 때문에 그에 대한 많은 연구가 진행되고 있다.
전계방출 디스플레이는 금속 또는 반도체로 만들어진 뾰족한 에미터 팁(emitter tip)에 인가된 강한 전계에 의해 전자가 방출되고, 방출된 전자가 형광체 스크린에 충돌하여 광이 방출되는 소자로서, 에미터와 형광체 스크린 간의 거리가 수백 ㎛ 정도에 불과하므로 평판형으로 제조가 가능하고, 우수한 표시 특성을 갖는다.
전계방출 디스플레이의 전계방출 에미터는 저전압 구동, 높은 구동 전류, 높은 균일도, 고 신뢰성, 제조의 용이성 등의 특성을 가져야 한다.
종래 전계방출 디스플레이의 에미터 형성을 위해서, 몰리브데늄(Mo) 등을 사용하는 스핀드트(Spindt) 방법이나 실리콘을 식각하여 뾰족한 전자 방출원을 형성하는 방법이 이용되었으며, 최근에는 탄소나노튜브와 같은 저일함수 물질을 에미터로 사용하는 방법에 대한 연구가 많이 진행되고 있다.
첨부된 도면 도 1은 종래 Mo 전계방출 에미터 어레이를 구비하는 전계방출 디스플레이의 개략적 구성을 보이는 단면도로서, 게이트(14)와 에미터(15) 사이에 인가되는 강한 전기장에 의해 에미터(15)로부터 전자가 방출(18)되고, 방출된 전자는 전기장에 의해 양극 전극(17) 방향으로 가속운동하여 양극 전극(17)에 부착된 형광체(16)를 때려 발광(19) 시키는 원리에 의해 동작한다. 스핀드트형 금속 전계방출 에미터 어레이를 구비하는 전계방출 디스플레이에 대한 기술은 상당히 발전되어 있으며, 여러 형태의 전계방출 디스플레이 중 제일 먼저 상업화가 될 것으로 예상된다. 도 1에서 미설명 도면부호 '10'은 유리, 수정 또는 실리콘 등으로 이루어지는 기판, '11'은 절연층, '12'는 도전층, '13'은 절연층을 각각 나타낸다. 도 1과 같은 전계방출 디스플레이의 전자원으로 이용되는 스핀드트형의 금속 에미터는 전자빔 증착기를 사용하여 에미터 팁을 형성하므로, 패널의 크기에 제한이 있다.또한 오랜 시간동안 높은 전기장을 팁에 인가할 경우, 방출 도중 팁의 첨단 부위가 무디어지면서 방출 전자밀도가 시간에 따라 감소하는 등 신뢰도 또한 아직 만족할 만한 수준의 것이 아니다. 에미터의 수명증가와 저전압 동작을 목적으로 Mo팁 표면에 다이아몬드-라이크 카본(diamond-like carbon) 등 여러 가지 저일함수 물질을 코팅하는 개선 방법이 제시되고 있으나 아직 크게 향상된 결과가 없는 상태이다.
도 2는 종래의 전계방출 에미터와 트랜지스터를 일체화시킨 전계방출 디스플레이의 개략적 구성을 보이는 단면도로서, 유리, 수정 또는 실리콘 등으로 이루어지는 기판(20) 상에 형성된 게이트(21), 절연층(22)을 사이에 두고 게이트(21)와 중첩되는 엑티브 채널층(23), 절연층(22) 상에 형성되어 엑티브 채널층(22)을 통해 서로 연결되는 도전층 패턴(24)으로 이루어지는 스위칭용 TFT와 Mo 에미터(27)가 연결되어 일체화(integration)된 구성을 보이고 있다. 도 2의 미설명 도면부호 중 도 1과 같은 도면부호는 도 1과 동일한 구성 또는 기능을 가리키고, '25'는 절연층, '26'은 도전층을 나타낸다. 도 2와 같은 전계방출 디스플레이의 에미터(27)는 엑티브 매트릭스(active matrix) 방식으로 구동되어, 단순 매트릭스(simple matrix) 방식으로 구동되는 도 1과 같은 전계방출 디스플레이에 비하여 구동전압 및 소비전력을 낮출 수 있을 뿐만 아니라, 균일도, 신뢰성 및 휘도를 크게 향상시킬 수 있으며, 또한 픽셀간 전기적 고립이 가능하여 패널의 선결함(line defect)을 크게 감소시킬 수 있다. 그러나, 공정의 어려움 및 높은 제조 비용 문제를 해결하기 어렵다.
도 3은 종래의 탄소 나노튜브로 이루어지는 2극형 전계 에미터를 구비하는전계방출 디스플레이의 개략적 구성을 보이는 단면도로서, 유리 등의 기판(10)을 덮는 절연층(31) 상에 띠 형태로 배열된 금속 전극(32), 금속 전극(32) 상에 형성된 막(film) 형의 탄소 나노튜브 에미터(33)를 갖는 하판과, 유리 기판(30) 상에 배열된 전도성 투명전극(17) 및 상기 투명전극(17) 상에 형성된 빨강(R), 녹색(G), 파랑색(B)의 형광체(phosphor)(16)를 포함하는 상판이, 서로 평행하게 마주보며 진공 패키징되어 있는 상태를 보이고 있다. 도 3의 미설명 도면부호 중 도 1과 같은 도면부호는 도 1과 동일한 구성 또는 기능을 가리킨다. 상기 하판의 금속 전극(32)과 상판의 투명 전극(17) 각각은 전계방출 디스플레이의 음극 전극과 양극 전극으로서 역할을 하며, 서로 교차 정렬되어 그 교차 영역이 하나의 픽셀(pixel)로 정의된다. 상기 하판의 막형 탄소 나노튜브 에미터(33)와 상판의 형광체(16)는 행 신호선(row signal bus)과 열 신호선(column signal bus)에 각각 연결되어, 디스플레이 구동은 행렬(matrix) 형태로 이루어질 수 있다. 즉, 하판의 막형 탄소 나노튜브에 행 신호선이 연결되고 상판의 형광체에 열 신호선이 연결될 때, 디스플레이 신호는 하판의 행 신호선과 상판의 열 신호선에 의해 각 픽셀이 어드레싱(addressing) 된다. 행 신호에 의해 하나의 행이 선택되면 열 신호가 순차적 또는 동시에 입력되어 그 행의 모든 픽셀이 어드레싱되고, 이어 다음 행의 신호가 순차적 또는 교차적으로 입력된다.
전자 방출에 필요한 전기장은 행 신호선과 열 신호선의 전압차에 의해 결정되며, 통상 전계 에미터 물질에 1 V/㎛ 내지 2 V/㎛ 이상의 전기장이 인가되면 전계 에미터에서 전자 방출이 일어난다.
도 3과 같이 2극형 전계 에미터를 구비하는 전계방출 디스플레이는 원추형 3극 전계 에미터를 구비하는 경우와 달리 게이트 및 게이트 절연막이 필요 없기 때문에 구조가 간단하고 제조 공정이 용이한 장점이 있으며, 3극형 전계 에미터에서 크게 문제가 되는 게이트 및 게이트 절연체의 파괴 현상이 전혀 나타나지 않는다.
그러나, 2극형 전계 에미터를 구비하는 전계방출 디스플레이는 통상 200 ㎛ 내지 2㎜ 정도의 상당한 간격으로 떨어진 상판과 하판 사이의 전극에 전자방출에 필요한 높은 전기장을 인가하여야 하기 때문에 고전압의 디스플레이 신호가 필요하고, 이에 따라 고가의 고전압 구동회로가 요구되는 단점을 가진다. 특히, 2극형 전계 에미터를 구비하는 전계방출 디스플레이에서는 비록 상판과 하판의 간격을 줄여서 전자 방출에 필요한 전압을 감소시킬 수 있을 지라도, 양극 전극이 디스플레이의 신호선인 동시에 전자의 가속 전극으로 사용되기 때문에 저전압 구동이 거의 불가능하다. 즉, 전계방출 디스플레이에서 형광체를 발광시키는데는 통상 200 eV 이상의 고에너지 전자가 필요하기 때문에 양극 전극에 200 V 이상의 전압을 인가하여야만 한다. 또한, 2극형 전계 에미터는 주로 박막형으로 구성되어 있기 때문에 전자 방출 특성이 매우 불안정하고, 균일성과 신뢰성이 떨어지는 단점을 가지며, 각 픽셀이 전기적으로 서로 고립되어 있지 않기 때문에 디스플레이의 화면의 면적이 커지고, 해상도가 향상될수록 디스플레이 신호의 크로스-토크 (cross-talk)가 크게 발생하는 문제점이 있다.
한편, 탄소 나노튜브 에미터는, 성장된 탄소 나노튜브를 접착 바인더에 섞어 스크린 프린팅 등의 방법으로 패터닝하여 형성하거나 CVD 장치 등으로 직접 성장시켜 형성한다. 이 중 CVD 장치를 이용한 탄소나노튜브 성장 방법은 앞으로의 여러 가지 응용 가능성이 높아 활발하게 연구되고 있다. 종래 많이 사용되고 있는 탄소 나노튜브 성장법은 Ni, Cr, Co, Fe 등의 촉매금속상에 C2H2, CH4를 플라즈마 분해 혹은 열 분해하여 촉매 금속면과 수직한 방향으로 탄소 나노튜브를 성장하는 과정으로 이루어진다.
탄소 나노튜브는 그 끝이 수십 Å 정도이기 때문에, 종래와 같은 방법에 따라 촉매금속 상에 수직한 탄소 나노튜브를 형성한 이후에는 절연막 등의 박막증착공정이나 포토레지스트 리소그리피 공정의 진행이 불가능하다. 즉, 일반적인 반도체 소자 제조 공정을 적용하기 어렵기 때문에 탄소 나노튜브와 트랜지스터 등을 일체화시키기 어려운 단점이 있다.
즉, 탄소 나노튜브 에미터가 웨이퍼에 수직 방향으로 성장되면 그 후의 박막의 형성 혹은 포토레지스트 작업에 의한 패터닝이 불가능하여 탄소 나노튜브의 길이 조정이 어려워 대항전극과의 전계(electric field) 불균일, 탄소 나노튜브의 밀도조절의 어려움 등으로 인하여 전자가 불균일하게 방출되는 단점이 있다.
상기와 같은 문제점을 해결하기 위한 본 발명은 기판과 나란한 횡방향 전계방출 에미터를 구비하는 전계방출 디스플레이 및 그 제조 방법을 제공하는데 목적이 있다.
또한 본 발명은 기판과 나란하게 수평 형성된 탄소 나노튜브 에미터를 구비하여 저전압 구동이 가능한 전계방출 디스플레이 및 그 제조 방법을 제공하는데 목적이 있다.
도 1은 종래 기술에 따라 수직형 몰리브덴 전계방출 에미터를 구비하는 전계방출 디스플레이의 단면도,
도 2는 종래 기술에 따라 일체화된 수직형 전계방출 에미터와 트랜지스터를 구비하는 전계방출 디스플레이의 단면도,
도 3은 종래 기술에 따라 수직형 탄소 나노튜브 전계방출 에미터를 구비하는 전계방출 디스플레이의 단면도,
도 4a 및 도 4b는 각각 본 발명의 제1 실시예에 따라 횡방향 전계방출 에미터를 구비하는 전계방출 디스플레이의 단면도 및 레이아웃,
도 5a 및 도 5b는 각각 본 발명의 제2 실시예에 따라 횡방향 전계방출 에미터를 구비하는 전계방출 디스플레이의 단면도 및 레이아웃,
도 6a 내지 도 6i는 본 발명의 제3 실시예에 따른 전계방출 디스플레이의 제조 공정 단면도.
* 도면의 주요 부분에 대한 도면 부호의 설명
40, 51: 기판 41, 47, 65, 68, 73: 절연막
42, 42A: 전도막 패턴 43, 37: 절연막
44: 콘택홀 45, 67: 촉매 금속막 패턴
46, 71: 탄소 나노튜브 전계방출 에미터 48, 74: 전자빔 조절전극
49, 75: 양극 전극 50, 76: 형광층
52, 78: 스페이서 54, 63: 게이트 전극
55: 채널층 61: 게이트 절연막
64: 소스·드레인 70: 언더컷
상기 목적을 달성하기 위한 본 발명은, 평행하게 접합된 제1 기판 및 제2 기판, 행렬 어드레싱을 위해 상기 제1 기판 상부에 형성된 행 신호선 및 열 신호선에 의해 픽셀이 정의되는 전계방출 디스플레이에 있어서, 상기 제1 기판 상에 형성되어 상기 행 신호선 또는 열 신호선 중 어느 하나로서 역할하는 전도층, 상기 전도층 및 상기 제1 기판상에 형성되며 그 내부에 제1 개구부를 갖는 제1 절연막, 상기 제1 절연막을 관통하여 상기 전도층과 연결되는 플러그, 상기 제1 절연막상에서 촉매금속막으로부터 측면성장되고 상기 플러그에 연결되며 상기 개구부의 일측면에 그 단부가 노출되면서 상기 제1 기판과 나란히 배치된 탄소나노튜브 전계방출 에미터, 상기 탄소나노튜브 전계방출 에미터 및 상기 제1 절연막을 덮으며 그 내부에 상기 제1 개구부와 연결되는 제2 개구부를 갖는 제2 절연막, 상기 제1 개구부 및 상기 제2 개구부의 타측면을 덮고 상기 탄소나노튜브 전계방출 에미터와 수평으로 대향하면서 상기 행 신호선 또는 열 신호선 중 다른 하나로서 역할하는 양극 전극, 및 상기 양극 전극을 덮는 형광층을 포함하는 전계방출 디스플레이를 제공한다.
또한 상기 목적을 달성하기 위한 본 발명은, 평행하게 접합된 제1 기판 및 제2 기판, 행렬 어드레싱을 위해 상기 제1 기판 상부에 형성된 행 신호선 및 열 신호선에 의해 픽셀이 정의되는 전계방출 디스플레이에 있어서, 상기 제1 기판 상에 형성된 게이트 절연막, 게이트 전극, 상기 게이트 전극 양단의 상기 제1 기판 내에 형성되어 소스·드레인으로서 역할하는 제1 접합영역 및 제2 접합영역으로 이루어지는 트랜지스터, 상기 트랜지스터를 포함한 제1 기판을 덮으며 그 내부에 제1 개구부를 갖는 제1 절연막, 상기 제1 절연막을 관통하여 상기 소스·드레인 중 어느 하나와 연결되는 플러그, 상기 제1 절연막상에서 촉매금속막으로부터 측면성장되고 상기 플러그에 연결되며 상기 개구부의 일측면에 그 단부가 노출되면서 상기 제1 기판과 나란히 배치된 탄소나노튜브 전계방출 에미터, 상기 탄소나노튜브 전계방출 에미터 및 상기 제1 절연막을 덮으며 그 내부에 상기 제1 개구부와 연결되는 제2 개구부를 갖는 제2 절연막, 상기 제2 절연막 및 상기 제1 절연막을 통하여 상기 트랜지스터의 소스·드레인에 연결되어 상기 행 신호선 또는 열 신호선 중 어느 하나로서 역할하는 제1 전극, 상기 제1 전극 및 상기 제2 절연막을 덮으며 그 내부에 상기 제2 개구부와 연결되는 제3 개구부를 갖는 제3 절연막, 상기 제1,2 및 제3 개구부의 타측면을 덮고 상기 탄소나노튜브 전계방출 에미터와 수평으로 대향하면서 상기 행 신호선 또는 열 신호선 중 다른 하나로서 역할하는 양극 전극, 및 상기 양극 전극을 덮는 형광층층을 포함하는 전계방출 디스플레이를 제공한다.
또한 상기 목적을 달성하기 위한 본 발명은, 평행하게 접합되는 제1 기판 및 제2 기판을 구비하는 전계방출 디스플레이 제조 방법에 있어서, 상기 제1 기판 상에 제1 절연막을 형성하는 단계, 상기 제1 절연막 상에 상기 제1 기판과 나란한 탄소나노튜브 전계방출 에미터를 형성하는 단계, 상기 탄소나노튜브 전계방출 에미터를 포함한 상기 제1 절연막상에 제2 절연막을 형성성하는 단계, 상기 제2 절연막 및 상기 제1 절연막을 선택적으로 식각하여 그 측벽에 상기 탄소나노튜브 전계방출 에미터의 단부를 노출시키는 개구부를 형성하는 단계, 상기 개구부 저면의 상기 제1 절연막 상에 전자빔 조절 전극을 형성하는 단계, 상기 탄소나노튜브 전계방출 에미터와 수평으로 대향하는 상기 개구부 일측 측벽 상에 양극 전극을 형성하는 단계, 상기 양극 전극 상에 형광층을 형성하는 단계, 및 상기 제1 기판과 상기 제2 기판을 접합하는 단계를 포함하는 전계방출디스플레이 제조 방법을 제공한다.
또한 상기 목적을 달성하기 위한 본 발명은, 평행하게 접합된 제1 기판 및 제2 기판을 구비하는 전계방출 디스플레이 제조 방법에 있어서, 상기 제1 기판 상에 제1 절연막을 형성하는 제1 단계, 상기 제1 절연막 상에 상기 제1 기판과 나란한 씨드층을 형성하는 제2 단계, 상기 씨드층 형성이 완료된 전체 구조 상에 제2 절연막을 형성하는 제3 단계, 상기 제2 절연막을 선택적으로 식각하여 상기 씨드층의 일부를 노출시키는 제4 단계, 상기 노출된 씨드층을 과도식각하여 상기 제2 절연막과 상기 제1 절연막 사이에 언더컷을 형성하는 제5 단계, 탄소 나노튜브 성장 공정을 실시하여 상기 제1 절연막 상에 상기 제1 기판과 나란한 탄소나노튜브 전계방출 에미터를 형성하는 제6 단계, 상기 탄소나노튜브 전계방출 에미터 형성이 완료된 전체 구조 상에 제3 절연막을 형성하는 제7 단계, 상기 제3 절연막 및 상기 제1 절연막을 선택적으로 식각하여 그 측벽에 상기 탄소나노튜브 전계방출 에미터의 단부를 노출시키는 개구부를 형성하는 제8 단계, 상기 탄소나노튜브 전계방출 에미터와 수평으로 대향하는 상기 개구부 측벽 상에 양극 전극을 형성하는 제9 단계, 상기 양극 전극 상에 형광층을 형성하는 제10 단계, 및 상기 제1 기판과 상기 제2 기판을 접합하는 제11 단계포함하는 전계방출 디스플레이 제조 방법을 제공한다.
본 발명은 기판과 나란한 방향의 전계방출 에미터를 구비하는 전계방출 디스플레이를 제공하는데 그 특징이 있다.
또한 본 발명은 횡방향 즉, 기판과 나란한 방향으로 성장된 탄소 나노튜브 전계방출 에미터와 스위칭용 트랜지스터가 결합하여 일체화된 전계방출 디스플레이를 제공하는데 그 다른 특징이 있다.
본 발명에 따른 전계방출 디스플레이는 촉매금속 박막의 두께에 해당하는 단면 즉, 측면에 수직하게 형성된 탄소 나노튜브 에미터를 구비하고, 스위칭용 트랜지스터로는 MOSFET, 비정질실리콘 TFT, 폴리실리콘 TFT, MIM 등이 다양하게 적용될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예에 따른 전계방출 디스플레이를 보다 상세하게 설명한다.
도 4a 및 도 4b는 본 발명의 제1 실시예에 따른 전계방출 디스플레이를 보이는 단면도 및 레이아웃으로서 도 4a는 도 4b의 X-X'선을 따른 단면에 대응한다.
본 발명의 제1 실시예에 따른 전계방출 디스플레이는, 하부 기판(40), 하부기판(40)을 덮는 절연막, 절연막(41) 상에 형성되어 행 신호선 또는 열 신호선 중 어느 하나로서 역할하는 전도막 패턴(42), 상기 전도막 패턴(42) 상에 형성되며 그 내부에 제1 개구부를 갖는 제1 절연막(43), 제1 절연막(43)을 통하여 전도막 패턴(42)을 노출시키는 콘택홀(44) 내에 형성된 플러그, 제1 절연막(42) 상에 형성되어 콘택홀(44) 내의 플러그와 연결되고 하부기판(40)과 나란하며 탄소 나노튜브의 씨드층으로서 역할하는 촉매 금속막 패턴(45), 상기 촉매금속막 패턴(45)의 단면 상에 형성되어 하부기판(40)과 나란한 탄소 나노튜브 전계방출 에미터(46), 탄소 나노튜브 전계방출 에미터(46) 및 제1 절연막(43)을 덮으며 그 내부에 상기 제1 개구부와 연결되는 제2 개구부를 갖는 제2 절연막(47), 제1 개구부 저면의 제1 절연막(43) 상에 형성된 전자빔 조절전극(48), 제1 개구부 및 제2 개구부의 일측면을 덮어 탄소 나노튜브 전계방출 에미터(46)와 대향하며 행 신호선 또는 열 신호선 중 다른 하나로서 역할하는 양극 전극(49), 양극 전극(49) 상에 형성된 형광층(50),하부기판(40)과 나란하게 접합된 상부기판(51) 및 지지대로서 역할하는 스페이서(52)를 보이고 있다.
전술한 도 4a 및 도 4b의 전계방출 디스플레이소자는 스위칭 트랜지스터가 없는 구조를 나타내었다.
도 5a 및 도 5b는 본 발명의 제2 실시예에 따라 전계방출 에미터와 트랜지스터가 일체화된 전계방출 디스플레이를 보이는 단면도 및 레이아웃으로서, 도 5a는 도 5b의 X-X'선을 따른 단면에 대응한다.
본 발명의 제2 실시예에 따른 전계방출 디스플레이는 하부 기판(40), 하부기판 상에 형성된 게이트 전극(54), 하부기판(40) 및 게이트 전극(54)을 덮는 절연막(41), 게이트 전극(54)과 중첩된 절연막(41)을 덮는 채널층(55), 절연막(41) 상에 형성되어 채널층(55)을 통해 연결되며 그 각각이 소스 또는 드레인으로서 역할하는 전도막 패턴(42A), 전도막 패턴(42A) 상에 형성되며 그 내부에 제1 개구부를 갖는 제1 절연막(43), 제1 절연막(43)을 통하여 소스 또는 드레인을 이루는 어느 하나의 전도막 패턴(42A)을 노출시키는 콘택홀(44) 내에 형성된 플러그, 제1 절연막(42) 상에 형성되어 콘택홀(44) 내의 플러그와 연결되고 하부기판(40)과 나란하며 탄소 나노튜브의 씨드층으로서 역할하는 촉매금속막 패턴(45), 상기 촉매금속막 패턴(45)의 단면 상에 형성되어 하부기판(40)과 나란한 탄소 나노튜브 전계방출 에미터(46), 탄소 나노튜브 전계방출 에미터(46) 및 제1 절연막(43)을 덮으며 그 내부에 상기 제1 개구부와 연결되는 제2 개구부를 갖는 제2 절연막(47), 제1 개구부 저면의 제1 절연막(43) 상에 형성된 전자빔 조절전극(48), 제1 절연막(43)을 통하여 소스 또는 드레인을 이루는 다른 하나의 전도막 패턴(42A)에 접하며 행 신호선 또는 열 신호선 중 어느 하나로서 역할하는 전극(63), 제1 개구부 및 제2 개구부의 일측면을 덮어 탄소 나노튜브 전계방출 에미터(46)와 대향하며 행 신호선 또는 열 신호선 중 다른 하나로서 역할하는 양극 전극(49), 양극 전극(49) 상에 형성된 형광층(50), 하부기판(40)과 나란하게 접합된 상부기판(51) 및 지지대로서 역할하는 스페이서(52)를 보이고 있다.
전술한 본 발명의 제1 실시예 및 제2 실시예에서 상기 하부기판(40)은 유리, 수정 또는 실리콘 등으로 이루어진다. 상기 촉매 금속막 패턴(45)은 Ni, Cr, Co, Fe 등으로 이루어지며, 촉매 금속막 패턴(45)을 대신하여 다이아몬드-라이크탄소(diamond like carbon), 크롬, 다이아몬드 박막 등으로 패턴을 형성해서 전계방출 에미터로 사용할 수도 있다. 또한, 알루미늄, 크롬 등과 같이 반사도가 높은 전도막으로 양극 전극(49)을 형성할 수도 있다. 종래 전계방출 디스플레이는 상부 기판 상에 양극 전극을 형성하기 때문에 빛이 투과할 수 있는 물질로 양극 전극을 형성해야하는 제한이 있지만, 본 발명은 하부 기판 상에 양극 전극을 형성하기 때문에 그러한 공정상 제약으로부터 자유로울 수 있다.
도 6a 내지 도 6h를 참조하여 본 발명의 제3 실시예에 따라 횡방향 탄소 나노튜브 및 톱게이트(top gate)형 트랜지스터를 구비하는 전계방출 디스플레이 제조 방법을 설명한다.
먼저 도 6a에 도시한 바와 같이 반도체 기판(61) 상에 게이트 절연막(61)과 게이트 전극(63)을 형성하고, 기판(61) 내에 소스·드레인(64)을 형성한다. 이어서, 트랜지스터 형성이 완료된 전체 구조 상에 제1 절연막(65)을 증착하고, 제1 절연막(65)을 선택적으로 식각하여 드레인(64)을 노출시키는 콘택홀을 형성하고, 콘택홀 내에 Ni, Cr, Co, Fe 등의 촉매금속막을 매립하여 플러그(66)를 형성한 다음, 전체 구조 상에 촉매금속막을 50 Å 내지 1,000 Å 두께로 증착하고 패터닝하여 플러그(66)와 연결되는 촉매금속막 패턴(67)을 형성한다.
다음으로 도 6b에 보이는 바와 같이, 전체 구조 상에 SOG(spin on glass), SiN 또는 SiO2등으로 5 ㎛ 내지 50 ㎛ 두께의 제2 절연막(68)을 형성하고, 탄소나노튜브의 길이를 조절할 목적의 포토레지스트 패턴(PR1)을 형성하고, 포토레지스트 패턴(PR1)을 식각마스크로 이용하여 제2 절연막(68)을 경사식각하여 촉매 금속막 패턴(67)의 일부를 노출시킨다.
이어서 도 6c에 도시한 바와 같이, 노출된 촉매 금속막 패턴(67)을 습식식각 등의 방법으로 과도하게 식각하여 제1 절연막(65)과 제2 절연막(68) 사이에 언더컷(under cut)(70) 즉, 빈 공간층을 형성한다.
다음으로 도 6d에 보이는 바와 같이, 포토레지스트 패턴(PR1)을 제거하고 촉매금속막 패턴(67)을 씨드(seed)층으로 이용하고, C2H2혹은 CH4가스 중에 열 분해법 혹은 플라즈마 분해법에 의해 탄소 나노튜브(71)를 길게 성장시킨다. 상기 탄소 나노튜브(71)는 CVD 방법으로 성장시킬 수도 있다.
이어서 도 6e에 도시한 바와 같이, 제1 절연막(68)을 하드마스크(Hard mask)로 이용해서 즉, 제2 절연막(68)으로 덮이지 않고 노출된 탄소 나노튜브(71)를 O2플라즈마 등으로 식각하여 절단한다.
다음으로 도 6f에 보이는 바와 같이, 제2 절연막(68) 및 제1 절연막(68)을 선택적으로 식각하여 소스(64)를 노출시키는 콘택홀을 형성하고, 콘택홀을 통하여 소스(64)와 연결되는 소스 전극(72)을 형성한 다음, 전체 구조 상에 5 ㎛ 내지 50 ㎛ 두께의 제3 절연막(73)을 형성한다.
이어서 도 6g에 도시한 바와 같이, 제3 절연막(73) 상에 20 ㎛ 내지 500 ㎛의 제3 절연막(73)을 노출시키는 제2 포토레지스트 패턴(PR2)을 형성하고, 제2 포토레지스트 패턴(PR2)을 식각마스크로 이용하여 제3 절연막(73), 제2 절연막(68) 그리고 제1 절연막(65)의 일부를 식각한다. 이때, 식각 후 제3 절연막(73), 제2 절연막(68) 및 제1 절연막(65) 측벽이 20 °내지 80 °의 경사를 갖도록 경사식각한다.
다음으로 도 6h에 보이는 바와 같이 제2 포토레지스트 패턴(PR2)을 제거하고, 제1 절연막(65) 상에 전자빔 조절 전극(74)을 형성하고, 탄소 나노튜브(71)와 대향하는 제1 절연막(65), 제2 절연막(68) 및 제3 절연막(73) 측면 및 제3 절연막(73) 상면에 양극 전극(75)을 형성한 다음, 제1 절연막(65), 제2 절연막(68) 및 제3 절연막(73) 측면의 양극 전극(75) 상에 형광층(76)을 형성한다. 상기 형광층(76)은 레드(red), 그린(green), 블루(blue)의 형광체를 TFT-LCD의 컬라필터 형성 공정처럼 스트라이프(Stripe)형, 지그제그(zigzag)형 등으로 증착 혹은 도포하여 형성한다. 상기 전자빔 조절 전극(74)은 탄소 나노튜브 에미터(71)로부터 방출되는 전자가 형광체 전면에 흩어지게 날아가도록 방향을 조절하는 역할을 한다. 이어서 전술한 바와 같이 형성된 하판을 도 6i에 도시한 바와 같이 상판(77)과 마주 보게 하고, 상판과 하판은 스페이서(78)에 의해 지지되고 진공 패키징 공정을 끝으로 제조공정을 완료한다.
전술한 본 발명의 제3 실시예에서는 탄소 나노튜브를 형성하기 위해 언더컷을 형성하고, 촉매 금속을 씨드로 이용한 탄소 나노튜브 성장 공정을 실시하여 전계방출 에미터를 형성하는 것을 경우를 설명하였다. 그러나, 상기 촉매 금속막 패턴(67)을 대신하여 다이아몬드-라이크탄소(diamond like carbon), 크롬, 다아아몬드박막 등으로 패턴을 형성해서 전계방출 에미터로 사용할 수도 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
상기와 같이 이루어지는 본 발명은 횡방향 전계방출 에미터를 구비하는 전계방출 디스플레이를 제공함으로써, 횡방향 전계방출 에미터와 그에 마주보고 있는 양극 사이의 전기장에 의해 전계방출 되는 전자가 직진하여 양극 형광체에 충돌하고 발광되는 표시소자를 얻을 수 있다.
또한, 본 발명에 따라 탄소 나노튜브를 촉매금속 박막 두께 만큼의 박막단면의 측면상에 성장시켜서 탄소 나노튜브를 웨이퍼에 수평 성장하는 박막화 성장의효과를 이룰 수 있다. 수평성장으로 박막화된 탄소 나노튜브는 그 위에 산화막 등 절연막의 형성이 가능하고 포토레지스트 공정 및 식각공정의 진행이 가능하다.
또한, 탄소 나노튜브의 성장을 트랜지스터의 드레인 전극에 횡방향으로 성장시켜 그 횡방향으로 수십 ㎛ 내지 수백 ㎛ 떨어진 곳에 형광체를 형성하여 즉, 드레인에 횡방향으로 성장, 형성된 탄소 나노튜브에서 횡방향으로 방출된 전자가 횡방향 상에 형성된 형광체에 충돌, 발광하는 전계방출 디스플레이를 구현할 수 있다. 그리고, 본 발명에서와 같이 한 픽셀 내에 트랜지스터와 탄소 나노튜브 에미터를 일체화시켜 구비하면, 저전압 구동을 가능하게 할 뿐만 아니라 저전력화, 픽셀 간의 크로스 토크를 줄일 수 있고, 화소의 그레이 스케일(gray scale)을 용이하게 조절할 수 있는 장점이 있다.
또한, 수평성장된 탄소나노튜브와 마주보고 있는 양극에 전기장을 인가시켜 전자가 전계방출되는 소자를 제조할 수 있어 양극과의 거리 조절이 용이해진다.
그리고, 종래 전계방출 디스플레이는 상부 기판 상에 양극 전극을 형성하기 때문에 빛이 투과할 수 있는 물질로 양극 전극을 형성해야하는 제한이 있지만, 본 발명은 횡방향 전계방출 에미터를 구비하고 그에 대향하는 절연막 상에 양극 전극을 구비함으로써 하부 기판 상에 투명전도막이 아닌 알루미늄, 크롬 등의 반사도가 높은 전도막으로 양극 전극을 형성할 수 있어 공정상 제약으로부터 자유로울 수 있을 뿐만 아니라, 반사에 의한 휘도증가의 효과를 얻을 수 있다.

Claims (18)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 평행하게 접합된 제1 기판 및 제2 기판, 행렬 어드레싱을 위해 상기 제1 기판 상부에 형성된 행 신호선 및 열 신호선에 의해 픽셀이 정의되는 전계방출 디스플레이에 있어서,
    상기 제1 기판 상에 형성되어 상기 행 신호선 또는 열 신호선 중 어느 하나로서 역할하는 전도층;
    상기 전도층 및 상기 제1 기판상에 형성되며 그 내부에 제1 개구부를 갖는 제1 절연막;
    상기 제1 절연막을 관통하여 상기 전도층과 연결되는 플러그;
    상기 제1 절연막상에서 촉매금속막으로부터 측면성장되고 상기 플러그에 연결되며 상기 개구부의 일측면에 그 단부가 노출되면서 상기 제1 기판과 나란히 배치된 탄소나노튜브 전계방출 에미터;
    상기 탄소나노튜브 전계방출 에미터 및 상기 제1 절연막을 덮으며 그 내부에 상기 제1 개구부와 연결되는 제2 개구부를 갖는 제2 절연막;
    상기 제1 개구부 및 상기 제2 개구부의 타측면을 덮고 상기 탄소나노튜브 전계방출 에미터와 수평으로 대향하면서 상기 행 신호선 또는 열 신호선 중 다른 하나로서 역할하는 양극 전극; 및
    상기 양극 전극을 덮는 형광층
    을 포함하는 전계방출 디스플레이.
  5. 제 4 항에 있어서,
    상기 제1 기판 상에 형성된 게이트 전극;
    상기 게이트 전극을 덮는 절연막; 및
    상기 절연막 상에 형성된 채널층으로 이루어지는 트랜지스터를 더 포함하고,
    상기 전도층은 상기 채널층을 통하여 연결되는 제1 전도층 패턴 및 제2 전도층 패턴인 것을 특징으로 하는 전계방출 디스플레이.
  6. 평행하게 접합된 제1 기판 및 제2 기판, 행렬 어드레싱을 위해 상기 제1 기판 상부에 형성된 행 신호선 및 열 신호선에 의해 픽셀이 정의되는 전계방출 디스플레이에 있어서,
    상기 제1 기판 상에 형성된 게이트 절연막, 게이트 전극, 상기 게이트 전극 양단의 상기 제1 기판 내에 형성되어 소스·드레인으로서 역할하는 제1 접합영역 및 제2 접합영역으로 이루어지는 트랜지스터;
    상기 트랜지스터를 포함한 제1 기판을 덮으며 그 내부에 제1 개구부를 갖는 제1 절연막;
    상기 제1 절연막을 관통하여 상기 소스·드레인 중 어느 하나와 연결되는 플러그;
    상기 제1 절연막상에서 촉매금속막으로부터 측면성장되고 상기 플러그에 연결되며 상기 개구부의 일측면에 그 단부가 노출되면서 상기 제1 기판과 나란히 배치된 탄소나노튜브 전계방출 에미터;
    상기 탄소나노튜브 전계방출 에미터 및 상기 제1 절연막을 덮으며 그 내부에 상기 제1 개구부와 연결되는 제2 개구부를 갖는 제2 절연막;
    상기 제2 절연막 및 상기 제1 절연막을 통하여 상기 트랜지스터의 소스·드레인에 연결되어 상기 행 신호선 또는 열 신호선 중 어느 하나로서 역할하는 제1 전극;
    상기 제1 전극 및 상기 제2 절연막을 덮으며 그 내부에 상기 제2 개구부와 연결되는 제3 개구부를 갖는 제3 절연막;
    상기 제1,2 및 제3 개구부의 타측면을 덮고 상기 탄소나노튜브 전계방출 에미터와 수평으로 대향하면서 상기 행 신호선 또는 열 신호선 중 다른 하나로서 역할하는 양극 전극; 및
    상기 양극 전극을 덮는 형광층
    을 포함하는 전계방출 디스플레이.
  7. 제 4 항 또는 제 6 항에 있어서,
    상기 개구부, 상기 제1 개구부, 상기 제2 개구부 및 상기 제3 개구부 각각의 측벽 경사각은 20 °내지 80 °인 것을 특징으로 하는 전계방출 디스플레이.
  8. 제 4 항 또는 제 6 항에 있어서,
    상기 탄소나노튜브 전계방출 에미터와 상기 양극 전극 사이에 전자빔 조절 전극을 더 포함하는 것을 특징으로 하는 전계방출 디스플레이.
  9. 삭제
  10. 삭제
  11. 평행하게 접합되는 제1 기판 및 제2 기판을 구비하는 전계방출 디스플레이 제조 방법에 있어서,
    상기 제1 기판 상에 제1 절연막을 형성하는 단계;
    상기 제1 절연막 상에 상기 제1 기판과 나란한 탄소나노튜브 전계방출 에미터를 형성하는 단계;
    상기 탄소나노튜브 전계방출 에미터를 포함한 상기 제1 절연막상에 제2 절연막을 형성성하는 단계;
    상기 제2 절연막 및 상기 제1 절연막을 선택적으로 식각하여 그 측벽에 상기 탄소나노튜브 전계방출 에미터의 단부를 노출시키는 개구부를 형성하는 단계;
    상기 개구부 저면의 상기 제1 절연막 상에 전자빔 조절 전극을 형성하는 단계;
    상기 탄소나노튜브 전계방출 에미터와 수평으로 대향하는 상기 개구부 일측 측벽 상에 양극 전극을 형성하는 단계;
    상기 양극 전극 상에 형광층을 형성하는 단계; 및
    상기 제1 기판과 상기 제2 기판을 접합하는 단계
    를 포함하는 전계방출 디스플레이 제조 방법.
  12. 평행하게 접합된 제1 기판 및 제2 기판을 구비하는 전계방출 디스플레이 제조 방법에 있어서,
    상기 제1 기판 상에 제1 절연막을 형성하는 제1 단계;
    상기 제1 절연막 상에 상기 제1 기판과 나란한 씨드층을 형성하는 제2 단계;
    상기 씨드층 형성이 완료된 전체 구조 상에 제2 절연막을 형성하는 제3 단계;
    상기 제2 절연막을 선택적으로 식각하여 상기 씨드층의 일부를 노출시키는 제4 단계;
    상기 노출된 씨드층을 과도식각하여 상기 제2 절연막과 상기 제1 절연막 사이에 언더컷을 형성하는 제5 단계;
    탄소 나노튜브 성장 공정을 실시하여 상기 제1 절연막 상에 상기 제1 기판과 나란한 탄소나노튜브 전계방출 에미터를 형성하는 제6 단계;
    상기 탄소나노튜브 전계방출 에미터 형성이 완료된 전체 구조 상에 제3 절연막을 형성하는 제7 단계;
    상기 제3 절연막 및 상기 제1 절연막을 선택적으로 식각하여 그 측벽에 상기 탄소나노튜브 전계방출 에미터의 단부를 노출시키는 개구부를 형성하는 제8 단계;
    상기 탄소나노튜브 전계방출 에미터와 수평으로 대향하는 상기 개구부 측벽 상에 양극 전극을 형성하는 제9 단계;
    상기 양극 전극 상에 형광층을 형성하는 제10 단계; 및
    상기 제1 기판과 상기 제2 기판을 접합하는 제11 단계
    를 포함하는 전계방출 디스플레이 제조 방법.
  13. 제 12 항에 있어서,
    상기 제6 단계는,
    C2H2또는 CH4가스를 이용한 열 분해법 또는 플라즈마 분해법에 상기 탄소 나노튜브를 성장시키는 것을 특징으로 하는 전계방출 디스플레이 제조 방법.
  14. 삭제
  15. 제 12 항에 있어서,
    상기 제6 단계 후,
    상기 탄소나노튜브 전계방출 에미터의 길이를 조절하기 위해, 상기 탄소나노튜브 전계방출 에미터를 선택적으로 식각하는 제12 단계를 더 포함하는 것을 특징으로 하는 전계방출 디스플레이 제조 방법.
  16. 제 12 항에 있어서,
    상기 씨드층은,
    Ni, Cr, Co, Fe, 다이아몬드라이크탄소, 크롬 또는 다아아몬드 박막으로 형성하는 것을 특징으로 하는 전계방출 디스플레이 제조 방법.
  17. 제 12 항에 있어서,
    상기 제1 단계에서, 게이트, 게이트 절연막, 소스 및 드레인으로 이루어지는 바텀형 게이트 트랜지스터 또는 탑형 게이트 트랜지스터 형성이 완료된 제1 기판 상에 상기 제1 절연막을 형성하고,
    상기 제1 단계 후, 상기 제1 절연막을 통하여 상기 트랜지스터의 소스 또는 드레인 중 어느 하나와 연결되는 플러그를 형성하는 제13 단계를 더 포함하고,상기 제2 단계에서, 상기 플러그와 연결되는 제1 씨드층을 형성하고,
    상기 제6 단계 후, 상기 제2 절연막 및 상기 제1 절연막을 선택적으로 식각하여 상기 트랜지스터의 소스 또는 드레인 중 다른 하나와 연결되는 전극을 형성하는 제14 단계를 더 포함하는 것을 특징으로 하는 전계방출 디스플레이 제조 방법.
  18. 제 12 항에 있어서,
    상기 제1 단계에서, 제1 전도막 패턴 형성이 완료된 제1 기판 상에 상기 제1 절연막을 형성하고,
    상기 제1 단계 후, 상기 제1 절연막을 통하여 제1 전도막 패턴과 연결되는 플러그를 형성하는 제15 단계를 더 포함하고,
    상기 제2 단계에서, 상기 플러그와 연결되는 씨드층을 형성하는 것을 특징으로 하는 전계방출 디스플레이 제조 방법.
KR10-2000-0072326A 2000-12-01 2000-12-01 횡방향 전계방출 에미터를 구비하는 전계방출 디스플레이및 그 제조 방법 KR100373328B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2000-0072326A KR100373328B1 (ko) 2000-12-01 2000-12-01 횡방향 전계방출 에미터를 구비하는 전계방출 디스플레이및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2000-0072326A KR100373328B1 (ko) 2000-12-01 2000-12-01 횡방향 전계방출 에미터를 구비하는 전계방출 디스플레이및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20020042960A KR20020042960A (ko) 2002-06-08
KR100373328B1 true KR100373328B1 (ko) 2003-02-25

Family

ID=27678927

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0072326A KR100373328B1 (ko) 2000-12-01 2000-12-01 횡방향 전계방출 에미터를 구비하는 전계방출 디스플레이및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR100373328B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100834537B1 (ko) * 2006-07-28 2008-06-02 일진다이아몬드(주) 외부전극을 이용한 전계 방출 소자
KR100867172B1 (ko) * 2006-12-18 2008-11-06 한국전기연구원 탄소나노튜브 기반의 ｘ-선관 구조
KR100886212B1 (ko) * 2007-07-31 2009-03-02 한국전기연구원 탄소 나노튜브 기반의 엑스선관

Also Published As

Publication number Publication date
KR20020042960A (ko) 2002-06-08

Similar Documents

Publication Publication Date Title
US7156715B2 (en) Triode structure of field emission display and fabrication method thereof
US7259520B2 (en) Electron emission device, electron source, and image display having dipole layer
EP1746628B1 (en) Electron emission device, electron emission type backlight unit and flat display apparatus having the same.
KR101075807B1 (ko) 전계 방출 장치 및 그 제조 방법
US7710014B2 (en) Electron emission device, electron emission display device using the same and method of manufacturing the same
US5509839A (en) Soft luminescence of field emission display
US5880554A (en) Soft luminescence of field emission display
US20020135295A1 (en) Field emission display panel equipped with two cathodes and an anode
KR20050116088A (ko) 전계방출소자 및 이를 이용한 전계 방출 표시장치
KR100373328B1 (ko) 횡방향 전계방출 에미터를 구비하는 전계방출 디스플레이및 그 제조 방법
US20040145299A1 (en) Line patterned gate structure for a field emission display
JP3674844B2 (ja) 同一基板上にカソードおよびアノードを備える電界放出型ディスプレイパネルおよびその製造方法
KR20050096532A (ko) 전자 방출 소자 및 이를 이용한 전자방출 표시장치
KR20000062110A (ko) 평판 디스플레이
KR100357348B1 (ko) 전계방출표시소자 및 그 제조방법
KR100724369B1 (ko) 자외선 차폐층을 구비한 전계방출소자 및 그 제조 방법
JP2003016918A (ja) 電子放出素子、電子源及び画像形成装置
KR20070043391A (ko) 전자 방출 디바이스, 이를 이용한 전자 방출 표시 디바이스및 이의 제조 방법
JPH08264108A (ja) 電界電子放出素子、この電界電子放出素子を用いた電子放出源および平面ディスプレイ装置、電界電子放出素子の製造方法
KR100279749B1 (ko) 게이트와 에미터를 초근접시킨 전계방출 어레이의 제조방법
KR100288077B1 (ko) 집속전극을구비한분화구형금속필드에미터어레이형성방법
JP2003100200A (ja) 電子放出素子、電子源、及び画像形成装置
JP2002093308A (ja) 電子放出素子、電子源、画像形成装置、及び電子放出素子の製造方法
KR20020039699A (ko) 전계방출표시소자 및 그 제조방법
JP2004227822A (ja) 画像表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091228

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee