KR100367412B1 - 동적 프로토콜 적합성 시험 방법 및 장치 - Google Patents

Abstract

본 발명은 프로토콜 적합성 시험 방법에 관한 것으로, 본 발명의 방법은 트랜지션의 집합 형태를 갖는 시험대상 프로토콜의 FSM(finite state machine)으로부터 가능한 모든 경로의 프리엠블 서브 시험 시퀀스들과 모든 포스트엠블 서브시험 시퀀스들을 취합하여 시험 시퀀스 트리를 구성하는 단계와, 시험 시퀀스 트리를 구성하는 각각의 시험 시퀀스를 반복적으로 프로토콜에 적용하여 시험대상 프로토콜의 각 트랜지션에 대한 결함여부를 판정하는 단계를 수행함으로써 성취된다. 또한 본 발명은 상술한 방법을 수행하는 동적 프로토콜 적합성 시험 장치도 포함한다.

그러므로, 종래기술의 프로토콜 적합성 시험 방법에 비하여 과실 커버리지면에서 향상된 결과를 보이므로, IUT에 대해 보다 정확한 진단 결과를 도출할 수 있다.

Description

동적 프로토콜 적합성 시험 방법 및 장치{METHOD AND APPARATUS FOR DYNAMIC PROTOCOL CONFORMANCE TESTING}

본 발명은 동적 프로토콜 적합성 시험 방법에 관한 것으로, 보다 상세하게는 구현된 프로토콜 제품이 그 프로토콜 스펙에 맞는지를 확인하는 국제표준기구 ISO/IEC JTC1(International Standard Organization/International Electrotechnical Commission Joint Technical Committee1)에 제정된 프로토콜 적합성 시험방법에 관한 것이다.

대부분의 프로토콜 명세들은 국제 표준화 기구들에 의해 표준화되고 있으며, 프로토콜 명세에 내재되어 있는 애매성 때문에 벤더들이 서로 다른 해석을 할 수 있으므로 프로토콜 표준으로부터 벤더들에 의해 구현된 프로토콜 구현물들 사이의 상호운용이 안될 수가 있다. 이러한 문제를 예방하기 위하여 프로토콜 구현물이 그 프로토콜 표준(standards) 또는 명세(specification)에 얼마나 적합하게 구현되었는가를 시험하는 프로토콜 적합성 시험이 ISO/IEC JTC1을 통해 국제 표준으로 제정되어 있다.

이때, 시험 대상인 벤더들이 구현한 프로토콜을 시험대상 구현물(Implementation Under Test, IUT)이라고 지칭되는 데, 이 IUT는 통상 입력포트와 출력포트만을 가진 블랙 박스라고 간주된다. 통상의 시험 방법은 IUT에 프로토콜 명세로부터 얻어진 입력 시퀀스들을 적용하여 나온 결과들을 이미 명세로부터 얻은 출력들과 비교하여 그 구현물들이 프로토콜 명세에 맞게 되었는지를 시험하게 된다.

이러한 프로토콜 적합성 시험의 절차는 도 1에 예시된 흐름도에 설명된 바와 같이 진행된다.

먼저, IUT를 시험하기 위한 하나의 시퀀스, 즉 프로토콜 FSM을 구성하는 모든 트랜지션을 시험할 수 있도록 생성된 시험 시퀀스를 생성한다(단계 110). 이때, 시험 시퀀스는 IUT의 각 트랜지션을 시험하기 위한 서브 시험 시퀀스들을 모두 합친 것으로, 서브 시험 시퀀스는 프로토콜 FSM을 구성하고 있는 트랜지션의 개수만큼 존재한다. 이때, 서브 시험 시퀀스는 하기의 과정을 통하여 만들어진다.

(1) IUT의 상태를 초기 상태에서 최단 경로를 따라 시험을 시작하려는 상태로 놓는다.

(2) IUT에 시험 대상 트랜지션에 대한 입력을 적용한다.

(3) 결과를 관찰하고, IUT가 기대된 상태에서 끝났는지를 검증한다.

그 다음, 시험 시퀀스를 IUT에 적용하여 시험하고(단계 120, 130), 그 시험 결과를 도출하는 방식으로 진행된다(단계 140).

상술한 바와 같이, 전형적인 프로토콜 적합성 시험 방법은 서브 시험 시퀀스를 세 단계를 통하여 생성하게 되는 데, 이때 초기 상태로부터 최단 경로 하나만을 고려하므로 고정적인 시퀀스가 된다. 이러한 이유로 인하여, 만약 그 경로에 잘못 구현된 트랜지션들이 포함될 경우에는 시험 대상 트랜지션의 시험 결과에 영향을 미치게 되어 정확한 진단 결과를 도출하지 못하는 문제가 발생한다.

다시 말해서, 상술한 종래기술의 프로토콜 적합성 시험 방법은 시험하려는트랜지션이 올바르게 구현되었음에도 불구하고 고정적인 시험 시퀀스를 사용하기 때문에 정확한 시험 결과를 도출하지 못하는 경우가 종종 발생한다. 이러한 문제는 프로토콜 FSM(Finite State Machine)을 구성하는 여러 트랜지션들이 시험 시퀀스에 포함되어 시험 대상 트랜지션의 시험에 영향을 미치기 때문이다.

그러므로, 본 발명은 종래기술의 프로토콜 적합성 시험 방법에서 IUT의 부정확한 진단 결과를 내는 원인을 찾아 이를 해결하여 실제 벤더들이 구현한 프로토콜 구현물에 대한 적합성 시험의 정확도를 높일 수 있는 기법을 제공하는 것을 그 목적으로 한다.

상술한 목적을 달성하기 위한 본 발명의 바람직한 실시예에 따른 프로토콜 적합성 시험 방법은, 트랜지션의 집합 형태를 갖는 시험대상 프로토콜의 FSM(finite state machine)으로부터 가능한 모든 경로의 프리엠블 서브 시험 시퀀스들과 모든 포스트엠블 서브시험 시퀀스들을 취합하여 시험 시퀀스 트리를 구성하는 단계; 상기 시험 시퀀스 트리를 구성하는 각각의 시험 시퀀스를 반복적으로 상기 프로토콜에 적용하여 상기 시험대상 프로토콜의 각 트랜지션에 대한 결함여부를 판정하는 단계를 포함하는 것을 특징으로 한다.

본 발명의 다른 실시예에 따르면, 프로토콜 적합성 시험 장치는, 입력되는 트랜지션의 집합 형태를 갖는 시험대상 프로토콜을 트랜지션 중심의 정보와 스테이트 중심의 정보로 나누어 링크드 리스트의 형태의 트리로 저장하는 입력 처리 모듈; 상기 트랜지션 정보와 스테이트 정보를 참조하여, 시험대상 트랜지션까지의 경로인 프리엠블에 대하여, 초기 상태를 두번 이상 포함하는 루프를 제외한 가능한 다른 모든 경로를 포함하는 다수개의 프리엠블 서브 시퀀스를 생성하는 제 1 서브 시퀀스 생성 모듈; 상기 트랜지션 정보와 스테이트 정보를 참조하여, 시험대상 트랜지션의 도착상태 검증을 위한 포스트엠블에 대하여, 가능한 다른 모든 경로를 고려한 다수개의 포스트엠블 서브 시퀀스를 생성하는 제 2 서브 시험 시퀀스 생성 모듈; 상기 제 1 및 제 2 서브 시험 시퀀스 생성 모듈에서 생성된 프리엠블 및 포스트엠블 서브 시험 시퀀스들을 취합하여 시험 시퀀스 트리를 구성하는 시험 시퀀스 트리 생성 모듈; 상기 시험 시퀀스 트리로 구성되는 각각의 시험 시퀀스를 반복적으로 상기 시험대상 프로토콜에 적용하여 상기 각 트랜지션에 대한 결함여부를 판정하는 시험 모듈을 포함하는 것을 특징으로 한다.

도 1은 종래기술의 프로토콜 적합성 시험 방법을 설명하는 흐름도,

도 2a는 본 발명에 따른 동적 프로토콜 적합성 시험 방법을 수행하는 과정을 설명하는 흐름도,

도 2b는 도 2a에 예시된 동적 프로토콜 적합성 시험 방법을 수행하는데 적합한 적합성 시험 장치의 개략적인 블록 구성도,

도 3a 내지 도 3e는 임의의 프로토콜 FSM(Finite State Machine)을 가지고 본 발명의 TST를 구성하고 시험하는 과정을 설명하는 도면,

도 4는 도 2에 예시된 동적 프로토콜 적합성 시험 장치를 이용하여 종래 기술의 시험 방법과 본 발명의 시험 방법을 비교하기 위한 구성을 예시하는 도면,

도 5a 내지 도 5d는 도 4에 도시된 구성을 통하여 구한 결과를 비교하는 도면.

<도면의 주요부분에 대한 부호의 설명>

100 : 입력 처리 모듈

200, 300 : 제 1 및 제 2 서브 시험 시퀀스 생성 모듈

400 : 시험 시퀀스 트리 생성 모듈 500 : 시험 모듈

이하 본 발명은 첨부된 도면을 참조하여 다음과 같이 상세히 설명될 것이다.

먼저, 본 발명의 이해를 돕기위하여 개략적인 설명을 부연하면 다음과 같다. 본 발명에 따른 프로토콜 적합성 시험 방법은 종래기술의 적합성 시험과는 달리 TST라는 시험 시퀀스의 집합을 나타내는 자료구조를 사용하여 시험중 동적으로 시험 시퀀스를 재구성하고, 각각의 시험 시퀀스를 피드백 과정을 통하여 순차적으로 IUT에 적용하는 방법을 사용한다는 것이다.

시험 시퀀스는 서브 시험 시퀀스의 집합으로 구성되어 있고, 서브 시험 시퀀스는 IUT의 초기 상태에서 시험 대상 트랜지션까지의 경로인 프리엠블(preamble)과 시험 대상 트랜지션의 도착 상태 검증을 위한 포스트엠블(postamble)로 구성된다.

본 발명에서는 시험 시퀀스 생성시 프리엠블 부분과 포스트엠블 부분을 고정적인 하나의 시퀀스로서 사용하는 것이 아니라 가능한 모든 경로를 고려하여 다수개의 시퀀스를 포함하고 있는 TST(Test Sequence Tree)를 사용하여 시험 시퀀스를 동적으로 선택하여 시험한다.

이러한 TST는, 다음에 설명되는 도 3으로부터 알 수 있는 바와 같이, TSST(Test Sub Sequence Tree)의 집합으로 이루어진다. 또한, TSST는 하나의 트랜지션이 가질 수 있는 PTS들의 집합으로, 프리엠블 부분에서 다른(alternative) 경로를 고려한 시퀀스와 프리엠블 부분에서 다른 경로를 고려하는 모든 시퀀스를 모두 포함하기 때문에, 다수개의 PTS를 포함하게 된다.

이후, 모든 시험 시퀀스의 각 트랜지션을 IUT에 적용하면서 결함(fail)여부에 대한 국부적인 판정이 수행되는데, 여기서 국부적인 판정(local verdict)이라는 용어는 하나의 트랜지션에 대한 결함여부를 판정하는 것으로, 만약 임의의 트랜지션의 국부적 판정이 결함(fail)이면, 하기 도 3d에서와 같이 TSST에 '결함' 이라는 판정을 주고, 이 트랜지션을 포함하는 PTS들을 제거하고 트리구조를 재구성함으로써 시험하여야 할 경우를 줄일 수 있다.

즉, 본 발명의 동적 적합성 시험 방법에서는 다수개의 PTS를 그 서브 시험 시퀀스로 가질 수 있기 때문에 종래기술의 적합성 시험 방법에서처럼 고정적인 하나의 서브 시험 시퀀스만을 취하는 방법에 비하여 상대적으로 정확한 진단 결과를 도출할 수 있는 것이다.

또한, 만약 하나의 TSST가 하나의 PTS로만 구성된다면, STU(Set ofTransition in Unique Path)를 가지게 되는데, 이것은 시험 시퀀스 내에 잘못 구현된 트랜지션의 포함 여부를 빨리 알아내게 하여 시험 진행에 도움을 준다.

이제 도 2a를 참조하면, 위에서 언급된 바와 같이 종래 기술의 프로토콜 적합성 시험 방법의 문제점을 해결한 본 발명의 프로토콜 적합성 시험 절차를 설명하는 흐름도가 도시된다.

먼저, 본 발명의 프로토콜 적합성 시험 절차는 IUT에 대하여 추상 시험을 위한 시험 슈트를 유도하고, 동적 환경을 설정하는 단계(210)로부터 시작된다.

그 다음 단계(220)에서, 시험 시퀀스 트리 생성 모듈(400)에 의해 시험 시퀀스로 구성된 시험 시퀀스 트리가 생성되고, 시험 시퀀스 트리를 참조하여 시험될 시험 경로가 선택된다.

이후, 시험 모듈(500)은 선택된 시험 경로를 따라 시험 시퀀스를 시험 프로토콜에 적용하여 시험하고(단계 230), 그 시험 시퀀스의 각 트랜지션에 대하여 국부적인 결함여부에 대한 판정을 수행한다(단계 240).

이 때, 결함(fail)이라는 판정 결과가 나오면, 단계(220)로 진행하여 다음번 시험 시퀀스에 대하여 상술한 시험과 판정 과정이 반복적으로 수행되고, 이러한 반복적인 시험과 판정은 시험대상 프로토콜의 모든 시험 시퀀스에 대하여 반복된다.

마지막 시험 시퀀스에 대한 시험이 종료되면, 시험 결과로서 시험대상 프로토콜에 대하여 전체적인 판정이 도출된다.

도 2b는 도 2a에 예시된 프로토콜 적합성 시험 절차를 수행하는 데 적합한 본 발명에 따른 프로토콜 적합성 시험 장치의 개략적인 블록 구성도가 도시된다.본 발명의 장치는 입력 처리 모듈(100), 제 1 서브 시험 시퀀스 생성 모듈(200), 제 2 서브 시험 시퀀스 생성 모듈(300), 시험 시퀀스 트리 생성 모듈(400) 및 시험 모듈(500)을 포함한다.

입력 처리 모듈(100)은 트랜지션의 집합 형태로서 변환된 시험하려는 임의의 프로토콜을 트랜지션 중심의 정보와 스테이트 중심의 정보로 분리한다. 이렇게 입력 처리 모듈에 의해 분리된 트랜지션 중심 정보와 스테이트 중심 정보는 시험 시퀀스의 집합을 나타내는 자료구조를 갖는 링크드 리스트(Linked List) 형태의 시험 시퀀스 트리(Test Sequence Tree(이하 TST라 약칭함)(도 3 참조))로서 각기 트랜지션 저장 데이터베이스(110)와 스테이트 저장 데이터베이스(120)에 저장된다.

제 1 서브 시험 시퀀스 생성 모듈(200)는 입력 처리 모듈(100)에 의해 처리된 트리정보를 참조하여 시험대상 트랜지션까지의 경로인 프리엠블에 대하여, 초기 상태를 두번 이상 포함하는 루프를 제외한 가능한 다른 모든 경로를 포함하는 다수개의 프리엠블 서브 시퀀스를 생성한다.

마찬가지로, 제 2 서브 시험 시퀀스 생성 모듈(300)는 시험대상 트랜지션의 도착상태 검증을 위한 포스트엠블에 대하여, 가능한 다른 모든 경로를 고려한 다수개의 포스트엠블 서브 시퀀스를 생성한다. 제 2 서브 시험 시퀀스 생성 모듈(300)에서, 여러가지 포스트엠블을 생성하는 방법중 UIO(Unique Input Output)만을 고려하여 최대 길이가 2인 다수의 UIO들, 즉 MUIO(Multiple UIO)를 생성한다.

시험 시퀀스 트리 생성 모듈(400)은 제 1 및 제 2 서브 시험 시퀀스 생성 모듈(200 및 300)에서 생성된 프리엠블 및 포스트엠블 서브 시험 시퀀스들을 취합하여 시험 시퀀스 트리를 구성한다.

시험 모듈(500)은 시험 시퀀스 트리 생성 모듈(400)에서 시험 시퀀스 트리를 구성하는 각각의 시험 시퀀스들을 IUT에 적용하여 시험하고, 출력으로 IUT의 각 트랜지션에 대한 결함 여부를 판정한다.

시험 모듈(500)에서 수행되는 본 발명에 따른 시험 방법은 반복적으로 하나씩의 트랜지션에 대한 결함여부를 판정하는 것으로, 만약 임의의 트랜지션의 로컬 판정(local verdict)이 결함(fail)이면, TSST에 결함이라는 판정을 주고, 이 트랜지션을 포함하는 PTS들을 제거함으로써 시험해야 할 경우를 줄인다. 시험 모듈(500)에서 임의의 하나의 트랜지션의 시험이 종료되면, 시험 모듈(500)은 시험 시퀀스 트리 생성 모듈(400)로 새로운 다음번의 시험될 PTS를 요청하여 반복적으로 각각의 트랜지션에 대한 결함여부를 판정한다.

이와 같이, 본 발명은 시험 시퀀스 생성시 프리엠블 부분과 포스트엠블 부분을 종래기술에서와 같이 고정적인 하나의 시퀀스를 사용하는 것이 아니라, 가능한 모든 경로를 고려하여 다수개의 시퀀스를 포함하고 있는 TST를 사용하여 시험 시퀀스를 동적으로 선택하여 시험함으로써, IUT에 대하여 보다 정확한 진단 결과를 생성할 수 있다.

도 3은 임의의 프로토콜 FSM(Finite State Machine)을 가지고 본 발명의 TST를 구성하고 시험하는 과정을 설명하는 도면이다.

도 3a는 임의의 프로토콜 FSM을 예시하는 도면이고, 도 3b는 도 3a에 대한 MPS(Multiple Postamble Set)를 표시한 것이다.

도 3c는 도 3a에 대해 프리엠블의 다른 경로를 고려한 TST이며, 도 3d는 시험 시퀀스를 적용하여 시험하는 도중 "fail" 이라는 국부적 판정을 받는 경우 TST를 관리하는 것을 나타낸 도면으로, "fail" 판정을 받은 트랜지션을 포함하는 PTS들을 제거하여 TST를 동적으로 재구성하게 된다. 도 3e에서 알 수 있는 바와 같이, TST는 다수의 서브시험 시퀀스들의 집합(TSST : Test Sub Sequence Tree)으로 이루어진다. 또한 TSST는 하나의 트랜지션이 가질 수 있는 PTS(Path Test Sequence)들의 집합으로, 프리엠블 부분에서 다른 경로를 고려한 시퀀스와 포스트엠블 부분에서 다른 경로를 고려하는 시퀀스를 모두 포함하기 때문에, 다수개의 PTS를 포함하게 된다.

도 3에 예시된 용어는 다음과 같이 정의된다.

ST(Set of Transition)는 트랜지션의 집합으로, 하기 수학식 1로 표현된 바와 같이 FSM M안에 있는 모든 트랜지션들의 집합을 말하여, t_i는 i 번째 트랜지션을 의미한다.

(t_i= <a head state, an input/output, a tail state>, n = Machine M의 총 트랜지션의 개수)

UP(Unique Path)는 초기상태에서 t_i까지 존재하는 단 하나의 유일한 경로로서, 하기 수학식 2와 같이 표현된다.

상기 수학식 2에서, @는 콘케터네이션(concatenation)으로 열을 합치는 것을 의미한다.

STU(Set of Transition in UP)는 UP의 집합으로, 하기 수학식 3과 같이 STU_i는 UP_i의 모든 트랜지션들의 집합이다.

PTS(Path Test Sequence)는 경로 시험 시퀀스로서, 트랜지션 t_i를 위한 시험 시퀀스이다. PTS_i ^q는 하기 수학식 4와 같이 정의되고, 다음과 같은 순서로 생성된다.

(1) IUT를 초기 상태에서 t_i의 출발 상태로 가져간다.

(2) t_i를 적용한다.

(3) DS, UIO, W를 t_i의 도착상태 검증에 적용한다.

상기 수학식 4에서, Path_i ^q는 t_i의 초기 상태로부터 q 번째 경로의 트랜지션들의 시퀀스를 나타낸다.

TSST(Tree Sub-Sequence Tree)는 서브 시험 시퀀스 트리로, TSST_i는 하기 수학식 5와 같이 t_i의 모든 PTS_i의 집합이다.

상기 수학식 5에서, j는 t_i의 초기 상태에서 가능한 모든 경로의 개수를 나타낸다.

TST(Test Sequence Tree)는 시험 시퀀스 트리로, TST는 FSM M을 위한 모든 시험 시퀀스를 하나의 트리로 나타내는 구조이며, 하기 수학식 6과 같이 표현된다.

MPS(Multiple Postamble Set)는 다수의 포스트엠블의 집합, 즉, MPS는 어떤 상태에서 가질 수 있는 포스트엠블을 구성하는 시퀀스들의 집합으로, 원소가 UIO이면 멀티플 UIO, DS이면 멀피플 DS, W이면 멀티플 W이며, 하기 수학식 7과 같이 표현된다.

상기 수학식에서, MPS_i는 i 번째 상태에 대한 MPS를 말하며, a_j는 j 번째 포스트엠블 시퀀스를 말한다. 또한, n은 하나의 상태에서 존재할 수 있는 포스트엠블 시퀀스의 개수를 나타낸다.

도 4는 도 2에 도시된 본 발명의 동적 적합성 시험 장치를 이용하여 종래 기술과의 결함 범위를 대비하기 위한 구성을 예시한 것으로, 결함 기계 생성 모듈(600)이 추가되고, 시험 시퀀스 트리 생성 모듈(400)이 상술한 바와 같이 본 발명에 따라 시험 시퀀스를 생성함과 동시에 종래 기술에 따른 시험 시퀀스도 함께 생성하는 것을 제외하고는 도 2a에 도시되고 설명된 바와 동일하므로, 그에 대한 상세한 설명은 생략한다.

도 4와 관련하여, 결함 기계 생성 모듈(600)은 시험대상 프로토콜을 바탕으로 임의의 결함을 지닌 기계를 생성해 내고, 사용자로 하여금 시험할 기계의 결함 트랜지션의 수를 선택할 수 있게 하여, 선택한 결함 기계를 다음단의 시험 모듈(500)로 제공한다. 또한, 시험 시퀀스 트리 생성 모듈(400)은 본 발명에 따라 생성된 시험 시퀀스와 종래 기술에 따라 생성된 시험 시퀀스를 선택적으로 시험 모듈(500)로 제공한다.

따라서, 시험 모듈(500)에서는 결함 기계 생성 모듈(600)에서 생성된 결함 기계와 시험 시퀀스 트리 생성 모듈(400)에서 생성된 본 발명과 종래 기술의 시험 시퀀스를 가지고 본 발명의 방법과 종래 기술의 방법에 의한 알고리즘을 토대로 시험하게 되고, 그의 출력으로 각각의 방법에 대한 과실 범위를 도출하게 된다.

도 5a는 도 2에 도시된 본 발명의 동적 적합성 시험 장치에서 시험될 실제 프로토콜인 TCP(Transmission Control Protocol)의 FSM을 예시한 도면이고, 도 5b는 시험의 편의를 위해 도 5a의 TCP FSM의 문자열 값을 자연수로 대체하여 수정한 것을 예시한 도면이다.

도 5c는 결함 기계를 이용하여 이상적인 시험장치의 결과를 비교한 테이블이고, 도 5d는 도 5c의 시험 결과를 그래프로 나타낸 것이다. 도 5c 및 도 5d로부터 알 수 있는 바와 같이, 본 발명의 동적 적합성 시험 방법이 결함 커버리지면에서 종래기술의 방법보다 우수한 결과를 도출함을 알 수 있다. 특히 소수의 잘못 구현된 트랜지션을 가진 IUT인 경우 종래의 적합성 시험 방법보다 높은 과실 커버리지를 나타내므로, 실제 벤더들이 구현한 프로토콜 구현물에 소수의 결함이 있을 확률이 높다고 생각할 때 본 발명은 많은 도움을 줄 수 있을 것이다.

본 발명의 바람직한 실시예가 기술되었지만, 본 발명은 본 발명의 범주를 한정하는 것으로 해석해서는 안될 것이다. 본 발명은 다음의 청구범위의 범주내에서 각종 형태의 실시예를 가질 수 있다는 것을 알아야 한다.

그러므로, 본 발명의 동적 적합성 시험 방법에서는 다수개의 PTS를 그 서브 시험 시퀀스로 가질 수 있기 때문에, 종래기술의 적합성 시험 방법에서 처럼 고정적인 하나의 서브 시험 시퀀스만을 이용하는 방법에 비하여 상대적으로 정확한 진단 결과를 도출할 수 있게 된다. 따라서, 종래기술의 프로토콜 적합성 시험 방법에 비하여 과실 커버리지면에서 향상된 결과를 보이므로, IUT에 대해 보다 정확한 진단 결과를 도출할 수 있다.

Claims (5)

1. 프로토콜 적합성 시험 방법에 있어서,

   트랜지션의 집합 형태를 갖는 시험대상 프로토콜의 FSM(finite state machine)으로부터 가능한 모든 경로의 프리엠블 서브 시험 시퀀스들과 시험대상 트랜지션의 도착상태를 검증하는 모든 포스트엠블 서브시험 시퀀스들을 취합하여 시험 시퀀스 트리를 구성하는 단계;

   상기 생성된 시험 시퀀스 트리의 각각의 시험 시퀀스를 반복적으로 상기 프로토콜에 적용하여 상기 시험대상 프로토콜의 각 트랜지션에 대한 결함여부를 판정하는 단계를 포함하는 것을 특징으로 하는 동적 프로토콜 적합성 시험 방법.
2. 제 1 항에 있어서, 상기 방법은,

   상기 결함 판정단계에서 임의의 트랜지션이 결함인 것으로 판정되면, 상기 결함의 트랜지션을 포함하는 시험 시퀀스를 제거하고, 상기 시험 시퀀스 트리를 재구성하는 단계를 더 포함하는 것을 특징으로 하는 동적 프로토콜 적합성 시험 방법.
3. 프로토콜 적합성 시험 장치에 있어서,

   입력되는 트랜지션의 집합 형태를 갖는 시험대상 프로토콜을 트랜지션 중심의 정보와 스테이트 중심의 정보로 나누어 링크드 리스트의 형태의 트리로 저장하는 입력 처리 모듈;

   상기 트랜지션 정보와 스테이트 정보를 참조하여, 시험대상 트랜지션까지의 경로인 프리엠블에 대하여, 초기 상태를 두번 이상 포함하는 루프를 제외한 가능한 다른 모든 경로를 포함하는 다수개의 프리엠블 서브 시퀀스를 생성하는 제 1 서브 시퀀스 생성 모듈;

   상기 트랜지션 정보와 스테이트 정보를 참조하여, 시험대상 트랜지션의 도착상태 검증을 위한 포스트엠블에 대하여, 가능한 다른 모든 경로를 고려한 다수개의 포스트엠블 서브 시퀀스를 생성하는 제 2 서브 시험 시퀀스 생성 모듈;

   상기 제 1 및 제 2 서브 시험 시퀀스 생성 모듈에서 생성된 프리엠블 및 포스트엠블 서브 시험 시퀀스들을 취합하여 시험 시퀀스 트리를 구성하는 시험 시퀀스 트리 생성 모듈;

   상기 시험 시퀀스 트리로 구성되는 각각의 시험 시퀀스를 반복적으로 상기 시험대상 프로토콜에 적용하여 상기 각 트랜지션에 대한 결함여부를 판정하는 시험 모듈을 포함하는 것을 특징으로 하는 동적 프로토콜 적합성 시험 장치.
4. 제 3 항에 있어서, 상기 제 2 서브 시험 시퀀스 생성 모듈은 UIO(Unique Input Output)만을 고려하여 최대 길이가 2인 다수의 UIO들을 생성하는 것을 특징으로 하는 동적 프로토콜 적합성 시험 장치.
5. 청구항 1에 기술된 기능을 실현하기 위한 프로그램을 기록한 컴퓨터로 판독가능한 기록매체.