CN117252149A - 芯片验证方法及装置、芯片验证系统和可读存储介质 - Google Patents
芯片验证方法及装置、芯片验证系统和可读存储介质 Download PDFInfo
- Publication number
- CN117252149A CN117252149A CN202311329347.6A CN202311329347A CN117252149A CN 117252149 A CN117252149 A CN 117252149A CN 202311329347 A CN202311329347 A CN 202311329347A CN 117252149 A CN117252149 A CN 117252149A
- Authority
- CN
- China
- Prior art keywords
- excitation
- target
- chip
- stimulus
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012795 verification Methods 0.000 title claims abstract description 206
- 238000000034 method Methods 0.000 title claims abstract description 62
- 230000005284 excitation Effects 0.000 claims abstract description 483
- 238000012360 testing method Methods 0.000 claims abstract description 226
- 238000004891 communication Methods 0.000 claims abstract description 16
- 238000000605 extraction Methods 0.000 claims description 7
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 5
- 238000004590 computer program Methods 0.000 claims description 4
- 239000000284 extract Substances 0.000 claims description 4
- 230000003044 adaptive effect Effects 0.000 abstract description 2
- 230000006870 function Effects 0.000 description 30
- 238000010586 diagram Methods 0.000 description 12
- 230000003993 interaction Effects 0.000 description 6
- 230000009471 action Effects 0.000 description 5
- 230000005540 biological transmission Effects 0.000 description 5
- 238000010276 construction Methods 0.000 description 5
- 239000000203 mixture Substances 0.000 description 5
- 238000004458 analytical method Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000013461 design Methods 0.000 description 3
- 230000003631 expected effect Effects 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 238000007405 data analysis Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000013507 mapping Methods 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
Abstract
本申请提供一种芯片验证方法及装置、芯片验证系统和可读存储介质,涉及集成电路技术领域。本申请通过关联激励输出控制设备获取存在数据关联关系的多种目标测试信号之间的激励字段约束关系,并构建目标激励控制信号,使其包括多种目标测试信号各自的满足该激励字段约束关系的目标激励字段内容,而后建立该关联激励输出控制设备与多种目标测试信号各自对应的目标激励产生设备之间的通信连接,并将构建出的目标激励控制信号发送给各个目标激励产生设备,使每个目标激励产生设备基于自身适配的目标激励字段内容生成目标激励信号后,将其发送给待验证芯片进行芯片功能验证和/或芯片性能验证,以降低激励出错概率,提升芯片验证效率和芯片验证质量。
Description
技术领域
本申请涉及集成电路技术领域,具体而言,涉及一种芯片验证方法及装置、芯片验证系统和可读存储介质。
背景技术
随着大规模集成电路(Integrated Circuit,IC)技术的发展,芯片的逻辑规模和电路复杂程度越来越高,为了保证芯片质量,需要将芯片作为待测器件(Design UnderTest,DUT)进行准确快速的仿真验证。在对芯片进行仿真验证时,通常需要利用激励产生装置针对芯片产生测试信号,并将产生的测试信号输入到芯片中,以验证芯片响应测试信号的输出结果是否符合预期效果。
目前,就待验证芯片而言,通常需要多组测试信号才能实现较为全面的芯片验证效果,这便需要配置多个激励产生装置各自独立地随机产生一组测试信号。值得注意的是,芯片验证作业所需的多组测试信号往往在信号内容上存在数据关联关系,不同激励产生装置各自产生的测试信号的至少一种字段类型的实际字段内容需要满足特定关联约束关系(例如,激励产生装置A产生的测试信号a的字段“s”取值为1时,激励产生装置B的测试信号b的字段“s”也必须取值为1),但又因针对待验证芯片配置的多个激励产生装置各自独立运行,导致多个激励产生装置实质无法有效地向待验证芯片提供满足关联约束关系的多组测试信号,影响芯片验证质量。
发明内容
有鉴于此,本申请的目的在于提供一种芯片验证方法及装置、芯片验证系统和可读存储介质,能够通过同一管理设备统一地对存在数据关联关系的多种测试信号进行激励字段内容约束,使多种测试信号各自对应的激励产生设备所生成的作用于待验证芯片的激励信号实质满足关联约束关系,以降低激励出错概率,并有效提升芯片验证效率和芯片验证质量。
为了实现上述目的,本申请实施例采用的技术方案如下:
第一方面,本申请提供一种芯片验证方法,应用于芯片验证系统所包括的关联激励输出控制设备,其中所述芯片验证系统还包括多个激励产生设备,所述方法包括:
获取针对待验证芯片的存在数据关联关系的多种目标测试信号之间的激励字段约束关系;
基于所述激励字段约束关系构建目标激励控制信号,其中所述目标激励控制信号包括所述多种目标测试信号各自的满足所述激励字段约束关系的目标激励字段内容;
建立所述关联激励输出控制设备与所述多种目标测试信号各自对应的目标激励产生设备之间的通信连接,并将所述目标激励控制信号发送给各个目标激励产生设备,以使每个目标激励产生设备基于自身对应的目标激励字段内容生成目标激励信号,并将生成的所述目标激励信号发送给所述待验证芯片进行芯片功能验证和/或芯片性能验证。
在可选的实施方式中,所述激励字段约束关系包括至少一种激励字段类型在所述多种目标测试信号处的字段内容分布约束关系,所述获取针对待验证芯片的存在数据关联关系的多种目标测试信号之间的激励字段约束关系的步骤,包括:
获取所述待验证芯片的测试信号要求信息,其中所述测试信号要求信息包括测试所述待验证芯片所需的所有测试信号各自对应的信号特征信息;
对所有测试信号各自对应的信号特征信息进行信息比对,得到存在数据关联关系的多种目标测试信号均具备的至少一种激励字段类型,以及每种激励字段类型在所述多种目标测试信号处的字段内容分布约束关系。
在可选的实施方式中,所述基于所述激励字段约束关系构建目标激励控制信号的步骤,包括:
针对每种激励字段类型,按照与该激励字段类型对应的字段内容分布约束关系,随机生成各个目标测试信号的与该激励字段类型匹配的目标激励字段内容;
将所有激励字段类型以及每种激励字段类型在各个目标测试信号处对应的目标激励字段内容集成到同一控制信号中,得到所述目标激励控制信号。
第二方面,本申请提供一种芯片验证方法,应用于芯片验证系统所包括的多个激励产生设备中的每个激励产生设备,其中所述芯片验证系统还包括激励输出控制设备;所述方法包括:
获取来自所述激励输出控制设备的目标激励控制信号,其中所述目标激励控制信号包括针对待验证芯片的存在数据关联关系的多种目标测试信号各自的满足激励字段约束关系的目标激励字段内容;
从所述目标激励控制信号中提取与自身负责产生的期望测试信号适配的目标激励字段内容;
基于提取出的所述目标激励字段内容产生所述期望测试信号所指向的目标激励信号;
检测当前设备状态是否处于芯片验证触发状态,并在检测到当前设备状态处于芯片验证触发状态时,将产生的目标激励信号发送给所述待验证芯片进行芯片功能验证和/或芯片性能验证。
在可选的实施方式中,所述基于提取出的所述目标激励字段内容产生所述期望测试信号所指向的目标激励信号的步骤,包括:
按照预先配置的针对所述待验证芯片的期望测试信号的信号特征信息,随机生成匹配的初始激励信号;
按照提取出的所述目标激励字段内容,对所述初始激励信号中的字段类型适配的目标字段内容进行内容替换,得到所述目标激励信号。
第三方面,本申请提供一种芯片验证方法,应用于芯片验证系统,所述芯片验证系统包括关联激励输出控制设备及多个激励产生设备,所述方法包括:
所述关联激励输出控制设备获取针对待验证芯片的存在数据关联关系的多种目标测试信号之间的激励字段约束关系;
所述关联激励输出控制设备基于所述激励字段约束关系构建目标激励控制信号,其中所述目标激励控制信号包括所述多种目标测试信号各自的满足所述激励字段约束关系的目标激励字段内容;
所述关联激励输出控制设备建立与所述多种目标测试信号各自对应的目标激励产生设备之间的通信连接,并将所述目标激励控制信号发送给各个目标激励产生设备;
每个所述目标激励产生设备从接收到的所述目标激励控制信号中提取与自身负责产生的期望测试信号适配的目标激励字段内容,并基于提取出的所述目标激励字段内容产生所述期望测试信号所指向的目标激励信号;
每个所述目标激励产生设备检测当前设备状态是否处于芯片验证触发状态,并在检测到当前设备状态处于芯片验证触发状态时,将产生的目标激励信号发送给所述待验证芯片进行芯片功能验证和/或芯片性能验证。
第四方面,本申请提供一种芯片验证装置,应用于芯片验证系统所包括的关联激励输出控制设备,其中所述芯片验证系统还包括多个激励产生设备,所述装置包括:
关联约束获取模块,用于获取针对待验证芯片的存在数据关联关系的多种目标测试信号之间的激励字段约束关系;
关联激励确定模块,用于基于所述激励字段约束关系构建目标激励控制信号,其中所述目标激励控制信号包括所述多种目标测试信号各自的满足所述激励字段约束关系的目标激励字段内容;
激励产生控制模块,用于建立所述关联激励输出控制设备与所述多种目标测试信号各自对应的目标激励产生设备之间的通信连接,并将所述目标激励控制信号发送给各个目标激励产生设备,以使每个目标激励产生设备基于自身对应的目标激励字段内容生成目标激励信号,并将生成的所述目标激励信号发送给所述待验证芯片进行芯片功能验证和/或芯片性能验证。
第五方面,本申请提供一种芯片验证装置,应用于芯片验证系统所包括的多个激励产生设备中的每个激励产生设备,其中所述芯片验证系统还包括激励输出控制设备;所述装置包括:
激励控制获取模块,用于获取来自所述激励输出控制设备的目标激励控制信号,其中所述目标激励控制信号包括针对待验证芯片的存在数据关联关系的多种目标测试信号各自的满足激励字段约束关系的目标激励字段内容;
关联激励提取模块,用于从所述目标激励控制信号中提取与自身负责产生的期望测试信号适配的目标激励字段内容;
激励信号产生模块,用于基于提取出的所述目标激励字段内容产生所述期望测试信号所指向的目标激励信号;
芯片测试控制模块,用于检测当前设备状态是否处于芯片验证触发状态,并在检测到当前设备状态处于芯片验证触发状态时,将产生的目标激励信号发送给所述待验证芯片进行芯片功能验证和/或芯片性能验证。
第六方面,本申请提供一种芯片验证系统,所述芯片验证系统包括关联激励输出控制设备及多个激励产生设备,其中每个激励产生设备用于针对待验证芯片产生作为测试信号的激励信号,每种测试信号对应一个激励产生设备;
所述关联激励输出控制设备可与多个激励产生设备通信连接,并与所述多个激励产生设备协同作业,以实现前述实施方式中任意一项所述的芯片验证方法。
第七方面,本申请提供一种可读存储介质,其上存储有计算机程序,所述计算机程序被运行时,驱动芯片验证系统实现前述实施方式中任意一项所述的芯片验证方法,其中所述驱动芯片验证系统包括关联激励输出控制设备及多个激励产生设备。
在此情况下,本申请实施例的有益效果可以包括以下内容:
本申请通过关联激励输出控制设备获取针对待验证芯片的存在数据关联关系的多种目标测试信号之间的激励字段约束关系,并对应构建出目标激励控制信号,使目标激励控制信号包括前述多种目标测试信号各自的满足该激励字段约束关系的目标激励字段内容,而后建立该关联激励输出控制设备与前述多种目标测试信号各自对应的目标激励产生设备之间的通信连接,并将构建出的该目标激励控制信号同步地发送给各个目标激励产生设备,使每个目标激励产生设备得以基于自身适配的目标激励字段内容生成目标激励信号,并将生成的目标激励信号发送给待验证芯片进行芯片功能验证和/或芯片性能验证,从而通过同一管理设备统一地对存在数据关联关系的多种测试信号进行激励字段内容约束,使多种测试信号各自对应的激励产生设备所生成的作用于待验证芯片的激励信号实质满足关联约束关系,以降低激励出错概率,并有效提升芯片验证效率和芯片验证质量。
为使本申请的上述目的、特征和优点能更明显易懂,下文特举较佳实施例,并配合所附附图,作详细说明如下。
附图说明
为了更清楚地说明本申请实施例的技术方案,下面将对实施例中所需要使用的附图作简单地介绍,应当理解,以下附图仅示出了本申请的某些实施例,因此不应被看作是对范围的限定,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他相关的附图。
图1为本申请实施例提供的芯片验证系统的系统组成示意图;
图2为本申请实施例提供的第一种芯片验证方法的流程示意图;
图3为本申请实施例提供的第二种芯片验证方法的流程示意图;
图4为本申请实施例提供的第三种芯片验证方法的流程示意图;
图5为本申请实施例提供的第一芯片验证装置的组成示意图;
图6为本申请实施例提供的第二芯片验证装置的组成示意图。
图标:10-芯片验证系统;11-关联激励输出控制设备;12-激励产生设备;100-第一芯片验证装置;110-关联约束获取模块;120-关联激励确定模块;130-激励产生控制模块;200-第二芯片验证装置;210-激励控制获取模块;220-关联激励提取模块;230-激励信号产生模块;240-芯片测试控制模块。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚,下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本申请一部分实施例,而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。
因此,以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围,而是仅仅表示本申请的选定实施例。基于本申请中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
应注意到:相似的标号和字母在下面的附图中表示类似项,因此,一旦某一项在一个附图中被定义,则在随后的附图中不需要对其进行进一步定义和解释。
在本申请的描述中,需要理解的是,术语“第一”和“第二”等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。对于本领域的普通技术人员而言,可以具体情况理解上述术语在本申请中的具体含义。
申请人通过辛苦调研发现,目前针对待验证芯片配置的多个激励产生装置在各自负责产生的测试信号之间需要满足关联约束关系时,需要在这多个激励产生装置之间设置信号连接线,以建立这多个激励产生装置之间的通信连接,并通过信息交互的方式互相告知自身产生的测试信号在某种或某几种字段类型下的实际字段内容,以便接收到前述实际字段内容的激励产生装置能够基于关联约束关系和前述实际字段内容生成对应的测试信号,从而确保这多个激励产生装置各自产生的测试信号实质满足关联约束关系。
但值得注意的是,上述关联测试信号输出方案实质会随着测试信号关联程度和/和激励产生装置数目增多,导致激励产生装置之间的通信连接状况越发复杂,每个激励产生装置在生成测试信号时所需考虑的信息也就越多,导致对应激励产生装置产生的测试信号(即激励信号)的出错概率越高,同时会大大增加芯片验证时间成本,无法保证芯片验证质量。
在此情况下,为解决上述问题,本申请实施例通过提供一种芯片验证方法及装置、芯片验证系统和可读存储介质,以通过同一管理设备统一地对存在数据关联关系的多种测试信号进行激励字段内容约束,使多种测试信号各自对应的激励产生设备所生成的作用于待验证芯片的激励信号(即针对待验证芯片的测试信号)实质满足关联约束关系,避免多个激励产生设备在生成具备数据关联关系的测试信号时的信息交互时间成本和激励信号构建错误,从而降低激励出错概率,并有效提升芯片验证效率和芯片验证质量。
下面结合附图,对本申请的一些实施方式作详细说明。在不冲突的情况下,下述的实施例及实施例中的特征可以相互结合。
请参照图1,图1是本申请实施例提供的芯片验证系统10的系统组成示意图。在本申请实施例中,所述芯片验证系统10可以包括关联激励输出控制设备11和多个激励产生设备12。其中,每个激励产生设备12用于针对待验证芯片产生作为测试信号的激励信号,并将产生的激励信号传输给该待验证芯片进行芯片功能验证和/或芯片性能验证;执行所述待验证芯片的芯片验证作业所需的每种测试信号单独对应一个激励产生设备12,同一激励产生设备12可根据芯片验证作业的作业类型不同而产生对应适配的测试信号,其中所述芯片验证作业的作业类型可以包括芯片功能验证作业和芯片性能验证作业,所述芯片功能验证作业用于验证对应芯片是否具备某种或某几种特定功能,所述芯片性能验证作业用于验证某种或某几种特定功能在对应芯片处的实际性能状况是否达到预期效果。
在本申请实施例中,所述关联激励输出控制设备11可与多个激励产生设备12通信连接,并对与所述关联激励输出控制设备11通信连接的多个激励产生设备12各自对应的测试信号进行激励字段内容统一约束,使前述多个激励产生设备12各自产生的激励信号实质满足关联约束关系,以避免前述多个激励产生设备12各自产生的激励信号的激励出错概率,并有效提升针对所述待验证芯片的芯片验证效率和芯片验证质量。
可以理解的是,上述与关联激励输出控制设备11通信连接的多个激励产生设备12各自对应的测试信号之间存在数据关联关系,前述多个激励产生设备12的设备总数目小于或等于所述芯片验证系统10的激励产生设备总数目;没有与所述关联激励输出控制设备11通信连接的激励产生设备12可自行基于预先配置的测试信号的信号特征信息随机生成对应的激励信号,其中所述信号特征信息用于描述对应测试信号所需具备的所有信号字段类型、所有信号字段类型的字段位置及所有信号字段类型各自对应的字段内容取值范围。
由此,本申请提供的芯片验证系统10可通过关联激励输出控制设备11统一地对存在数据关联关系的多种测试信号进行激励字段内容约束,使多种测试信号各自对应的激励产生设备12所生成的激励信号在作为测试信号时实质满足关联约束关系,避免多个激励产生设备12在生成具备数据关联关系的测试信号时的信息交互时间成本和激励信号构建错误,从而降低激励信号的激励出错概率,并有效提升针对所述待验证芯片的芯片验证效率和芯片验证质量。
可以理解的是,图1所示的框图仅为所述芯片验证系统10的一种组成示意图,所述芯片验证系统10还可包括比图1中所示更多或者更少的组件,或者具有与图1所示不同的配置。图1中所示的各组件可以采用硬件、软件或其组合实现。
在本申请中,为确保所述芯片验证系统10能够通过同一管理设备统一地对存在数据关联关系的多种测试信号进行激励字段内容约束,使多种测试信号各自对应的激励产生设备12所生成的作用于待验证芯片的激励信号实质满足关联约束关系,以降低激励出错概率,并有效提升芯片验证效率和芯片验证质量,本申请实施例提供一种应用于上述芯片验证系统10的芯片验证方法实现前述目的。下面对本申请提供的第一种芯片验证方法进行详细描述。
请参照图2,图2是本申请实施例提供的第一种芯片验证方法的流程示意图。在本申请实施例中,图2所示的第一种芯片验证方法应用于图1所示的芯片验证系统10,图2所示的芯片验证方法可以包括步骤S310~步骤S350。
步骤S310,关联激励输出控制设备获取针对待验证芯片的存在数据关联关系的多种目标测试信号之间的激励字段约束关系。
在本实施例中,所述目标测试信号为与其他测试信号存在数据关联关系的测试信号,所述激励字段约束关系用于描述多种目标测试信号之间的相同激励字段在前述多种目标测试信号处的实际字段内容分布关系。
可以理解的是,上述存在数据关联关系的多种目标测试信号之间的激励字段约束关系可由待验证芯片的芯片设计设备通过数据分析得到,并由该芯片设计设备将得到的激励字段约束关系发送给所述关联激励输出控制设备11;上述存在数据关联关系的多种目标测试信号之间的激励字段约束关系也可由所述关联激励输出控制设备11自行分析得到。
可选地,在本实施例的一种实施方式中,所述激励字段约束关系可以包括至少一种激励字段类型在所述多种目标测试信号处的字段内容分布约束关系,所述激励字段约束关系由所述关联激励输出控制设备11自行分析得到,则所述步骤S310中的步骤“获取针对待验证芯片的存在数据关联关系的多种目标测试信号之间的激励字段约束关系”可以包括:
获取所述待验证芯片的测试信号要求信息,其中所述测试信号要求信息包括测试所述待验证芯片所需的所有测试信号各自对应的信号特征信息;
对所有测试信号各自对应的信号特征信息进行信息比对,得到存在数据关联关系的多种目标测试信号均具备的至少一种激励字段类型,以及每种激励字段类型在所述多种目标测试信号处的字段内容分布约束关系。
其中,所述测试信号要求信息用于描述实现待验证芯片的芯片验证作业所需的所有测试信号各自对应的信号组成标准,其中所述芯片验证作业可以包括芯片功能验证作业和芯片性能验证作业中的至少一种作业;所述关联激励输出控制设备11可通过对所述测试信号要求信息包括的各种测试信号的信号特征信息进行信息比对,确定所述测试信号要求信息所涉及的所有测试信号中存在哪些测试信号具备数据关联关系,并将具备数据关联关系的测试信号作为目标测试信号,而后通过对存在数据关联关系的所有目标测试信号各自的信号特征信息进行数据解析,以确定所有目标测试信号之间共同具备的至少一种激励字段类型,以及每种激励字段类型在不同目标测试信号处的字段内容分布约束关系(例如,激励字段类型“s”在所有目标测试信号处的字段内容需保持一致,激励字段类型“T”在所有目标测试信号处的字段内容随着激励产生设备编号递增而等间隔递增)。
由此,本申请可通过执行上述步骤S310的具体步骤流程,确保所述关联激励输出控制设备11能够针对待验证芯片自行解析出存在数据关联关系的多种目标测试信号之间的激励字段约束关系。
步骤S320,关联激励输出控制设备基于激励字段约束关系构建目标激励控制信号,其中目标激励控制信号包括多种目标测试信号各自的满足激励字段约束关系的目标激励字段内容。
在本实施例中,所述关联激励输出控制设备11在得到存在数据关联关系的多种目标测试信号之间的激励字段约束关系后,会针对这多种目标测试信号分别随机生成满足所述激励字段约束关系的目标激励字段内容,而后根据预先配置的多种测试信号与所述芯片验证系统10中的所有激励产生设备12之间的对应关系,将生成的所有目标激励字段内容集成到同一控制信号内,得到对应的目标激励控制信号,使该目标激励控制信号记录有多种目标测试信号各自对应的目标激励字段内容和目标激励产生设备之间的映射关系,其中所述目标激励产生设备为用于生成目标测试信号的激励产生设备12。
可选地,在本实施例的一种实施方式中,所述步骤S320中的步骤“基于激励字段约束关系构建目标激励控制信号”可以包括:
针对所述激励字段约束关系涉及的每种激励字段类型,按照与该激励字段类型对应的字段内容分布约束关系,随机生成各个目标测试信号的与该激励字段类型匹配的目标激励字段内容;
将所有激励字段类型以及每种激励字段类型在各个目标测试信号处对应的目标激励字段内容集成到同一控制信号中,得到所述目标激励控制信号。
其中,上述多种目标测试信号在每种激励字段类型处的目标激励字段内容实质满足与该激励字段类型对应的字段内容分布约束关系。
由此,本申请可通过执行上述步骤S320的具体步骤流程,确保所述关联激励输出控制设备11能够统一地对存在数据关联关系的多种测试信号进行激励字段内容约束。
步骤S330,关联激励输出控制设备建立与多种目标测试信号各自对应的目标激励产生设备之间的通信连接,并将目标激励控制信号发送给各个目标激励产生设备。
在本实施例中,以图1所示的芯片验证系统10为例,若所述关联激励输出控制设备11确定出的存在数据关联关系的多种目标测试信号包括激励信号a、激励信号b及激励信号c,其中与激励信号a对应的目标激励产生设备即为激励产生设备A,与激励信号b对应的目标激励产生设备即为激励产生设备B,与激励信号c对应的目标激励产生设备即为激励产生设备C,因此当所述关联激励输出控制设备11针对激励信号a、激励信号b及激励信号c生成对应的目标激励控制信号后,会建立所述关联激励输出控制设备11与激励产生设备A、激励产生设备B和激励产生设备C之间的通信连接,而后将生成的目标激励控制信号同步地发送给激励产生设备A、激励产生设备B和激励产生设备C。
步骤S340,每个目标激励产生设备从接收到的目标激励控制信号中提取与自身负责产生的期望测试信号适配的目标激励字段内容,并基于提取出的目标激励字段内容产生期望测试信号所指向的目标激励信号。
在本实施例中,所述期望测试信号即为对应激励产生设备需要产生的测试信号;每个所述目标激励产生设备在接收到所述目标激励控制信号后,会对所述目标激励控制信号进行信号解析,以根据该目标激励控制信号所记录有多种目标测试信号各自对应的目标激励字段内容和目标激励产生设备之间的映射关系,从该目标激励控制信号中提取出自身适配的期望测试信号(即目标测试信号)的目标激励字段内容,而后根据该期望测试信号的信号特征信息直接构建出包括提取出的目标激励字段内容的目标激励信号,此时该目标激励信号即可作为对应目标激励产生设备所产生的目标测试信号。
可选地,在本实施例的一种实施方式中,所述步骤S340中的步骤“基于提取出的目标激励字段内容产生期望测试信号所指向的目标激励信号”可以包括:
按照预先配置的针对所述待验证芯片的期望测试信号的信号特征信息,随机生成匹配的初始激励信号;
按照提取出的所述目标激励字段内容,对所述初始激励信号中的字段类型适配的目标字段内容进行内容替换,得到所述目标激励信号。
以图1所示的芯片验证系统10为例,若激励产生设备A接收到来自所述关联激励输出控制设备11的目标激励控制信号,则激励产生设备A会从该目标激励控制信号中提取出与该激励产生设备A适配的目标激励字段内容,而后基于激励信号a(即激励产生设备A的期望测试信号)的信号特征信息,随机生成一个初始激励信号a’,而后采用与该激励产生设备A适配的目标激励字段内容替换初始激励信号a’中的字段类型适配的目标字段内容,得到最终的目标激励信号a。
由此,本申请可通过执行上述步骤S340的具体步骤流程,确保与关联激励输出控制设备11通信连接的每个激励产生设备12能够在该关联激励输出控制设备11的统筹下对应生成满足关联约束关系的激励信号(即目标测试信号)。
步骤S350,每个目标激励产生设备检测当前设备状态是否处于芯片验证触发状态,并在检测到当前设备状态处于芯片验证触发状态时,将产生的目标激励信号发送给待验证芯片进行芯片功能验证和/或芯片性能验证。
在本实施例中,每个激励产生设备12的当前设备状态可以是芯片验证等待状态,也可以是芯片验证触发状态,其中所述芯片验证等待状态用于表征对应激励产生设备12当前不能向待验证芯片发送自身生成的激励信号,所述芯片验证触发状态用于表示对应激励产生设备12当前可以向待验证芯片发送自身生成的激励信号。
因此,每个目标激励产生设备在生成对应的目标激励信号后,可通过检测自身的当前设备状态是否处于芯片验证触发状态,并在检测到当前设备状态处于芯片验证触发状态时,判定自身当前可以向所述待验证芯片发送激励信号进行芯片功能验证和/或芯片性能验证,此时该目标激励产生设备会将自身产生的目标激励信号发送给所述待验证芯片进行芯片功能验证和/或芯片性能验证,从而确保所述待验证芯片能够在满足关联约束关系的多个目标激励信号作用下实现全面的芯片验证效果。
其中,若所述关联激励输出控制设备11获取到的激励字段约束关系所对应的多种目标测试信号与芯片功能验证作业匹配,则所述关联激励输出控制设备11构建出的目标激励控制信号实质用于驱使涉及前述多种目标测试信号的各个目标激励产生设备针对所述待验证芯片进行芯片功能验证,此时各个目标激励产生设备分别产生的目标激励信号可被发送给所述待验证芯片,来验证所述待验证芯片是否具备某种或某几种特定功能。
若所述关联激励输出控制设备11获取到的激励字段约束关系所对应的多种目标测试信号与芯片性能验证作业匹配,则所述关联激励输出控制设备11构建出的目标激励控制信号实质用于驱使涉及前述多种目标测试信号的各个目标激励产生设备针对所述待验证芯片进行芯片性能验证,此时各个目标激励产生设备分别产生的目标激励信号可被发送给所述待验证芯片,来验证某种或某几种特定功能在所述待验证芯片处的实际性能状况是否达到预期效果。
可以理解的是,每个目标激励产生设备可按照预设的激励发送策略检测本地时间点是否符合激励发送时间点,并在检测到本地时间点符合激励发送时间点时,将当前设备状态置为芯片验证触发状态;可由所述关联激励输出控制设备11根据预先配置的多种目标测试信号之间的输出时序关系,向各个目标测试信号所对应的目标激励产生设备依次发送设备状态调整指令,以指示各个目标激励产生设备将当前设备状态置为芯片验证触发状态;也可由所述关联激励输出控制设备11根据预先配置的多种目标测试信号之间的输出时序关系,以及所述待验证芯片针对已接收目标激励信号的输出结果,向未发送激励信号的目标激励产生设备发送设备状态调整指令,以指示对应目标激励产生设备将当前设备状态置为芯片验证触发状态;还可根据先配置的多种目标测试信号之间的输出时序关系,对不同目标激励产生设备之间的激励发送触发策略进行配置,以确保至少一个目标激励产生设备能够在来自其他目标激励产生设备的激励发送触发信号作用下将当前设备状态置为芯片验证触发状态。本申请对于目标激励产生设备的设备状态配置方式,不做具体限定。
由此,本申请可通过执行上述步骤S310~步骤S350,通过同一管理设备统一地对存在数据关联关系的多种测试信号进行激励字段内容约束,使多种测试信号各自对应的激励产生设备12所生成的激励信号在作为测试信号时实质满足关联约束关系,避免多个激励产生设备12在生成具备数据关联关系的测试信号时的信息交互时间成本和激励信号构建错误,从而降低激励信号的激励出错概率,并有效提升针对所述待验证芯片的芯片验证效率和芯片验证质量。
在本申请中,为确保所述芯片验证系统10包括的关联激励输出控制设备11能够统一地对存在数据关联关系的多种测试信号进行激励字段内容约束,使多种测试信号各自对应的激励产生设备12所生成的激励信号在作为测试信号时实质满足关联约束关系,以降低激励出错概率,并有效提升芯片验证效率和芯片验证质量,本申请实施例提供一种应用于上述关联激励输出控制设备11的芯片验证方法实现前述目的。下面对本申请提供的第二种芯片验证方法进行详细描述。
请参照图3,图3是本申请实施例提供的第二种芯片验证方法的流程示意图。在本申请实施例中,图3所示的第二种芯片验证方法应用于图1所示的芯片验证系统10所包括的关联激励输出控制设备11,图3所示的芯片验证方法可以包括步骤S410~步骤S430。
步骤S410,获取针对待验证芯片的存在数据关联关系的多种目标测试信号之间的激励字段约束关系。
在本实施例的一种实施方式中,所述激励字段约束关系可以包括至少一种激励字段类型在所述多种目标测试信号处的字段内容分布约束关系,所述激励字段约束关系由所述关联激励输出控制设备11自行分析得到,则所述步骤S410可以包括:
获取所述待验证芯片的测试信号要求信息,其中所述测试信号要求信息包括测试所述待验证芯片所需的所有测试信号各自对应的信号特征信息;
对所有测试信号各自对应的信号特征信息进行信息比对,得到存在数据关联关系的多种目标测试信号均具备的至少一种激励字段类型,以及每种激励字段类型在所述多种目标测试信号处的字段内容分布约束关系。
由此,本申请可通过执行上述步骤S410的具体步骤流程,确保所述关联激励输出控制设备11能够针对待验证芯片自行解析出存在数据关联关系的多种目标测试信号之间的激励字段约束关系。
步骤S420,基于激励字段约束关系构建目标激励控制信号,其中目标激励控制信号包括多种目标测试信号各自的满足激励字段约束关系的目标激励字段内容。
在本实施例的一种实施方式中,步骤“基于激励字段约束关系构建目标激励控制信号”可以包括:
针对所述激励字段约束关系涉及的每种激励字段类型,按照与该激励字段类型对应的字段内容分布约束关系,随机生成各个目标测试信号的与该激励字段类型匹配的目标激励字段内容;
将所有激励字段类型以及每种激励字段类型在各个目标测试信号处对应的目标激励字段内容集成到同一控制信号中,得到所述目标激励控制信号。
由此,本申请可通过执行上述步骤S420的具体步骤流程,确保所述关联激励输出控制设备11能够统一地对存在数据关联关系的多种测试信号进行激励字段内容约束。
步骤S430,建立关联激励输出控制设备与多种目标测试信号各自对应的目标激励产生设备之间的通信连接,并将目标激励控制信号发送给各个目标激励产生设备,以使每个目标激励产生设备基于自身对应的目标激励字段内容生成目标激励信号,并将生成的目标激励信号发送给待验证芯片进行芯片功能验证和/或芯片性能验证。
由此,本申请可通过执行上述步骤S410~步骤S430,确保关联激励输出控制设备11能够统一地对存在数据关联关系的多种测试信号进行激励字段内容约束,使多种测试信号各自对应的激励产生设备12所生成的激励信号在作为测试信号时实质满足关联约束关系,以降低激励出错概率,并有效提升芯片验证效率和芯片验证质量。
在本申请中,为确保所述芯片验证系统10包括的激励产生设备12能够在关联激励输出控制设备11的统筹下生成满足关联约束关系的激励信号,避免多个激励产生设备12在生成具备数据关联关系的测试信号时的信息交互时间成本和激励信号构建错误,从而降低激励出错概率,并有效提升芯片验证效率和芯片验证质量,本申请实施例提供一种应用于上述激励产生设备12的芯片验证方法实现前述目的。下面对本申请提供的第三种芯片验证方法进行详细描述。
请参照图4,图4是本申请实施例提供的第三种芯片验证方法的流程示意图。在本申请实施例中,图4所示的第三种芯片验证方法应用于图1所示的芯片验证系统10所包括的每个激励产生设备12,图4所示的芯片验证方法可以包括步骤S510~步骤S540。
步骤S510,获取来自激励输出控制设备的目标激励控制信号,其中目标激励控制信号包括针对待验证芯片的存在数据关联关系的多种目标测试信号各自的满足激励字段约束关系的目标激励字段内容。
步骤S520,从目标激励控制信号中提取与自身负责产生的期望测试信号适配的目标激励字段内容。
步骤S530,基于提取出的目标激励字段内容产生期望测试信号所指向的目标激励信号。
在本实施例的一种实施方式中,步骤“基于提取出的目标激励字段内容产生期望测试信号所指向的目标激励信号”可以包括:
按照预先配置的针对所述待验证芯片的期望测试信号的信号特征信息,随机生成匹配的初始激励信号;
按照提取出的所述目标激励字段内容,对所述初始激励信号中的字段类型适配的目标字段内容进行内容替换,得到所述目标激励信号。
由此,本申请可通过执行上述步骤S530的具体步骤流程,确保与关联激励输出控制设备11通信连接的每个激励产生设备12能够在该关联激励输出控制设备11的统筹下对应生成满足关联约束关系的激励信号(即目标测试信号)。
步骤S540,检测当前设备状态是否处于芯片验证触发状态,并在检测到当前设备状态处于芯片验证触发状态时,将产生的目标激励信号发送给待验证芯片进行芯片功能验证和/或芯片性能验证。
由此,本申请可通过执行上述步骤S510~步骤S540,确保所述芯片验证系统10包括的激励产生设备12能够在关联激励输出控制设备11的统筹下生成满足关联约束关系的激励信号,避免多个激励产生设备12在生成具备数据关联关系的测试信号时的信息交互时间成本和激励信号构建错误,从而降低激励出错概率,并有效提升芯片验证效率和芯片验证质量。
在本申请中,为确保上述芯片验证系统10包括的关联激励输出控制设备11能够配合多个激励产生设备12有效执行图2或图3所示的芯片验证方法,本申请通过对采用软件或固件的形式存储于所述关联激励输出控制设备11中的第一芯片验证装置100进行功能模块划分的方式实现前述功能。下面对本申请提供的应用于所述关联激励输出控制设备11的第一芯片验证装置100的具体组成进行相应描述。
请参照图5,图5是本申请实施例提供的第一芯片验证装置100的组成示意图。在本申请实施例中,所述第一芯片验证装置100可以包括关联约束获取模块110、关联激励确定模块120及激励产生控制模块130。
关联约束获取模块110,用于获取针对待验证芯片的存在数据关联关系的多种目标测试信号之间的激励字段约束关系。
关联激励确定模块120,用于基于激励字段约束关系构建目标激励控制信号,其中目标激励控制信号包括多种目标测试信号各自的满足激励字段约束关系的目标激励字段内容。
激励产生控制模块130,用于建立关联激励输出控制设备与多种目标测试信号各自对应的目标激励产生设备之间的通信连接,并将目标激励控制信号发送给各个目标激励产生设备,以使每个目标激励产生设备基于自身对应的目标激励字段内容生成目标激励信号,并将生成的目标激励信号发送给待验证芯片进行芯片功能验证和/或芯片性能验证。
需要说明的是,本申请实施例所提供的第一芯片验证装置100,其基本原理及产生的技术效果与图2或图3所示的芯片验证方法相同。为简要描述,本实施例部分未提及之处,可参考上述的针对图2或图3所示的芯片验证方法的描述内容。
在本申请中,为确保上述芯片验证系统10包括的每个激励产生设备12能够配合关联激励输出控制设备11有效执行图2或图4所示的芯片验证方法,本申请通过对采用软件或固件的形式存储于所述激励产生设备12中的第二芯片验证装置200进行功能模块划分的方式实现前述功能。下面对本申请提供的应用于所述激励产生设备12的第二芯片验证装置200的具体组成进行相应描述。
请参照图6,图6是本申请实施例提供的第二芯片验证装置200的组成示意图。在本申请实施例中,所述第二芯片验证装置200可以包括激励控制获取模块210、关联激励提取模块220、激励信号产生模块230及芯片测试控制模块240。
激励控制获取模块210,用于获取来自激励输出控制设备的目标激励控制信号,其中目标激励控制信号包括针对待验证芯片的存在数据关联关系的多种目标测试信号各自的满足激励字段约束关系的目标激励字段内容。
关联激励提取模块220,用于从目标激励控制信号中提取与自身负责产生的期望测试信号适配的目标激励字段内容。
激励信号产生模块230,用于基于提取出的目标激励字段内容产生期望测试信号所指向的目标激励信号。
芯片测试控制模块240,用于检测当前设备状态是否处于芯片验证触发状态,并在检测到当前设备状态处于芯片验证触发状态时,将产生的目标激励信号发送给待验证芯片进行芯片功能验证和/或芯片性能验证。
要说明的是,本申请实施例所提供的第二芯片验证装置200,其基本原理及产生的技术效果与图2或图4所示的芯片验证方法相同。为简要描述,本实施例部分未提及之处,可参考上述的针对图2或图4所示的芯片验证方法的描述内容。
在本申请所提供的实施例中,应该理解到,所揭露的装置和方法,也可以通过其它的方式实现。以上所描述的装置实施例仅仅是示意性的,例如,附图中的流程图和框图显示了根据本申请的实施例的装置、方法和计算机程序产品的可能实现的体系架构、功能和操作。在这点上,流程图或框图中的每个方框可以代表一个模块、程序段或代码的一部分,所述模块、程序段或代码的一部分包含一个或多个用于实现规定的逻辑功能的可执行指令。也应当注意,在有些作为替换的实现方式中,方框中所标注的功能也可以以不同于附图中所标注的顺序发生。例如,两个连续的方框实际上可以基本并行地执行,它们有时也可以按相反的顺序执行,这依所涉及的功能而定。也要注意的是,框图和/或流程图中的每个方框、以及框图和/或流程图中的方框的组合,可以用执行规定的功能或动作的专用的基于硬件的系统来实现,或者可以用专用硬件与计算机指令的组合来实现。
另外,在本申请各个实施例中的各功能模块可以集成在一起形成一个独立的部分,也可以是各个模块单独存在,也可以两个或两个以上模块集成形成一个独立的部分。所述功能如果以软件功能模块的形式实现并作为独立的产品销售或使用时,可以存储在一个可读存储介质中。基于这样的理解,本申请的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来,该计算机软件产品存储在一个可读存储介质中,包括若干指令用以使得一台网络通信设备(可以是个人计算机,服务器,或者网关设备等)执行本申请各个实施例所述方法的全部或部分步骤。而前述的可读存储介质包括:U盘、移动硬盘、只读存储器(ROM,Read-Only Memory)、随机存取存储器(RAM,Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。
综上所述,在本申请实施例提供的一种芯片验证方法及装置、芯片验证系统和可读存储介质中,本申请通过关联激励输出控制设备获取针对待验证芯片的存在数据关联关系的多种目标测试信号之间的激励字段约束关系,并对应构建出目标激励控制信号,使目标激励控制信号包括前述多种目标测试信号各自的满足该激励字段约束关系的目标激励字段内容,而后建立该关联激励输出控制设备与前述多种目标测试信号各自对应的目标激励产生设备之间的通信连接,并将构建出的该目标激励控制信号同步地发送给各个目标激励产生设备,使每个目标激励产生设备得以基于自身适配的目标激励字段内容生成目标激励信号,并将生成的目标激励信号发送给待验证芯片进行芯片功能验证和/或芯片性能验证,从而通过同一管理设备统一地对存在数据关联关系的多种测试信号进行激励字段内容约束,使多种测试信号各自对应的激励产生设备所生成的作用于待验证芯片的激励信号实质满足关联约束关系,以降低激励出错概率,并有效提升芯片验证效率和芯片验证质量。
以上所述,仅为本申请的各种实施方式,但本申请的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本申请揭露的技术范围内,可轻易想到变化或替换,都应涵盖在本申请的保护范围之内。因此,本申请的保护范围应当以权利要求的保护范围为准。
Claims (10)
1.一种芯片验证方法,其特征在于,应用于芯片验证系统所包括的关联激励输出控制设备,其中所述芯片验证系统还包括多个激励产生设备,所述方法包括:
获取针对待验证芯片的存在数据关联关系的多种目标测试信号之间的激励字段约束关系;
基于所述激励字段约束关系构建目标激励控制信号,其中所述目标激励控制信号包括所述多种目标测试信号各自的满足所述激励字段约束关系的目标激励字段内容;
建立所述关联激励输出控制设备与所述多种目标测试信号各自对应的目标激励产生设备之间的通信连接,并将所述目标激励控制信号发送给各个目标激励产生设备,以使每个目标激励产生设备基于自身对应的目标激励字段内容生成目标激励信号,并将生成的所述目标激励信号发送给所述待验证芯片进行芯片功能验证和/或芯片性能验证。
2.根据权利要求1所述的方法,其特征在于,所述激励字段约束关系包括至少一种激励字段类型在所述多种目标测试信号处的字段内容分布约束关系,所述获取针对待验证芯片的存在数据关联关系的多种目标测试信号之间的激励字段约束关系的步骤,包括:
获取所述待验证芯片的测试信号要求信息,其中所述测试信号要求信息包括测试所述待验证芯片所需的所有测试信号各自对应的信号特征信息;
对所有测试信号各自对应的信号特征信息进行信息比对,得到存在数据关联关系的多种目标测试信号均具备的至少一种激励字段类型,以及每种激励字段类型在所述多种目标测试信号处的字段内容分布约束关系。
3.根据权利要求2所述的方法,其特征在于,所述基于所述激励字段约束关系构建目标激励控制信号的步骤,包括:
针对每种激励字段类型,按照与该激励字段类型对应的字段内容分布约束关系,随机生成各个目标测试信号的与该激励字段类型匹配的目标激励字段内容;
将所有激励字段类型以及每种激励字段类型在各个目标测试信号处对应的目标激励字段内容集成到同一控制信号中,得到所述目标激励控制信号。
4.一种芯片验证方法,其特征在于,应用于芯片验证系统所包括的多个激励产生设备中的每个激励产生设备,其中所述芯片验证系统还包括激励输出控制设备;所述方法包括:
获取来自所述激励输出控制设备的目标激励控制信号,其中所述目标激励控制信号包括针对待验证芯片的存在数据关联关系的多种目标测试信号各自的满足激励字段约束关系的目标激励字段内容;
从所述目标激励控制信号中提取与自身负责产生的期望测试信号适配的目标激励字段内容;
基于提取出的所述目标激励字段内容产生所述期望测试信号所指向的目标激励信号;
检测当前设备状态是否处于芯片验证触发状态,并在检测到当前设备状态处于芯片验证触发状态时,将产生的目标激励信号发送给所述待验证芯片进行芯片功能验证和/或芯片性能验证。
5.根据权利要求4所述的方法,其特征在于,所述基于提取出的所述目标激励字段内容产生所述期望测试信号所指向的目标激励信号的步骤,包括:
按照预先配置的针对所述待验证芯片的期望测试信号的信号特征信息,随机生成匹配的初始激励信号;
按照提取出的所述目标激励字段内容,对所述初始激励信号中的字段类型适配的目标字段内容进行内容替换,得到所述目标激励信号。
6.一种芯片验证方法,其特征在于,应用于芯片验证系统,所述芯片验证系统包括关联激励输出控制设备及多个激励产生设备,所述方法包括:
所述关联激励输出控制设备获取针对待验证芯片的存在数据关联关系的多种目标测试信号之间的激励字段约束关系;
所述关联激励输出控制设备基于所述激励字段约束关系构建目标激励控制信号,其中所述目标激励控制信号包括所述多种目标测试信号各自的满足所述激励字段约束关系的目标激励字段内容;
所述关联激励输出控制设备建立与所述多种目标测试信号各自对应的目标激励产生设备之间的通信连接,并将所述目标激励控制信号发送给各个目标激励产生设备;
每个所述目标激励产生设备从接收到的所述目标激励控制信号中提取与自身负责产生的期望测试信号适配的目标激励字段内容,并基于提取出的所述目标激励字段内容产生所述期望测试信号所指向的目标激励信号;
每个所述目标激励产生设备检测当前设备状态是否处于芯片验证触发状态,并在检测到当前设备状态处于芯片验证触发状态时,将产生的目标激励信号发送给所述待验证芯片进行芯片功能验证和/或芯片性能验证。
7.一种芯片验证装置,其特征在于,应用于芯片验证系统所包括的关联激励输出控制设备,其中所述芯片验证系统还包括多个激励产生设备,所述装置包括:
关联约束获取模块,用于获取针对待验证芯片的存在数据关联关系的多种目标测试信号之间的激励字段约束关系;
关联激励确定模块,用于基于所述激励字段约束关系构建目标激励控制信号,其中所述目标激励控制信号包括所述多种目标测试信号各自的满足所述激励字段约束关系的目标激励字段内容;
激励产生控制模块,用于建立所述关联激励输出控制设备与所述多种目标测试信号各自对应的目标激励产生设备之间的通信连接,并将所述目标激励控制信号发送给各个目标激励产生设备,以使每个目标激励产生设备基于自身对应的目标激励字段内容生成目标激励信号,并将生成的所述目标激励信号发送给所述待验证芯片进行芯片功能验证和/或芯片性能验证。
8.一种芯片验证装置,其特征在于,应用于芯片验证系统所包括的多个激励产生设备中的每个激励产生设备,其中所述芯片验证系统还包括激励输出控制设备;所述装置包括:
激励控制获取模块,用于获取来自所述激励输出控制设备的目标激励控制信号,其中所述目标激励控制信号包括针对待验证芯片的存在数据关联关系的多种目标测试信号各自的满足激励字段约束关系的目标激励字段内容;
关联激励提取模块,用于从所述目标激励控制信号中提取与自身负责产生的期望测试信号适配的目标激励字段内容;
激励信号产生模块,用于基于提取出的所述目标激励字段内容产生所述期望测试信号所指向的目标激励信号;
芯片测试控制模块,用于检测当前设备状态是否处于芯片验证触发状态,并在检测到当前设备状态处于芯片验证触发状态时,将产生的目标激励信号发送给所述待验证芯片进行芯片功能验证和/或芯片性能验证。
9.一种芯片验证系统,其特征在于,所述芯片验证系统包括关联激励输出控制设备及多个激励产生设备,其中每个激励产生设备用于针对待验证芯片产生作为测试信号的激励信号,每种测试信号对应一个激励产生设备;
所述关联激励输出控制设备可与多个激励产生设备通信连接,并与所述多个激励产生设备协同作业,以实现权利要求1-6中任意一项所述的芯片验证方法。
10.一种可读存储介质,其上存储有计算机程序,其特征在于,所述计算机程序被运行时,驱动芯片验证系统实现权利要求1-6中任意一项所述的芯片验证方法,其中所述驱动芯片验证系统包括关联激励输出控制设备及多个激励产生设备。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311329347.6A CN117252149A (zh) | 2023-10-13 | 2023-10-13 | 芯片验证方法及装置、芯片验证系统和可读存储介质 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311329347.6A CN117252149A (zh) | 2023-10-13 | 2023-10-13 | 芯片验证方法及装置、芯片验证系统和可读存储介质 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN117252149A true CN117252149A (zh) | 2023-12-19 |
Family
ID=89136722
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202311329347.6A Pending CN117252149A (zh) | 2023-10-13 | 2023-10-13 | 芯片验证方法及装置、芯片验证系统和可读存储介质 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN117252149A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117454823A (zh) * | 2023-12-22 | 2024-01-26 | 深圳鲲云信息科技有限公司 | 一种芯片验证多端口激励控制方法、代理器、设备及介质 |
-
2023
- 2023-10-13 CN CN202311329347.6A patent/CN117252149A/zh active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117454823A (zh) * | 2023-12-22 | 2024-01-26 | 深圳鲲云信息科技有限公司 | 一种芯片验证多端口激励控制方法、代理器、设备及介质 |
CN117454823B (zh) * | 2023-12-22 | 2024-04-19 | 深圳鲲云信息科技有限公司 | 一种芯片验证多端口激励控制方法、代理器、设备及介质 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8079017B2 (en) | Automated QS interface testing framework | |
CN110728328B (zh) | 分类模型的训练方法和装置 | |
US9218259B2 (en) | Computing device and method for testing SOL function of a motherboard of the computing device | |
CN117252149A (zh) | 芯片验证方法及装置、芯片验证系统和可读存储介质 | |
CN112052172B (zh) | 第三方通道的快速测试方法、装置和电子设备 | |
CN108459850B (zh) | 生成测试脚本的方法、装置及系统 | |
CN111198815B (zh) | 用户界面的兼容性测试方法及装置 | |
US20190258535A1 (en) | Determining relationships between components in a computing environment to facilitate root-cause analysis | |
CN105068935A (zh) | 一种软件测试结果的处理方法及装置 | |
CN109460353A (zh) | Uds自动诊断系统 | |
CN111176918A (zh) | 一种服务器测试方法、系统、设备及计算机可读存储介质 | |
WO2021047184A1 (zh) | 系统故障分析处理方法、装置、存储介质及电子设备 | |
CN108738059B (zh) | Wifi模块测试方法及装置 | |
CN114168429A (zh) | 报错分析方法、装置、计算机设备及存储介质 | |
CN116226676B (zh) | 适用于极端环境的机床故障预测模型生成方法及相关设备 | |
KR101846970B1 (ko) | 전자전 위협신호의 분류를 위한 딥 신경망 학습장치 및 방법 | |
CN103885441B (zh) | 一种控制器局域网络的自适应故障诊断方法 | |
CN111726260B (zh) | 一种网络请求回复信息格式转换的测试方法、装置和系统 | |
CN116431522A (zh) | 一种低代码对象存储网关自动化测试方法及系统 | |
CN109857581A (zh) | 一种优化选择软件可靠性增长模型的方法 | |
CN112860587B (zh) | Ui自动测试方法和装置 | |
CN115348200A (zh) | 一种can通信功能测试方法及测试系统 | |
CN109886119B (zh) | 一种基于工控信号的控制功能分类方法及系统 | |
CN114499923B (zh) | 一种icmp模拟报文的生成方法及装置 | |
KR102418118B1 (ko) | 주파수 합성을 이용한 딥러닝 기반 설비 진단 장치 및 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |