KR100366680B1 - 디스크 장치 - Google Patents

Abstract

종래, 컴퓨터에 USB 인터페이스를 통해 접속하는 FDD의 최대 전류를 500mA이하로 하는 것이 곤란하였다.

이에, 본 발명은 FDD의 동작상태를 표시하기 위한 LED(12)를 탐색 동작시에 연속 점등시키지 않고, 헤드(4, 5) 이송용의 스테핑 모터(16)의 전류의 피크를 포함하지 않는 구간에서 점등시킨다. 이로써, 스테핑 모터(16)의 전류(Im)와 LED(12)의 전류(Id)와의 합(Im+Id)을 낮은 값으로 억제할 수 있다.

Description

디스크 장치{DISK DRIVE}

본 발명은, 호스트 컴퓨터에 USB 인터페이스를 통해 접속되는 플로피 디스크 드라이브 등의 디스크 장치에 관한 것이다.

플로피 디스크 드라이브, 즉 FDD는, 그 전면부에 발광 다이오드(LED)를 가지고 있다. 이 LED는, 디스크 장착시, 스핀들 모터의 회전시, 데이터의 기록 재생시, 및 탐색 동작시 등에 점등된다.

그런데, FDD 및 이와 유사한 디스크 장치에 있어서, 절전화가 요구되고 있다. 특히, 퍼스널 컴퓨터에 USB(Universal Serial Bus) 인터페이스를 통해 FDD를 접속하는 경우에는, USB 케이블의 전력 공급 버스의 최대 허용 전류가 500mA이므로, FDD의 최대 전류도 500mA 이하로 해야 한다. FDD에 있어서는, 스핀들 모터, 스테핑 모터 및 LED에 비교적 커다란 전류가 흐르기 때문에, FDD 전체의 입력 전류를 500mA 이하로 억제하기가 곤란하다.

지금까지 FDD에 대해 기술하였으나, 상기와 같은 문제점은 이에 한정되지 않고, 각종 데이터의 기록 또는 재생용 디스크 장치에 있어서도 존재한다.

이에 본 발명은, 표시 수단에 의한 표시 기능을 확보하면서 디스크 장치 전체의 입력 전류의 최대치를 억제할 수 있는 디스크 장치를 제공하는데 그 목적이 있다.

도 1은 본 발명의 제 1 실시예에 따른 플로피 디스크 드라이브 장치를 도시한 블록도이다.

도 2는 도 1의 스테핑 모터와 그 제어 및 구동회로를 개략적으로 도시한 도면이다.

도 3은 도 2의 각 부분의 파형도이다.

도 4는 도 1의 스위치 제어기를 도시한 도면이다.

도 5는 도 4의 각 부분의 상태를 도시한 파형도이다.

도 6은 도 1의 LED 제어회로와 LED를 도시한 회로도이다.

도 7은 도 6의 각 부분의 상태 및 스테핑 모터의 전류 및 Id+Im을 도시한 파형도이다.

도 8은 제 2 실시예의 LED 제어 회로 및 LED를 도시한 회로도이다.

도 9는 도 8의 각 부분의 상태 및 스테핑 모터의 전류 및 Id+Im을 도시한 파형도이다.

*도면의 주요부분에 대한 부호의 설명

1 : 디스크 12 : LED

13 : LED 제어 회로 16 : 스테핑 모터

29 : 발광 지령 발생기 35 : 스위치 제어기

상기의 과제를 해결하고, 상기의 목적을 달성하기 위한 본 발명은, 동심원 형상 또는 나선 형상의 트랙을 가지는 기록매체 디스크를 사용하여 데이터의 기록 또는 재생을 수행하기 위한 디스크 장치로서, 상기 디스크를 회전시키기 위한 디스크 회전용 모터와, 상기 디스크에 대한 데이터의 기록 또는 상기 디스크로부터의 데이터의 재생을 수행하기 위한 신호 변환 헤드와, 이송용 모터를 가지고 상기 헤드를 상기 디스크의 반경방향으로 이송하기 위한 헤드 이송 수단과, 상기 헤드를 상기 이송용 모터로 이송할 때에 상기 이송용 모터의 입력 전류가 주기성을 가지며 변화하도록 상기 이송용 모터를 구동하기 위한 이송용 모터 구동 수단과, 상기 헤드가 상기 이송용 모터에 의해 이송되고 있는 것을 표시하기 위한 표시수단과, 상기 표시수단을 제어하기 위한 것으로서, 상기 이송용 모터의 주기성을 가지며 변화하는 입력 전류의 피크치를 포함하는 제 1 기간(t1∼t2)에는 상기 표시 수단을 구동하지 않고, 상기 입력 전류의 피크치를 포함하지 않는 제 2 기간(t0∼t1)에는 상기 표시 수단을 구동하는 표시 제어 수단을 구비하고 있는 것을 특징으로 하는 디스크 장치에 관련된 것이다.

또한, 청구항 제 2항에 기재한 바와 같이, 표시 수단을 발광 다이오드(LED)로 하는 것이 바람직하다.

또한, 청구범위 제 3항에 기재한 바와 같이, 헤드 이송용 모터를 스테핑 모터로 하는 것이 바람직하다.

또한, 청구범위 제 4항에 기재한 바와 같이, 스테핑 모터를 1상 또는 2상 여자(勵磁)방식으로 구동하는 경우에는, 스텝 펄스에 응답하여 제 2 기간, 즉 표시 구동 기간을 설정하는 것이 바람직하다.

또한, 청구범위 제 5항에 기재한 바와 같이, 스테핑 모터를 1-2상 여자방식으로 구동하는 경우에는, 하나의 상만을 여자하는 기간에 응답하여 제 2 기간(구동 기간)을 설정하는 것이 바람직하다.

또한, 청구범위 제 6항에 기재한 바와 같이, 표시 수단을 헤드 이송시의 표시 이외의 표시에도 겸용으로 사용할 수 있다.

또한, 청구범위 제 7항에 기재한 바와 같이, 헤드 이송용 모터의 구동 전압을 디스크 회전용 모터의 구동 전압보다 낮게 하는 것이 바람직하다.

이하에서는, 도 1 내지 도 9를 참조하여, 본 발명의 실시 태양과 실시예를 설명하고자 한다.

제 1 실시예

도 1에 도시한 USB 케이블을 통해 호스트 컴퓨터에 접속할 수 있는 플로피 디스크 장치(FDD)는, 교환형 기록 매체 디스크로서의 플로피 디스크(가요성 자기 디스크; 1)를 사용하여 데이터의 기록 및 재생을 실행하기 위해, 크게 나누어 디스크 회전용 모터로서의 스핀들 모터(2)와, 그 구동 회로(3)와, 한 쌍의 신호 변환 자기 헤드(4, 5)와, 헤드 이송 수단(6)과, 헤드 이송용 모터 제어 및 구동 회로(7)와, 판독·기록 회로(8)와, FDD 제어 회로(9)와, 인터페이스(10)와, 커넥터(11)와, 표시 수단으로서의 LED(발광 다이오드; 12)와, LED 제어 회로(13)와, 전원 회로(14)로 이루어진다. 또한, FDD는 주지의 디스크 로딩 기구, 인덱스 센서, 트랙 제로 센서 등을 가지나, 이들의 도시는 생략되어 있다.

디스크(1)는 그 케이스와 함께 FDD의 용기(도시 생략)에 삽입되어, 스핀들 모터(2)에 결합된 턴테이블(2a)에 장착되며, 데이터의 기록·재생시에는 스핀들 모터(2)에 의해 360rpm 또는 300rpm으로 회전된다. 무 브러시 모터(brushless motor) 등의 직류 모터로 이루어진 스핀들 모터(2)에 접속된 구동 회로(3)는 모터(2)에 전력을 공급하는 것으로서, 전원단자(3a)를 가지고 있다. 또한, 구동 회로(3)는 제어 회로(9)에도 접속되어, 모터 온 신호에 따라 동작한다.

한 쌍의 헤드(4, 5)는 헤드 이송 수단(6)을 구성하는 캐리지(15)에 유지되며, 신호 변환시에는 디스크(1)의 하부면 및 상부면에 접촉한다.

헤드(4, 5)를 디스크(1)의 반경방향으로 이송시키기 위한 헤드 이송 수단(6)은, 헤드 캐리지(15)외에 헤드 이송 모터로서의 스테핑 모터(16)와 판독 스크류 기구(17)로 이루어진다. 스테핑 모터(16)에 결합된 제어 및 구동 회로(7)는, 스테핑 모터(16)의 여자 제어 및 구동을 담당하는 것으로서, 전원 단자(7a)를 가지고 있다. 또한, 상기 제어 및 구동 회로(7)는 제어 회로(9)에 대해 스텝 펄스 라인(18)과 스텝 방향 신호(19)에 의해 접속되어 있다.

도 2는 스테핑 모터(16)와, 그 제어 및 구동 회로(7)를 상세히 나타낸 것이다. 스테핑 모터(16)는, 고정자를 구성하는 제 1, 제 2, 제 3 및 제 4 코일(L1, L2, L3, L4)과, 영구자석으로 이루어진 회전자(20)로 이루어진다. 제 1 및 제 3 코일(L1, L3)은 자성체 코어(도시 생략)의 동일한 요부(齒)에 서로 반대 방향으로감은 것이다. 제 2 및 제 4 코일(L2, L4)은 제 1 및 제 3 코일(L1, L3)이 감겨진 요부와는 다른 동일한 요부에 서로 반대 방향으로 감은 것이다.

제어 및 구동 회로(7)는, 4상의 스테핑 모터(16)를 유니폴라 구동시키기 위한 것으로서, 한 쌍의 직류 전원 라인(21, 22)과, 여자 제어 회로(23)와, 제 1, 제 2, 제 3 및 제 4 스위치(Q1, Q2, Q3, Q4)와, 제 1, 제 2, 제 3 및 제 4 다이오드(D1, D2, D3, D4)와, 제 1 및 제 2 저항(R1, R2)으로 이루어진다.

트랜지스터로 이루어진 제 1, 제 2, 제 3 및 제 4 스위치(Q1, Q2, Q3, Q4)는 한 쌍의 직류 전원 라인(21, 22)사이에 제 1, 제 2, 제 3 및 제 4 코일(L1, L2, L3, L4)을 통해 접속되어 있다. 제 1 저항(R1)은, 제 1 코일(L1)에 제 1 다이오드(D1)를 통해 병렬로 접속됨과 동시에, 제 3 코일(L3)에 제 3 다이오드(D3)를 통해 병렬로 접속되어 있다. 제 2 저항(R2)은, 제 2 코일(L2)에 제 2 다이오드(D2)를 통해 병렬로 접속됨과 동시에, 제 4 코일(L4)에 제 4 다이오드(D4)를 통해 병렬로 접속되어 있다. 저항(R1, R2)은, 제 1∼제 4 코일(L1∼L4)의 축적 에너지 방출용으로 사용되고 있다. 또한, 저항(R1)을 제 1 및 제 3 코일(L1, L3)에서 공용으로 하고, 저항(R2)를 제 2 및 제 4 코일(L2, L4)에서 공용으로 하는 대신에, 개개의 코일(L1∼L4)에 독립적으로 저항을 병렬로 접속할 수 있다. 개개로 접속하는 경우에는, 저항을 다이오드(D1∼D4)에 직렬로 접속할 수 있다.

도 2의 여자 제어 회로(23)는, 라인(18)의 스텝 펄스(Sp)에 응답하여 도 3에 도시한 제 1, 제 2, 제 3 및 제 4상 여자 제어 신호(S1, S2, S3, S4)를 형성하고, 제 1∼제 4 스위치(Q1∼Q4)를 순차적으로 온으로 하는 것이다. 본 실시예는, 스테핑 모터(16)를 2상 여자 시퀀스로 유니폴라 구동하므로, 도 3에 도시한 바와 같이 제 1상 여자 제어 신호(S1)와 제 2상 여자 제어 신호(S2)가 동시에 고레벨이 되는 구간, 제 1상 여자 제어 신호(S1)와 제 4상 여자 제어 신호(S4)가 동시에 고레벨이 되는 구간, 제 2상 여자 제어 신호(S2)와 제 3상 여자 제어 신호(S3)가 동시에 고레벨이 되는 구간이 발생되어 있다. 또한, 라인(19)의 스텝 방향 신호에 따라 제 1∼제 4 스위치(Q1∼Q4)의 온 구동의 순서를 변화시킴으로써, 정회전과 역회전의 전환이 가능해진다.

다시, 도 1의 FDD의 각 부분에 대하여 설명한다. 판독·기록 회로(8)는, 한 쌍의 헤드(4, 5)와 제어 회로(9)와의 사이에 접속되며, 데이터를 기록하기 위한 주지의 기록 회로와, 데이터를 재생하기 위한 주지의 판독 회로를 포함한다. 또한, 판독·기록 회로(8)는 전원 단자(8a)를 가진다.

제어 회로(9)는, 인터페이스(10)의 출력 라인(24, 25, 26, 27)으로부터 공급되는 주지의 모터 온 신호, 스텝 펄스, 스텝 방향 신호, 기록 데이터 등을 토대로 각 부분을 제어하여 데이터의 기록 및 재생을 실행하고, 또한, 라인(28)에 의해 판독 데이터를 인터페이스(10)로 보내는 것이다. 또한, 제어 회로(9)는, LED(12)를 발광시키기 위한 주지의 발광 지령 발생기(29)를 내장하고 있다. 이 발광 지령 발생기(29)는, 주지의 디스크 센서(도시 생략)에 의해, 디스크(1)의 삽입이 검출되었을 때, 스핀들 모터(2)가 회전 상태에 있을 때, 데이터의 기록 재생시, 및 탐색 동작시(헤드 이송시)에 LED(12)의 점등을 지령하는 신호를 출력한다.

또한, 제어 회로(9)와 인터페이스(10)와의 사이는 도 1에 도시한 대표적인신호 라인(24∼28)외에, 실제로는 더 많은 신호 라인이 설치되어 있다. 그러나, 이에 대한 설명을 간단히 하기 위해 도 1로부터 생략되어 있다.

인터페이스(10)는, USB 케이블에 접속되는 커넥터(11)와 제어 회로(9)와의 사이에 접속되어 있다. 인터페이스(10)는 호스트 컴퓨터와 FDD 사이에 설치되는 주지의 것으로서, 라인(24, 25, 26, 27)에 모터 온 신호, 스텝 펄스, 스텝 방향 신호, 기록 데이터를 출력하고, 라인(28)의 판독 데이터를 버스(30)에 출력한다. 또한, 인터페이스(10)와 제어 회로(9)와의 사이도 커넥터를 사용하여 접속할 수 있다. 또한, 인터페이스(10)중의 일부는 3.3V의 전원 전압을 필요로 하므로, 3.3V의 전원 회로를 내장하고 있다.

커넥터(11)는 USB 케이블의 신호 버스와 전원 버스에 접속된다. 전원 버스는 5V 전원 라인과 접지 라인의 2가지를 가지나, 도 1에서는 도시를 간단히 하기 위해, 5V 전원 라인(31)만이 도시되어 있다. 신호 버스(30)는 데이터를 직렬 전송하는 것으로서, 2개의 선으로 이루어지며, 인터페이스(10)에 접속되어 있다.

전원 회로(14)는, 4.3V 전압 조정기(32)와, 제 1 및 제 2 스위치(33, 34)와, 스위치 제어기(35)로 이루어진다. 5V 전원 라인(31)은 4.3V 전압 조정기(32)와 인터페이스(10)의 전원 단자(10a)와 스위치 제어기(35)의 전원 단자(35g)에 접속되어 있는 동시에, 트랜지스터(반도체 스위치)로 이루어지는 제 1 전원 스위치(33)를 통해 FDD 본체부의 스핀들 모터 구동 회로(3)의 전원 단자(3a), 판독·기록 회로(8)의 전원 단자(8a) 및 제어 회로(9)의 전원 단자(9a)에 접속되어 있다.

4.3V 전압 조정기(32)는 5V의 전압을 약 4.3V로 낮추기 위한 스위칭 레귤레이터로 이루어지며, 이 출력 단자는 트랜지스터(반도체 스위치)로 이루어지는 제 2 전원 스위치(34)를 통해 스테핑 모터 제어 및 구동 회로(7)의 전원 단자(7a)에 접속되어 있다. 또한, 제 2 전원 스위치(34)를 독립적으로 설치하는 대신에, 4.3V 전압 조정기(32)에 포함되어 있는 스위칭 트랜지스터를 전원 스위치로서 겸용할 수 있다. 즉, 4,3V의 전력 공급을 정지시킬 때, 4.3V 전압 조정기(32)를 오프로 제어해도 좋다.

스위치 제어기(35)는, 모터 온 신호 라인(24)과 스텝 펄스 라인(25)에 접속되어, 모터 온 신호(Mon)와 스텝 펄스(Sp)를 토대로 제 1 및 제 2 전원 스위치(33, 34)를 온·오프 제어 하는 신호를 형성함과 동시에, LED(12)의 표시 형태 전환 지령을 형성하는 것으로서, 반전 회로(35a), 지연 회로(35b), 모노 멀티 바이브레이터(35c), 및 재(再)트리거가 가능한 모노 멀티 바이브레이터(35d)로 이루어진다. 반전 회로(35a)는 도 5(A)의 모터 온 신호(Mon)를 반전시켜 제 1전원 스위치(33)를 제어하는 신호를 도 5(C)에 나타낸 바와 같이 형성한다.

이 반전 회로(35a)의 출력 라인(35e)은 제 1 전원 스위치(33)의 제어 단자에 접속되어 있다.

스위치 제어기(35)의 지연 회로(35b)는 예를 들면 모노 멀티 바이브레이터 또는 카운터로 이루어진 타이머로서, 도 5(A)의 모터 온 신호(Mon)가 고레벨에서 저레벨로 전환된 시점(t1)보다도 일정한 시간(예를 들면, 300ms)후인 t2시점을 나타내는 신호를 얻는 것이다. 이 일정 시간(t1∼t2)은 스핀들 모터(2)의 기동기간에 상당하며, 또한 스테핑 모터(16) 및 그 구동 회로(7)의 구동 금지 기간에 상당하며, 250∼500ms의 범위인 것이 바람직하다. 또한, 이 지연 회로(35b)를 헤드 이송 금지 수단이라 부를 수도 있다. 지연 회로(35b)에 접속된 모노 멀티 바이브레이터(MMV; 35c)는 도 5(B)의 리캘리브레이션(recalibratoin) 기간(t2∼t3)에 상당하는 시간폭의 펄스를 형성하고, 이것을 제 2 전원 스위치(34)의 제어 단자에 온 제어 신호로서 공급한다. 리캘리브레이션은, 주지된 바와 같이, FDD의 전원이 온으로 되었을 때 또는 디스크(1)가 삽입되었을 때에 헤드(4, 5)를 디스크(1)의 트랙 제로에 위치결정하는 것이다. 본 실시예에서는 제어회로(9)가 리캘리브레이션 회로를 내장하고, 도 5의 t2∼t3 기간에 내부 스텝 펄스를 발생시켜, 스테핑 모터(16)를 구동함으로써, 헤드(4, 5)를 트랙 제로로 이송한다.

재 트리거 가능한 모노 멀티 바이브레이터(MMV; 35d)는, 스텝 펄스 라인(25)의 도 5(B)의 t4∼t5에 도시한 스텝 펄스로 트리거되어, 도 5(D)에 도시한 바와 같이 t4∼t5보다 조금 긴 t4∼t6 기간에서 연속적으로 고레벨이 되는 펄스를 라인(35f)에 출력하고, 제 2 전원 스위치(34)의 제어 단자를 온으로 제어한다. 즉, 재 트리거 가능한 MMV(35d)는, 정상적인 스텝 펄스의 반복 주기보다 조금 긴 소정의 시간 내에 다음의 트리거(스텝 펄스)가 입력되면, 출력 펄스의 발생을 계속하고, 마지막 트리거(스텝 펄스)로부터 소정 시간 후에 펄스의 발생을 종료하는 것이다. 따라서, 제 2 전원 스위치(34)는 도 5(B)의 스텝 펄스(Sp)의 발생 기간(t4∼t5)을 포함하는 t4∼t6에 온 상태가 되어, 스테핑 모터 제어 및 구동 회로(7)에 4.3V의 전력을 공급한다. 스테핑 모터 제어 및 구동 회로(7)는 제 2 전원 스위치(34)의 오프 기간에는 전력의 공급을 받지 않으므로, 상기 오프 기간에서의소비 전력은 제로이다.

또한, 스위치 제어기(35)의 출력 라인(35f)에는, 탐색 기간을 나타내는 신호가 얻어진다. 따라서, 지연 회로(35b), 모노 멀티 바이브레이터(35c), 및 재 트리거 가능한 모노 멀티 바이브레이터(35d)의 탐색 기간 또는 스텝 기간 검출 수단이라 부를 수가 있다.

도 4에서는 스위치 제어기(35)에 의한 스위치 제어의 형성을 모터 온 신호(Mon)와 스텝 펄스(Sp)로 수행하고 있으나, 인터페이스(10)에 포함되어 있는 CPU에 기초하여 제 1 및 제 2 전원 스위치(33, 34)의 제어 신호를 작성할 수도 있다.

FDD의 동작 상태를 시각적으로 표시하기 위한 LED(12)는, FDD의 전면판(도시 생략)에 배치되고, 제 1 전원 스위치(33)의 출력단의 5V의 전원 라인과 LED 제어 회로(13)와의 사이에 전류 제한 저항(Rd)을 통해 접속되어, LED 제어 회로(13)의 출력이 5V보다 낮은 레벨 또는 제로가 되었을 때 발광한다.

LED 제어 회로(13)는, 라인(36)에 의해 발광 지령 발생기(29)에 접속되어 있는 것 외에, 라인(37)에 의해 스텝 펄스 라인(25)와, 라인(38)에 의해 스위치 제어기(35)의 제 2 출력 라인(35f)에 접속되어 있다.

LED 제어 회로(13)는, 도 6에 나타낸 바와 같이, 카운터로 이루어진 타이머(41)와, 제 1 및 제 2 AND 게이트(42, 43)와, NOT 회로(44)로 이루어진다. 스텝 펄스 라인(37)에 접속된 카운터(41)는, 도 7의 음의 스텝 펄스(Sp)에 응답하여 시간폭(T1)인 음의 펄스를 발생시킨다. 타이머(41)의 출력(E1)의 음의 펄스의 시간폭(T1)은 스텝 펄스(Sp)의 주기(Ts)보다 짧게 설정되어 있다. 이 시간폭(T1)의 바람직한 길이는 스텝 펄스(Sp)의 주기(Ts)의 20∼80%이며, 도 7에서는 약 50%로 설정되어 있다. 제 1 AND 게이트(42)의 일측의 입력단자는 타이머(41)에 접속되고, 타측의 입력단자는 라인(38)을 통해 신호 라인(35f)에 접속되어 있다. 라인(35f)은, 도 5의 내부 스텝 펄스 발생 기간(t2∼t3), 및 외부 스텝 펄스 발생 기간(t4∼t6)에 대응하여 고레벨이 되기 때문에, 스텝 펄스 발생 기간에는 도 6의 라인(38)이 고레벨이 되며, 제 1 AND 게이트(42)의 출력은 타이머(41)의 출력(E1)과 동일해진다. 도 7은 도 6의 라인(38)이 고레벨일 때의 도 6 및 도 2의 각 부분의 상태를 나타낸다. 스텝 펄스(Sp)가 소정의 주기(Ts)로 반복하여 발생되면, 타이머(41)의 출력(E1) 및 제 1 AND 게이트(42)의 출력이 단속적으로 저레벨이 된다. 제 1 AND 게이트(42)의 출력이 저레벨이 되면, LED(12)에 전류(Id)가 흘러 LED(12)가 발광한다. 전류(Id)는 도 7에 도시한 바와 같이 단속적으로 흐르고, LED(12)는 점멸 동작한다.

스텝 펄스(Sp)의 발생에 의해 스테핑 모터(16)의 코일(L1∼L4)의 여자 전류의 전환이 이루어진다. 예를 들면, 도 7의 t0시점에서 도 2의 제 4 스위치(Q4)가 오프로 되고, 그 대신에 제 2 스위치(Q2)가 온으로 되면, 한 쌍의 전원 라인(21, 22)으로부터의 제 4 코일(L4)에 대한 전류의 공급이 차단되고, 제 2 코일(L2)로의 전류의 공급이 개시된다. 본 실시예는 2상 여자 방식이므로, t0의 시점에서는 제 1 스위치(Q1)가 이미 온 상태에 있어, 제 1코일(L1)로의 전류 공급이 행해지고 있다. 따라서, 도 7의 t0∼t2 구간에서의 입력 전류(Im)는 제 1 및 제 2 코일(L1, L2)의 전류의 합계이다. 제 2 코일(L2)은 인덕턴스를 가지므로, 이곳을 흐르는 전류가 지연되면서 서서히 상승된다. 이에 따라, 모터 입력 전류(Im)도 지연되면서 서서히 상승된다.

또한, t0시점에서 제 4 스위치(Q4)를 오프시키면, 제 4 코일(L4)의 인덕턴스의 축적 에너지의 방출에 기초하여, 제 4 코일(L4)과 제 4 다이오드(D4)와 제 2 저항(R2)의 폐쇄회로에 전류가 흐른다.

LED(12)의 전류(Id)와 모터 입력 전류(Im)의 합(Id+Im)은, 도 7에 도시한 바와 같이 변화한다. LED(12)의 전류(Id)는, 모터 전류(Im)의 피크를 포함하는 제 1 기간(t1∼t2)에는 흐르지 않고, 스테핑 모터(16)의 여자 전환 시점(t0)으로부터 타이머(41)로 결정된 소정의 시간폭(T1)의 종료시점(t1)까지의 제 2 기간에 흐른다. 따라서, LED(12)의 전류(Id)와 모터 전류(Im)와의 합(Id+Im)의 피크치가 모터 전류(Im)의 피크치 이하로 억제되어, FDD의 최대 입력 전류의 값을 USB 케이블에 적합한 500mA이하로 억제할 수 있다. 또한, Id+Im의 전류의 피크치가 Im의 피크치보다 커지도록 시간폭(T1)이 결정된 경우에 있어서도, Id+Im의 피크치는, Im의 피크치와 Id의 피크치와의 가산치보다는 낮아져, FDD의 최대 입력 전류의 저감효과가 얻어진다.

본 실시예에서는, LED(12)를 FDD의 탐색 동작 이외의 다른 동작 상태의 표시에도 사용하고 있다. 즉, 도 1의 발광 지령 발생기(29)로부터 발생하는 발광 지령에 기초해서도 LED(12)를 발광시킨다. 발광 지령 발생기(29)의 출력은 라인(36)에 의해 도 6의 제 2 AND 게이트(43)의 일측의 입력 단자에 입력된다. 제 2 AND 게이트(43)의 타측의 입력 단자는 NOT 회로(44)를 통해 탐색 기간 검출 신호 라인(38)에 접속되어 있다. 발광 지령 발생기(29)는 발광 지령시에는 저레벨이 되고, 비발광 지령시에는 고레벨이 된다. 따라서, 라인(38)이 탐색 기간이 아님을 나타내는 저레벨 신호시에 NOT 회로(44)의 출력이 고레벨이 되어, 라인(36)에 발광 지령 신호가 제 2 AND 게이트(43)를 통과하고, LED(12)가 점등된다. 도 6에서는, 카운터로 이루어진 타이머(41)의 출력과 라인(36)의 신호와의 전환을, 2개의 AND 게이트(42, 43)와 1개의 NOT 회로(44)로 이루어진 논리회로 또는 멀티플렉서로 수행하고 있으나, 이와 유사한 각종 논리회로 또는 멀티플렉서 또는 스위칭회로에 의해 수행할 수도 있다.

라인(36)의 출력에 기초하여 LED(12)를 점등시키는 회로는 종래의 FDD에도 설치되어 있으므로, 근소한 회로 구성의 변경에 의해 탐색시에 있어서의 피크 전류의 억제를 달성할 수 있다.

제 2 실시예

다음으로, 도 8 및 도 9를 참조하여 제 2 실시예의 FDD를 설명한다. 단, 도 8 및 도 9에 있어서, 도 6 및 도 7과 실질적으로 동일한 부분에는 동일한 부호를 사용하며, 그 설명은 생략한다. 또한, 제 2 실시예의 FDD에 있어서 제 1 실시예의 FDD와 동일한 구성 부분의 도시는 생략하며, 도 1∼도 5를 참조한다.

제 2 실시예의 FDD는, 도 1의 제어 및 구동 회로(7)에 의한 스테핑 모터(16)의 여자 방식을 1-2상 여자 방식으로 변경하고, 이것에 기초하여 도 1의 LED 제어 회로(13)를 도 8에 도시한 LED 제어회로(13a)로 변경한 것을 제외한 나머지는 제 1 실시예의 FDD와 동일하게 구성한 것이다.

제 2 실시예에서는 스테핑 모터(16)의 제 1 ∼제 4 코일(L1∼L4)의 전류를 온·오프하기 위한 제 1∼제 4 스위치(Q1∼Q4)가, 도 9의 제 1∼제 4상 여자 제어 신호(S1∼S4)에 의해 제어된다. 도 9의 제 1∼제 4상 여자 제어 신호(S1∼S4)로부터 알 수 있듯이, 스텝 펄스(Sp)에 기초하여 제 1∼제 4상 여자 제어 신호의 전환이 실행되어, t1∼t2 구간 및 t3∼t4 구간 등에 나타낸 2상이 동시에 여자되는 제 1 기간과, t2∼t3 구간 및 t4∼t5 구간 등에 나타낸 바와 같이 1상만이 여자되는 제 2 기간이 번갈아 발생하고 있다.

도 8의 LED 제어 회로(13a)는, 1상만이 여자되는 제 2 기간을 추출하여 LED(12)를 발광시키기 위해, 도 6의 타이머(41)대신에 1상 여자 기간 추출 회로(50)를 설치하고, 그 나머지는 도 6과 동일하게 구성한 것이다.

1상 여자 기간 추출 회로(50)는, 도 8에 도시한 바와 같이 제 1∼제 3의 배타적 OR 게이트(51, 52, 53)와, NOT 회로(54)로 이루어진다. 제 1의 배타적 OR 게이트(51)의 일측 입력 단자는 도 2의 여자 제어 회로(23)의 제 1상 여자 제어 신호(S1)의 출력 라인(61)에 접속되고, 타측의 입력 단자는, 여자 제어 회로(23)의 제 2상 여자 제어 신호(S2)의 출력 라인(62)에 접속된다. 제 2의 배타적 OR게이트(52)의 일측 입력 단자는, 여자 제어 회로(23)의 제 3상 여자 제어 신호(S3)의 출력 라인(63)에 접속되고, 타측의 입력 단자는, 여자 제어 회로(23)의 제 4상 여자 제어 신호(S4)의 출력 라인(64)에 접속된다. 제 1 및 제 2의 배타적 OR 게이트(51, 52)의 출력 단자는 제 3의 배타적 OR 게이트(53)에 접속되어 있다. 제 3의 배타적 OR 게이트(53)의 출력 단자는 NOT 회로(54)를 통해 AND 게이트(42)의 일측 입력 단자에 접속되어 있다. 또한, NOT 회로(54)를 제 3의 배타적 OR 게이트(53)에 일체적으로 형성할 수도 있다.

도 8의 1상 여자 기간 추출 회로(50)에, 도 9에 도시한 1-2상 여자 방식의 제 1∼제 4상 여자 제어 신호(S1∼S4)가 입력되면, t2∼t3구간, t4∼t5구간 등의 1상 여자 기간에 상기 추출 회로(50)의 출력(E2)이 저레벨로 된다. 이 출력(E2)은 도 6의 타이머(41)의 출력(E1)과 동일하게 제 1 AND 게이트(42)로 입력되고, 이 출력(E2)은 탐색 기간에 제 1 AND 게이트(42)를 통과한다. 따라서, 출력(E2)의 저레벨 기간, 즉 1상 여자 기간에 LED(12)가 점등된다.

도 9에 도시한 바와 같이, 스테핑 모터(16)의 전류(Im)는 1상 여자 기간에는 작게 흐르고, 2상 여자 기간에는 크게 흐른다. LED(12)의 전류(Id)는 1상 여자 기간의 모터 전류(Im)에 가산되므로, 합성 전류(Im+Id)의 피크치는, 모터 전류(Im)의 최대치(피크치)와 LED 전류(Id)의 피크치와의 가산치보다 낮은 값으로 억제된다. 따라서, 제 2 실시예에 의해서도 제 1 실시예와 동일한 효과를 얻을 수 있다.

변형예

본 발명은 상술한 실시예에 한정되는 것이 아니라, 예를 들면 다음과 같은 변형이 가능하다.

(1) 스테핑 모터(16)를 1상 여자 방식으로 구동하는 경우에도 제 1 실시예의 LED(12)의 발광방법을 채용할 수 있다.

(2) 헤드(4, 5)의 이송용 모터로서 스테핑 모터(16)와 유사한 다른 모터를 사용할 수 있다.

(3) FDD에 한정되는 일 없이, 이와 유사한 자기 디스크 장치 또는 광 디스크장치에도 본 발명을 적용할 수 있다.

본 발명의 각 청구항에 기재된 바에 따르면, 헤드 이송용 모터의 입력 전류의 피크치를 포함하는 제 1 기간에는, 표시 수단에 의한 표시가 금지된다. 따라서, 디스크 장치 전체의 입력 전류의 최대치를 낮게 할 수 있다. 또한, 디스크 장치의 전력 소비량을 절감시킬 수 있다.

또한, 청구범위 제 4항 및 제 5항의 발명에 의하면, 제 2 기간(표시 구동 기간)을 용이하고도 정확하게 설정할 수 있다.

그리고, 청구범위 제 6항의 발명에 의하면, 하나의 표시 수단을 복수의 표시에 겸용함으로써, 비용의 절감을 도모할 수 있다.

더욱이, 청구범위 제 7항의 발명에 의하면, 디스크 회전용 모터의 전류를 억제하여 디스크 장치 전체의 전류를 합리적으로 억제할 수 있다.

Claims (7)

1. 동심원 형상 또는 나선 형상의 트랙을 가지는 기록매체 디스크를 사용하여 데이터의 기록 또는 재생을 수행하기 위한 디스크 장치로서,

   상기 디스크를 회전시키기 위한 디스크 회전용 모터와,

   상기 디스크에 대한 데이터의 기록 또는 상기 디스크로부터의 데이터의 재생을 수행하기 위한 신호 변환 헤드와,

   이송용 모터를 가지고 상기 헤드를 상기 디스크의 반경방향으로 이송하기 위한 헤드 이송 수단과,

   상기 헤드를 상기 이송용 모터로 이송할 때에 상기 이송용 모터의 입력 전류가 주기성을 가지고 변화하도록 상기 이송용 모터를 구동하기 위한 이송용 모터 구동 수단과,

   상기 헤드가 상기 이송용 모터에 의해 이송되고 있는 것을 표시하기 위한 표시수단과,

   상기 표시수단을 제어하기 위한 것으로서, 상기 이송용 모터의 주기성을 가지며 변화하는 입력 전류의 피크치를 포함하는 제 1 기간(t1∼t2)에는 상기 표시 수단을 구동하지 않고, 상기 입력 전류의 피크치를 포함하지 않는 제 2 기간(t0∼t1)에는 상기 표시 수단을 구동하는 표시 제어 수단을 구비하는 것을 특징으로 하는 디스크 장치.
2. 제 1항에 있어서,

   상기 표시 수단은 발광 다이오드인 것을 특징으로 하는 디스크 장치.
3. 제 1항 또는 제 2항에 있어서,

   상기 헤드 이송용 모터는 스테핑 모터인 것을 특징으로 하는 디스크 장치.
4. 제 3항에 있어서,

   상기 이송용 모터 구동 수단은 1상 또는 2상 여자방식으로 상기 스테핑 모터를 구동하며,

   상기 표시 제어 수단은 상기 스테핑 모터를 제어하기 위한 스텝 펄스에 응답하여 상기 제 2 기간을 나타내는 신호를 형성하고, 상기 신호로 상기 표시수단을 구동하는 것을 특징으로 하는 디스크 장치.
5. 제 3항에 있어서,

   상기 이송용 모터 구동수단은 1-2상 여자방식으로 상기 스테핑 모터를 구동하며,

   상기 표시 제어 수단은 상기 1-2상 여자방식의 여자 제어 신호에 기초하여 하나의 상만을 여자하는 기간을 검출하고, 상기 기간을 상기 제 2 기간으로 하여 상기 표시 수단을 구동하는 것을 특징으로 하는 디스크 장치.
6. 제 1항 또는 제 2항에 있어서,

   상기 디스크가 상기 디스크 회전용 모터에 장착된 경우, 상기 디스크 회전용 모터가 회전상태에 있는 경우, 및 상기 헤드에 의해 신호의 기록 또는 재생이 이루어지고 있는 경우 중 적어도 하나의 경우인 것을 상기 표시 수단에 의해 표시하기 위한 지령을 발생하는 표시 지령 발생수단과,

   상기 헤드가 상기 이송용 모터로 이송되고 있는지의 여부를 나타내는 헤드 이송 상태 신호를 발생하는 헤드 이송 상태 신호 발생수단과,

   상기 헤드 이송 상태 신호 발생수단의 출력이 상기 헤드의 이송을 나타내고 있지 않을 때에, 상기 표시 지령 발생수단의 출력에 기초하여 상기 표시수단을 제어하는 수단을 더 구비하는 것을 특징으로 하는 디스크 장치.
7. 제 1항 또는 제 2항에 있어서, 상기 이송용 모터를 상기 디스크 회전용 모터보다 낮은 전압으로 구동하는 수단을 구비하는 것을 특징으로 하는 디스크 장치.