KR100361661B1 - 비동기전송모드 유토피아 버스 레벨2/레벨1의 변환 및정합 시스템 - Google Patents

비동기전송모드 유토피아 버스 레벨2/레벨1의 변환 및정합 시스템 Download PDF

Info

Publication number
KR100361661B1
KR100361661B1 KR1020010004473A KR20010004473A KR100361661B1 KR 100361661 B1 KR100361661 B1 KR 100361661B1 KR 1020010004473 A KR1020010004473 A KR 1020010004473A KR 20010004473 A KR20010004473 A KR 20010004473A KR 100361661 B1 KR100361661 B1 KR 100361661B1
Authority
KR
South Korea
Prior art keywords
level
utopia
bus
transmission mode
asynchronous transmission
Prior art date
Application number
KR1020010004473A
Other languages
English (en)
Other versions
KR20020063962A (ko
Inventor
김용기
김민기
Original Assignee
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사 filed Critical 삼성전자 주식회사
Priority to KR1020010004473A priority Critical patent/KR100361661B1/ko
Publication of KR20020063962A publication Critical patent/KR20020063962A/ko
Application granted granted Critical
Publication of KR100361661B1 publication Critical patent/KR100361661B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/24—Time-division multiplex systems in which the allocation is indicated by an address the different channels being transmitted sequentially
    • H04J3/247—ATM or packet multiplexing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
    • H04Q11/0428—Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
    • H04Q11/0478—Provisions for broadband connections
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5638—Services, e.g. multimedia, GOS, QOS
    • H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
    • H04L2012/5652—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Hardware Design (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

본 발명은 비동기전송모드 통신망에서 비동기 전송모드 가입자 혹은 비동기 전송모드 물리 레벨의 데이터를 상위 비동기전송모드 네트워크 레벨로 전송하는 유토피아 버스 레벨2 과 레벨1 간에 상호 제어신호 및 데이터를 변환 및 정합시켜 네트워크 레벨간에 상호 연결이 가능하도록 한 비동기전송모드 유토피아 버스 레벨2/레벨1과의 변환 및 정합 시스템에 관한 것으로,
본 발명은 비동기 전송모드 망에서 서로 상이한 유토피아 레벨2 마스터와 유토피아 레벨1 마스터와의 유토피아 레벨2, 레벨1 버스로 정합함에 있어서, 상기 유토피아 버스 레벨1 을 통해서 수신된 비동기전송모드 데이터의 저장 및 변환후 유토피아 레벨2 버스로 전달하고, 상기 유토피아 버스 레벨2 를 통해서 수신된 데이터의 저장 및 변환후 유토피아 버스 레벨1로 전달할 수 있는 유토피아 레벨2,1 변환장치로 구성하여서 된 것을 특징으로 한다.

Description

비동기전송모드 유토피아 버스 레벨2/레벨1의 변환 및 정합 시스템{ATM UTOPIA BUS LEVEL2/LEVEL1 CONVERSION AND INTERFACE SYSTEM}
본 발명은 비동기전송모드 유토피아 버스 레벨2/레벨1과의 변환 및 정합 시스템에 관한 것으로, 보다 상세하게는 비동기전송모드 통신망에서 비동기 전송모드 가입자 혹은 비동기 전송모드 물리 레벨의 데이터를 상위 비동기전송모드 네트워크 레벨로 전송하는 유토피아 버스 레벨2 과 레벨1 간에 상호 제어신호 및 데이터를 변환 및 정합시켜 네트워크 레벨간에 상호 연결이 가능하도록 한 비동기전송모드 유토피아 버스 레벨2/레벨1과의 변환 및 정합 시스템에 관한 것이다.
일반적으로 비동기 전송모드에서의 데이터 전송은 유토피아 버스를 통해서 이루어지며, 상기 유토피아 버스는 그 목적에 따라 레벨2, 레벨1로 연결 가능하다.
특히 특정용도에 사용되는 비동기 전송모드 물리 계층 처리 부품 중 레벨1의 기능 혹은 레벨2의 기능만을 제약적으로 제공하고 있는 부품 및 장치들이 많이 있다.
이들 부품 및 장치들을 정합하여 이용하고자 하는 경우 유토피아 버스 제어의 상이함에 의하여 상호 접속이 불가능하다.
통상적으로 비동기전송모드 포럼스 유토피아 버스 레벨2/레벨1은 비동기전송모드 물리레벨 혹은 비동기전송모드 정합레벨과 비동기전송모드 레벨간의 정합신호 및 그 방법에 관하여 물리레벨의 사용부품에 의하여 상호 달라질 수 있다.
이때 서로 상이한 버스간의 연결은 상호 인터페이스가 불가능하다,
따라서 종래에는 도 1 에 도시한 바와 같이, 서로 상이한 유토피아 레벨2 마스터(10)와 유토피아 레벨1 마스터(11)와의 유토피아 버스 레벨2, 레벨1로 정합함에 있어서, 범용된 유토피아 버스 레벨2, 레벨1 로 변환하는 변환기(12)와; 상기 변환기(12)에 의하여 비동기전송모드 셀 데이터의 처리하는 선입선출(FIFO)의 저장 메모리(13)를 별도의 외부에 연결하여 상기 서로 상이한 유토피아 버스(BUS)로 데이터를 송수신하도록 구성되어 있다.
그러나 상기 유토피아 버스 레벨2, 레벨1 변환을 수행하는 범용된 유토피아 버스 레벨2,레벨1의 변환기(12)는 부품의 제약이 있어서 버스 제어신호의 변환 및 데이터의 처리 용량(데이터 바이트수/비동기전송모드 셀) 변환이 용이하지 않으며, 별도의 외부 메모리(13)를 제어하는 로직이 필요하게 된다.
이와 같이 상기 비동기 전송모드 버스 변환기는 비동기전송모드 셀의 데이터 개수 변경 및 유토피아 버스 레벨2,레벨1 과의 제어신호 변환 및 정합에 용이하지 못하여 상호 연결이 불가능하게 되는 문제점을 가지게 되었다.
따라서 본 발명의 목적은 비동기전송모드 셀 데이터를 비동기전송모드 유토피아 버스를 통해서 서비스를 제공할 때 항시 연결된 비동기전송모드 물리 레벨 부품간의 상이한 유토피아 버스 레벨2 와 레벨1 간의 상호 제어신호 및 데이터를 용이하게 변환 후 정합할 수 있도록 하여 네트워크 레벨간에 상호 연결이 가능하도록 하고자 하는데 있다.
상기의 목적을 실현하기 위하여 본 발명은 비동기 전송모드 망에서 서로 상이한 유토피아 레벨2 마스터와 유토피아 레벨1 마스터와의 유토피아 레벨2, 레벨1버스로 정합함에 있어서, 상기 유토피아 버스 레벨1 을 통해서 수신된 비동기전송모드 데이터의 저장 및 변환후 유토피아 레벨2 버스로 전달하고, 상기 유토피아 버스 레벨2 를 통해서 수신된 데이터의 저장 및 변환후 유토피아 버스 레벨1로 전달할 수 있는 유토피아 레벨2,1 변환장치로 구성하여서 된 것을 특징으로 한다.
도 1 은 종래 비동기전송모드 유토피아 버스 레벨2 / 레벨1의 변화 및 정합 시스템 블럭도
도 2 는 본 발명 비동기전송모드 유토피아 버스 레벨2 / 레벨1의 변환 및 정합 시스템 블록도
도 3 은 본 발명 비동기전송모드 유토피아 버스 레벨2/ 레벨1 의 변환기의 상세 블록도
도 4 는 본 발명 비동기전송모드 유토피아 버스 레벨2/레벨1의 변환기의 데 이터 송수신 신호 제어 블록도
* 도면의 주요부분에 대한 부호의 설명*
20; 유토피아 레벨 2 마스터 21; 유토피아 레벨 2 버스
30; 유토피아 레벨 1 마스터 31; 유토피아 레벨 2 버스
40; 유토피아 레벨 2,1 변환장치 41; 유토피아 레벨 2 콘트롤러
42; 유토피아 레벨 1 콘트롤러 43; 메모리 콘트롤러
44; 블록 메모리
이하 본 발명의 바람직한 실시예를 첨부되는 도면에 의거 상세히 설명하면 다음과 같다.
도 2 는 본 발명 비동기전송모드 유토피아 버스 레벨2 / 레벨1의 변환 및 정합 시스템 블록도 이고, 도 3 은 본 발명 비동기전송모드 유토피아 버스 레벨2/ 레벨1의 변환기의 상세 블록도 이며, 도 4 는 본 발명 비동기전송모드 유토피아 버스 레벨2/레벨1의 변환기의 데이터 송수신 신호 제어 블록도 로서, 비동기 전송모드 망에서 서로 상이한 유토피아 레벨2 마스터(20)와 유토피아 레벨1 마스터(30)와의 유토피아 레벨2/1버스(BUS)로 정합함에 있어서, 상기 유토피아 레벨1 마스터(30)는 유토피아 버스 레벨1 (31)을 통해서 수신된 비동기전송모드 데이터의 저장 및 변환후 유토피아 레벨2 마스터(20)에 유토피아 버스 레벨2(21)로 전달하고, 상기 유토피아 레벨2 마스터(20)는 유토피아 버스 레벨2(21)를 통해서 수신된 데이터의 저장 및 변환후 유토피아 레벨1 마스터(30)에 유토피아 버스 레벨1(31)로 전달할 수 있는 유토피아 레벨2,1 변환장치(40)로 구성하여서 된다.
상기 유토피아 레벨2 마스터(20)는 데이터를 송수신하는 비동기전송모드 물리 장치인 유토피아 레벨2 슬리브가 2 에서 31 번째까지 구성되게 된다.
상기 유토피아 레벨 2,1 변환장치(40)는 프로그램 로직 게이트 어레이(PLGA)로 구성되고, 유토피아 레벨2 콘트롤러(41), 유토피아 레벨1 콘트롤러(42), 데이터를 변환 및 저장을 제어하는 메모리 콘트롤러(43) 및 버스를 통해서 수신된 데이터를 가공 처리하는 블록메모리(44)로 구성된다.
상기 유토피아 레벨2,1 변환장치(40)에는 유토피아 레벨2 슬리브 기능 및 유토피아 레벨1 슬리브 기능이 포함되어 구성되게 된다.
상기 유토피아 레벨2 슬리브는 유토피아 레벨2 마스터(20)와 상호 연동하는 유토피아 레벨2 콘트롤러(41)에 구성되어 있고, 상기 유토피아 레벨1 슬리브는 유토피아 레벨1 마스터(30)와 상호 연동하는 유토피아 레벨1 콘트롤러(42)에 구성되어 있다.
상기 유토피아 레벨 2,1 콘트롤러(41)(42)는 한쌍의 유토피아 레벨 2,1 슬리브 송,수신 정합기가 각각 구성되게 된다.
상기와 같이 구성되는 본 발명은 도 4 에 도시한 바와 같이, 유토피아 레벨2 마스터(20)로부터 유토피아 레벨 2 버스를 통해서 유토피아 레벨2,1 변환장치(40)의 유토피아 레벨2 콘트롤러(41)로 입력되는 유토피아 레벨2 슬리브 수신정합 신호의 정의는 표1 로 정의한다.
표 1
신호명 I/O 크기 정 의
DOCLK I 1 유토피아 데이터의 래치 클럭으로 사용함
DOADDR I 5 유토피아 주소를 나타내는 5 비트 레지스터 버스
DOSOC I 1 유토피아 유효셀의 시작점을 알리기 위한 로더 신호
DODAT I 8 유토피아 8 비트의 데이터 레지스터 버스
DOENB I 1 데이터 버퍼 인에이블을 인가하는 위한 신호
DOCAV O 1 유토피아 버스의 ATM셀의 유효함을 표시하는 신호
RST-N I 1 래치된 데이터들의 초기화를 위하여 사용된 신호
유토피아 레벨2 슬리브 수신정합 블록에 10 번인 DOCLK를 유토피아 데이터 래치 클럭으로 사용하여 11번의 DOADDR 0-5 레지스터 버스를 통하여 수신된 데이터를 래치하여 자신의 어드레스이며 블록 메모리(44)에 쓰기 가능하면 14 번의 DOCAV 신호를 "1"로 인가한다.
이때 유토피아 레벨 2 마스터(20)에 의하여 수신되는 13 번 DOENV 가 어서트되고 DOSOC 가 "1"로 인가된 시점부터의 15 번 DODAT 8 비트 데이터를 블록 메모리(44)의 20번 쓰기 인에이블 입력 신호가 어서트 되면 데이터의 래치클럭으로 22번 쓰기 클럭 입력을 사용하여 21번의 쓰기 데이터 입력의 버스신호를 블록메모리(44)에 저장한다.
또한 블록메모리(44)에 저장된 데이터는 유토피아 레벨1 슬리브 송신기능 블록에서 필요로 하는 경우 유토피아 레벨1 마스터(30)측으로 데이터를 전달할 수 있으며, 이들 데이터는 30 번의 읽기 인에이블 출력 신호가 인가되면 31 번의 읽기 데이터 출력의 버스신호를 31 번의 래치 클럭인 읽기 클럭 출력에 의하여 유토피아 레벨1 마스터(30)로 전달한다.
이때 유토피아 레벨1 마스터(30)로 전달하기 위한 데이터는 40 번의 CPU CLK가 수신되고 41 번의 RXCAV이 "1"로 인가 후 44 번의 RXENV가 "O"로 어서트되면 블록메모리(44)의 데이터를 40 번의 래치 클럭을 이용하여 43 번의 데이터버스 버퍼에 출력으로 동작시킨다.
따라서 비동기전송모드 셀의 첫 번째 데이터의 위치를 유토피아 레벨1 마스터(30)로 알려주기 위하여 42 번을 "1"로 40 번 클럭으로 한번 래치시킨다.
여기서 상기 유토피아 레벨 1 슬리브 송신 정합 블록에 대한 정의는 표 2 에 도시된다.
표 2
신호명 I/O 크기 정 의
CPUCLK I 1 유토피아 데이터의 래치 클러으로 사용함
RXCAV O 5 유토피아 송신버스의 ATM 셀의 유효함을 표시하는 신호
RXSOC O 1 유토피아 송신버스의 유효셀의 시작점을 알리기위한 로더신호
TRXDAT O 8 유토피아 8 비트의 데이터 레지스터 양방향 버스
RXENV I 1 데이터 버퍼 인에이블을 인가하기 위한 송신신호
한편 상기 유토피아 버스 레벨1 마스터(31)에서 유토피아 버스 레벨 2 마스터(21)로 비동기전송모드 셀을 전달하기 위하여는 유토피아 레벨2 슬리브 송신 정합블럭의 81 번의 TXCAV 신호가 "1"로 인가되면 유토피아 레벨2 슬리브 정합 기능의 블록메모리(44)의 수신 가능함을 유토피아 레벨 1 마스터(30)에게 알려준다.
이때 유토피아 레벨 1 마스터(30)는 84 번의 TXENV 신호를 "0" 로 인가 후 83 번의 TRXDAT를 80번의 래치 클럭을 이용하여 유토피아 레벨1 수신정합 블록으로 송신한다.
따라서 유토피아 마스터 82 번의 TXSOC 신호를 "1"로 80번의 클럭으로 한번 어서트시킴으로써 비동기전송모드 셀의 시작점임을 표시한다.
83 번의 TDXDAT는 82 번의 신호를 기준으로 비동기전송모드 셀 데이터를 72 번의 쓰기 클럭 입력을 래치 클럭으로 이용하여 블록메모리(44)에 저장시킨다.
이때 70 번의 쓰기 인에이블 입력은 "0"으로 인가되어 있어야 한다.
여기서 유토피아 레벨1 마스터(30)와 유토피아 레벨1 슬리브 기능을 수행하는 신호의 정의는 표 3 에 도시된다.
표 3
신호명 I/O 크기 정 의
CPUCLK I 1 유토피아 데이터의 래치 클러으로 사용함
TXCAV O 5 유토피아 수신버스의 ATM 셀의 유효함을 표시하는 신호
TXSOC I 1 유토피아 수신버스의 유효셀의 시작점을 알리기위한 로더신호
TRXDAT I 8 유토피아 8 비트의 데이터 레지스터 양방향 버스
TXENV I 1 데이터 버퍼 인에이블을 인가하기 위한 수신신호
한편 유토피아 레벨2 송신정합기능을 수행하기 위하여 유토피아 레벨1 슬리브 수신정합기능을 통하여 수신된 데이터를 저장한 블록 메모리(44)로부터 데이터를 전달하기 위하여 래치 클럭으로 50 번의 DICLK를 이용하며 상기 블록메모리(44) 에 송신할 데이터가 있음을 유토피아 레벨2 마스터(20)에게 알리기 위하여 54 번의 DISOC를 "1" 로 인가한다.
이때 53 번의 DIEN을 "0"으로 어서트 되면 블록메모리(44)의 6O번 읽기 인에블 출력이 "0" 인가후 62 번의 읽기 클럭 출력의 신호를 래치클럭으로 사용하여 61번의 일기 데이터 출력의 신호를 55번의 DIDAT를 이용하여 버스신호로 인가시킨다.
따라서 53 번의 DIEN을 "0" 으로 어서트하며 54 번의 DISOC를 "1"로 인가함으로써 비동기전송모드 셀의 시작점을 유토피아 레벨2 마스터(20)에 알려 주도록 하였다.
여기서 유토피아 레벨2 슬리브 송신 정합신호의 정의는 표 4 에 도시된다.
표4
신호명 I/O 크기 정 의
DICLK I 1 유토피아 데이터의 래치 클럭으로 사용함
DIADDR I 5 유토피아 송신주소를 나타내는 5 비트 레지스터 버스
DISOC O 1 유토피아 송신유효셀의 시작점을 알리기 위한 로더 신호
DIDAT 0 8 유토피아 송신8 비트의 데이터 레지스터 버스
DIEN I 1 데이터 버퍼 인에이블을 인가하는 위한 신호
DICAV O 1 유토피아 송신버스의 ATM셀의 유효함을 표시하는 신호
RST-N I 1 래치된 데이터들의 초기화를 위하여 사용된 신호
이상에서 설명한 바와 같이 본 발명은 비동기 전송모드 유토피아 레벨2 마스터와 유토피아 레벨1 마스터와의 유토피아 버스 레벨2/1)로 정합할 때 상기 유토피아 버스 레벨1을 통해서 수신된 비동기전송모드 데이터의 저장 및 변환후 유토피아 레벨2로 전달하고, 상기 유토피아 버스 레벨2를 통해서 수신된 데이터의 저장 및 변환후 유토피아 레벨1로 전달할 수 있도록 구성함으로써, 항시 연결된 비동기전송모드 유토피아 버스 레벨2와 레벨1 간의 상호 제어신호 및 데이터를 용이하게 연결할 수 있는 효과를 제공하게 되는 것이다.

Claims (6)

  1. 비동기 전송모드 망에서 서로 상이한 유토피아 레벨2 마스터와 유토피아 레벨1 마스터와의 유토피아 레벨2, 레벨1 버스로 정합함에 있어서, 상기 유토피아 버스 레벨1 을 통해서 수신된 비동기전송모드 데이터의 저장 및 변환후 유토피아 레벨2 버스로 전달하고, 상기 유토피아 버스 레벨2 를 통해서 수신된 데이터의 저장 및 변환후 유토피아 버스 레벨1로 전달할 수 있는 유토피아 레벨2,1 변환장치로 구성하여서 된 것을 특징으로 하는 비동기전송모드 유토피아 버스 레벨2/레벨1의 변환 및 정합 시스템.
  2. 제 1 항에 있어서, 상기 유토피아 레벨 2/1 변환장치는 프로그램 로직 게이트 어레이(PLGA)로 구성하여서 된 것을 특징으로 하는 비동기전송모드 유토피아 버스 레벨2/레벨1의 변환 및 정합 시스템.
  3. 제 1 항에 있어서, 상기 유토피아 레벨 2/1 변환장치는 유토피아 레벨2 콘트롤러, 유토피아 레벨1 콘트롤러, 데이터를 변환 및 저장을 제어하는 메모리 콘트롤러 및 버스를 통해서 수신된 데이터를 가공 처리하는 블록메모리로 구성하여서 된 것을 특징으로 하는 비동기전송모드 유토피아 버스 레벨2/레벨1의 변환 및 정합 시스템.
  4. 제 1 항에 있어서, 상기 유토피아 레벨2/1 변환장치는 유토피아 레벨2 슬리브 기능 및 유토피아 레벨1 슬리브 기능이 포함하여서 된 것을 특징으로 하는 비동기전송모드 유토피아 버스 레벨2/레벨1의 변환 및 정합 시스템.
  5. 제 4 항에 있어서, 상기 유토피아 레벨2 슬리브는 유토피아 레벨2 마스터와 상호 연동하는 유토피아 레벨2 콘트롤러에 구성되고, 상기 유토피아 레벨1 슬리브는 유토피아 레벨1 마스터와 상호 연동하는 유토피아 레벨1 콘트롤러에 구성하여서 된 것을 특징으로 하는 비동기전송모드 유토피아 버스 레벨2/레벨1의 변환 및 정합 시스템.
  6. 제 3 항에 있어서, 상기 유토피아 레벨 2,1 콘트롤러는 한쌍의 유토피아 레벨 2,1 슬리브 송,수신 정합기가 각각 구성하여서 된 것을 특징으로 하는 비동기전송모드 유토피아 버스 레벨2/레벨1의 변환 및 정합 시스템.
KR1020010004473A 2001-01-31 2001-01-31 비동기전송모드 유토피아 버스 레벨2/레벨1의 변환 및정합 시스템 KR100361661B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010004473A KR100361661B1 (ko) 2001-01-31 2001-01-31 비동기전송모드 유토피아 버스 레벨2/레벨1의 변환 및정합 시스템

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010004473A KR100361661B1 (ko) 2001-01-31 2001-01-31 비동기전송모드 유토피아 버스 레벨2/레벨1의 변환 및정합 시스템

Publications (2)

Publication Number Publication Date
KR20020063962A KR20020063962A (ko) 2002-08-07
KR100361661B1 true KR100361661B1 (ko) 2002-11-23

Family

ID=27692836

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010004473A KR100361661B1 (ko) 2001-01-31 2001-01-31 비동기전송모드 유토피아 버스 레벨2/레벨1의 변환 및정합 시스템

Country Status (1)

Country Link
KR (1) KR100361661B1 (ko)

Also Published As

Publication number Publication date
KR20020063962A (ko) 2002-08-07

Similar Documents

Publication Publication Date Title
US20030076839A1 (en) Apparatus and method for an interface unit for data transfer between a host processing unit and a multi-target digital signal processing unit in an asynchronous transfer mode
KR100743491B1 (ko) 범용 인터페이스 장치 및 방법
JP4022442B2 (ja) フィールドバスインタフェースボードの制御方法
US6535522B1 (en) Multiple protocol interface and method for use in a communications system
KR100361661B1 (ko) 비동기전송모드 유토피아 버스 레벨2/레벨1의 변환 및정합 시스템
CN106294225A (zh) 一种数据读取方法、对端设备及控制器
CN208903100U (zh) 一种基于pci总线的总温传感器数据采集卡
US5430844A (en) Communication control system for transmitting, from one data processing device to another, data along with an identification of the address at which the data is to be stored upon reception
US5588120A (en) Communication control system for transmitting, from one data processing device to another, data of different formats along with an identification of the format and its corresponding DMA controller
US7073047B2 (en) Control chip and method for accelerating memory access
US7039783B2 (en) Dual apparatus and method thereof using concurrent write function
US6275504B1 (en) Direct memory read and cell transmission apparatus for ATM cell segmentation system
KR100453349B1 (ko) 서로 다른 물리계층의 데이터 정합 장치 및 방법
CN101576867A (zh) 一种扩展通用异步串行接口方法、装置和系统
KR200309903Y1 (ko) 범용 비동기 송수신기
US7031332B2 (en) Control cell management method of ATM switching system
JP3701762B2 (ja) データ転送システム
KR100232494B1 (ko) 비트 폭 변환 장치
KR970056390A (ko) 에이티엠(atm) 계층 장치와 부가헤더를 가지는 에이티엠(atm) 계층 장치간의 인터페이스 장치 및 그 방법
KR970056356A (ko) 비동기 전달모드 계층과 물리 계층간 접속 시스템
CN115712591A (zh) 一种带收发fifo的spi总线控制器电路
CN117648209A (zh) 一种fpga和arm高速通信的方法、系统
KR100204049B1 (ko) 비동기전달모드 적응계층 형태 5 데이타 송수신장치
KR20040059562A (ko) 아이에스-2000 시스템에서 상이한 유토피아 레벨 정합장치
JPH0440721A (ja) アドレス認識制御回路

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20061018

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee