KR100357092B1

KR100357092B1 - Error correction system and method for signal format conversion

Info

Publication number: KR100357092B1
Application number: KR1019950048260A
Authority: KR
Inventors: 이호웅
Original assignee: 엘지전자 주식회사
Priority date: 1995-12-11
Filing date: 1995-12-11
Publication date: 2003-01-14
Also published as: KR970057707A

Abstract

PURPOSE: An error correction system and method for signal format conversion are provided to construct an RS error corrector employing an inexpensive LSI IC to reduce the cost of the system and enable self test of the system using test data. CONSTITUTION: An error correction system includes a test data generator for generating test data used for self test, an input selector(13) for selecting input data or output of the test data generator according to an input select signal, an RS encoder(14) for RS-encoding the output of the input selector, and an RS decoder(15) for RS-decoding the input data inputted through the input selector. The system further includes an RS encoding/decoding selector(16) for selecting the output of the RS encoder or the output of the RS decoder, a comparison data generator(17) for generating comparison data for judging error correction state according to the RS decoder, an output selector(18) for selecting the output of the RS encoding/decoding selector or the output of the comparison data generator, and an error monitor(20) for displaying an error included in output data of the output selector.

Description

Error Correction System and Method for Signal Format Conversion

본 발명은 신호 포맷 변환을 위한 에러정정 시스템 및 방법에 관한 것으로, 특히 HDTV와 HDVCR이나 D3VCR과의 신호 포맷 변경시 발생할 수 있는 에러를 RS에러정정기를 이용하여 제거하며 셀프 테스트가 가능토록 한 신호 포맷 변환을 위한 에러정정 시스템 및 방법에 관한 것이다.The present invention relates to an error correction system and method for signal format conversion. In particular, an error that may occur when a signal format is changed between HDTV, HDVCR, or D3VCR is eliminated by using an RS error corrector, and the signal format enables self-testing. An error correction system and method for conversion are provided.

일반적으로 HDTV의 신호를 HDVCR이나 D3VCR에 레코딩하거나 HDVCR이나 D3VCR로부터 HDTV로 재생시 HDTV와 HDVCR 또는 HDTV와 D3VCR은 서로 신호 포맷이 다르기 때문에 신호 포맷 변경을 하여 서로간의 신호 포맷을 매칭시켜 주어야 하며, 신호 포맷 변환기는 이와 같이 HDTV와 HDVCR 또는 HDTV와 D3VCR간의 신호 포맷을 매칭시키는 역할을 수행한다.In general, when recording HDTV signals to HDVCR or D3VCR, or playing back from HDVCR or D3VCR to HDTV, HDTV and HDVCR or HDTV and D3VCR have different signal formats. The format converter plays a role in matching signal formats between HDTV and HDVCR or HDTV and D3VCR.

그리고 이러한 신호 포맷 변환기는 HDTV와 HDVCR이나 D3VCR사이에 별도의 시스템으로 구성되거나 HDTV와 HDVCR 또는 D3VCR측에 구비된다.The signal format converter is configured as a separate system between HDTV and HDVCR or D3VCR, or is provided on the HDTV and HDVCR or D3VCR side.

그리고 일반적으로 이러한 신호 포맷 변환기에 의한 신호 포맷 변환시 HDTV 신호를 HDVCR이나 D3VCR로 레코딩하거나 HDVCR이나 D3VCR신호를 HDTV로 재생시 발생할 수 있는 에러를 RS(Reed-Solomon) 에러정정기를 이용하여 제거하고 있으며, 이러한 종래의 신호 포맷 변환을 위한 에러정정 시스템은 제 1 도에 도시한 바와 같다.In general, when a signal format is converted by the signal format converter, errors that may occur when recording HDTV signals to HDVCR or D3VCR or playing back HDVCR or D3VCR signals to HDTV are eliminated using RS (Reed-Solomon) error corrector. The conventional error correction system for signal format conversion is as shown in FIG.

이는 입력 데이터(Data), 애매모호한 신호일 경우 서로간에 주고 받는 신호인 이레이져 신호(Erasure), 프레임 동기신호(Vrst)등이 입력 래치(1) 및 입력 FIFO(2)를 통하여 RS에러정정기(3)에 입력되어 RS엔코딩/디코딩된다.This means that the input data (Data), the eraser signal (Erasure), the frame synchronization signal (Vrst), etc., which are signals exchanged with each other in the case of an ambiguous signal, are inputted through the input latch 1 and the input FIFO 2, and the RS error corrector 3 ) Is RS encoded / decoded.

여기서, 상기 입력 FIFO(2)에 입력된 데이터는 FIFO제어부(5)로 부터의 라이트와 리드클럭 및 리셋등에 의해 처리되며, 상기 FIFO제어부(5)는 매 라인 동기 바이트 및 RS 코딩 후 릴레이까지 고려하여 리셋 신호를 만든다.Here, the data input to the input FIFO (2) is processed by the write, read clock and reset from the FIFO control section 5, the FIFO control section (5) is considered every line sync byte and relay after RS coding To generate a reset signal.

그리고 상기 RS에러정정기(3)는 상기 입력래치(1)를 통과한 프레임 동기신호(VRST), 도시하지 않은 전 블록(일반적으로 포맷 변환기)으로부터 입력되는 레코딩/플레이 선택신호(REC/Play), 토글 스위치(SW1)에 의한 엔코딩/디코딩 선택신호(Enc/Dec)등을 입력으로 하여 RS 클럭(RSCLK), RS리셋(RSRESET), RS인에이블(RSEN) 등을 발생하는 RS에러정정 제어부(6)에 의해 제어된다.The RS error corrector 3 includes a frame synchronization signal VRST passing through the input latch 1, a recording / play selection signal (REC / Play) input from all blocks (generally a format converter) (not shown), RS error correction controller 6 generating RS clock (RSCLK), RS reset, RS enable (RSEN), etc. by inputting an encoding / decoding selection signal (Enc / Dec) by the toggle switch SW1. Is controlled by

즉, 상기 RS에러정정기(3)는 상기 RS에러정정 제어부(6)에 의해 레코딩 모드시는 RS엔코딩을 하고 재생모드시는 RS디코딩한다.That is, the RS error corrector 3 performs RS encoding in the recording mode and RS decoding in the playback mode by the RS error correction controller 6.

그리고 상기 RS에러정정기(3)의 RS엔코딩/디코딩 출력은 출력래치(4)를 통하여 최종 출력된다.The RS encoding / decoding output of the RS error corrector 3 is finally output through the output latch 4.

그러나 상기와 같은 종래의 신호 포맷 변환을 위한 에러정정시스템은 에러정정을 위한 RS에러청정기를 가격이 비싼 RS에러정정 전용칩을 사용하여 행하므로 가격경쟁면에서 불리하며, 또한 매 라인 동기 바이트의 처리를 위해 FIFO를 사용함으로써 하드웨어 구현이 어려운 단점이 있었다.However, the conventional error correction system for signal format conversion is disadvantageous in terms of price competition since the RS error cleaner for error correction is performed using an expensive RS error correction dedicated chip, and also processes every line sync byte. The hardware implementation is difficult by using FIFO.

본 발명은 이러한 문제점을 해결하기 위한 것으로, 본 발명의 목적은 RS에러정정기를 보다 저렴한 LSI IC로 구현함으로써 시스템의 가격을 다운시키고, 매 동기 바이트를 데이터로 보고 처리함으로써 FIFO를 사용하지 않아도 되므로 하드웨어 구현이 용이토록 한 신호 포맷 변환을 위한 에러정정시스템 및 방법을 제공함에 있다.The present invention has been made to solve this problem, and an object of the present invention is to reduce the price of the system by implementing an RS error correction device with a lower cost LSI IC, and to view and process every sync byte as data, thus eliminating the need for using a FIFO. An error correction system and method for signal format conversion for easy implementation are provided.

본 발명의 다른 목적은 테스트 데이터를 이용하여 시스템 자체적으로 셀프 테스트가 가능토록 한 신호 포맷 변환을 위한 에러정정시스템 및 방법을 제공함에 있다.Another object of the present invention is to provide an error correction system and method for converting a signal format such that the system itself can be self-tested using test data.

이러한 목적을 달성하기 위한 본 발명의 특징은 입력 데이터가 래치되는 입력 래치와, 셀프 테스트를 위한 테스트 데이터를 발생하는 테스트 데이터 발생부와, 입력선택신호에 따라 상기 입력 래치의 출력이나 테스트 데이터 발생부의 출력을 선택하는 입력 선택부와, 상기 입력 선택부의 출력을 RS엔코딩하는 RS엔코더와, 상기 입력 선택부를 통하여 입력되는 상기 입력 래치의 출력 데이터를 RS디코딩하는 RS디코더와, RS엔코딩/더코딩 선택신호에 따라 상기 RS엔코더나 RS디코더의 출력을 선택하는 RS엔코딩/디코딩 선택부와, 상기 RS 디코더에 의한 에러정정상태를 판단하기 위한 비교데이터를 발생하는 비교 데이터 발생부와, 출력선택신호에 따라 상기 RS엔코딩/디코딩 선택부나 비교 데이터 발생부의 출력을 선택하는 출력 선택부와, 상기 출력 선택부의 출력 데이터가 래치되는 출력 래치와, 상기 출력 래치의 출력 데이터에 포함되어 있는 에러를 디스플레이하는 에러 모니터링부로 구비되는 신호 포맷 변환을 위한 에러정정시스템에 있다.A characteristic of the present invention for achieving this object is an input latch to which the input data is latched, a test data generator for generating test data for self-test, and an output or test data generator of the input latch according to an input selection signal. An input selector for selecting an output, an RS encoder for RS encoding the output of the input selector, an RS decoder for RS decoding the output data of the input latch input through the input selector, and an RS encoding / decoding selection signal An RS encoding / decoding selector for selecting an output of the RS encoder or RS decoder, a comparison data generator for generating comparison data for determining an error correction state by the RS decoder, and an output selection signal An output selector for selecting an output of an RS encoding / decoding selector or a comparison data generator; And an output data latch output latches, and the error correction system for signal format conversion portion is provided with an error monitor for displaying an error contained in the output data from the output latch.

본 발명의 다른 특징은 입력 데이터나 셀프 테스트를 위한 테스트 데이터를 RS엔코딩하는 엔코딩단계와, 상기 엔코딩단계에서 RS엔코딩된 데이터를 RS디코딩하는 디코딩단계와, 상기 RS디코딩된 데이터를 비교 데이터와 비교하여 상기 RS디코딩된 데이터에 포함되어 있는 에러상태를 디스플레이하는 에러 디스플레이단계로 이루어지는 신호 포맷 변환을 위한 에러정정방법에 있다.Another feature of the present invention is an encoding step of RS encoding input data or test data for self-test, a decoding step of RS decoding data encoded in RS in the encoding step, and comparing the RS decoded data with comparison data. And an error display step of displaying an error state included in the RS decoded data.

이하, 본 발명의 실시예를 첨부도면을 참조로 하여 상세히 설명한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.

제 2 도는 본 발명에 따른 신호 포맷 변환을 위한 에러정정 시스템의 구성도를 도시한 것으로, 입력 데이터가 래치되는 입력 래치(11)와, 셀프 테스트를 위한 테스트 데이터를 발생하는 테스트 데이터 발생부(12)와, 입력선택신호(INSEL)에 따라 상기 입력 래치(11)의 출력이나 테스트 데이터 발생부(12)의 출력을 선택하는입력 선택부(13)와, 상기 입력 선택부(13)의 출력을 RS엔코딩하는 RS엔코더(14)와, 상기 입력 래치(11) 및 입력 선택부(13)를 통하여 입력되는 입력 래치(11)의 출력 데이터를 RS디코딩하는 RS디코더(15)와, RS엔코딩/디코딩 선택신호(EDSEL)에 따라 상기 RS엔코더(14)나 RS디코더(15)의 출력을 선택하는 RS엔코딩/디코딩 선택부(16)와, 상기 RS엔코더(14) 및 RS디코더(15)에 의한 에러정정상태를 판단하기 위한 비교 데이터를 발생하는 비교 데이터 발생부(17)와, 출력선택신호(OUTSEL)에 따라 상기 RS엔코딩/디코딩 선택부(16)나 비교 데이터 발생부(17)의 출력을 선택하는 출력 선택부(18)와, 상기 출력 선택부(18)의 출력 데이터가 래치되는 출력 래치(19)와, 상기 출력 래치(19)의 출력 데이터에 포함되어 있는 에러를 디스플레이하는 에러 모니터링부(20)와, 상기 입력 선택부(13) 및 RS엔코딩/디코딩 선택부(16) 및 출력 선택부(18)의 각각의 선택 신호(INSEL),(EDSEL),(OUTSEL)를 제공하는 토글 스위치(SW11)-(SW13)로 구성되며, 시스템 각부에 클럭을 공급하는 클럭 발생부는 도시하지 않았다.2 is a block diagram of an error correction system for converting a signal format according to the present invention. The input latch 11 to which the input data is latched and the test data generator 12 to generate test data for self-testing are illustrated in FIG. And an input selector 13 for selecting an output of the input latch 11 or an output of the test data generator 12 according to an input select signal INSEL, and an output of the input selector 13. RS encoder 14 for RS encoding, RS decoder 15 for RS decoding the output data of the input latch 11 input through the input latch 11 and the input selector 13, and RS encoding / decoding. RS encoding / decoding selector 16 for selecting an output of the RS encoder 14 or RS decoder 15 in accordance with a selection signal EDSEL, and an error caused by the RS encoder 14 and RS decoder 15. A comparison data generator 17 for generating comparison data for determining a correction state; An output selector 18 for selecting an output of the RS encoding / decoding selector 16 or the comparison data generator 17 according to the output selection signal OUTSEL, and output data of the output selector 18 An output latch 19 to be latched, an error monitoring unit 20 for displaying an error included in the output data of the output latch 19, the input selector 13 and an RS encoding / decoding selector 16 ) And a toggle switch (SW11)-(SW13) providing respective selection signals (INSEL), (EDSEL) and (OUTSEL) of the output selector 18, and a clock generator for supplying a clock to each system part. Not shown.

그리고 상기 테스트 데이터 발생부(12)는 테스트 데이터(램프 데이터)가 저장되어 있는 롬(12a)과, 상기 입력 선탭부(13)로 부터의 각종 제어신호에 따라 상기 롬(12a)의 출력을 제어할 어드레스를 발생하는 테스트 어드레스 발생부(12b)로 구성된다.The test data generation unit 12 controls the output of the ROM 12a according to the ROM 12a in which test data (lamp data) is stored and various control signals from the input sun tap unit 13. And a test address generator 12b for generating an address to be addressed.

또한, 상기 비교 데이터 발생부(17)는 비교 데이터(램프 데이터)가 저장되어 있는 롬(17a)과, 상기 출력 선택부(18)의 각종 제어신호에 따라 상기 룸(17a)의 출력을 제어할 어드레스를 발생하는 비교 어드레스 발생부(17b)로 구성된다.The comparison data generation unit 17 also controls the output of the room 17a according to the ROM 17a in which the comparison data (lamp data) is stored and various control signals of the output selection unit 18. It consists of a comparison address generator 17b for generating an address.

그리고 상기 입출력 선택부(13),(18) 및 RS엔코딩/디코딩 선택부(16)는 각각 멀티플렉서로 구성되며, 상기 에러 모니터링부(20)는 상기 출력 래치(19)의 출력신호로부터 매 초당 세그먼트 에러를 카운팅하는 마이크로 프로세서 버퍼(20a)와, 상기 마이크로 프로세서 버퍼(20a)에 의해 카운팅되는 에러가 디스플레이되는 LED(20b)와, 상기 마이크로 프로세서 버퍼(20a) 및 LED(20b)를 제어하는 제어부(20c)와, 상기 마이크로 프로세서 버퍼(20a)에 제어신호를 공급하는 딥 스위치(20d)로 구성된다.The input / output selector 13, 18 and the RS encoding / decoding selector 16 each comprise a multiplexer, and the error monitoring unit 20 segments each second from the output signal of the output latch 19. A microprocessor buffer 20a for counting an error, an LED 20b for displaying an error counted by the microprocessor buffer 20a, and a controller for controlling the microprocessor buffer 20a and the LED 20b ( 20c and a dip switch 20d for supplying a control signal to the microprocessor buffer 20a.

상기와 같이 구성되는 본 발명은 다음과 같이 모드1), 모드2)로 나누어 설명한다.The present invention configured as described above will be divided into Mode 1) and Mode 2) as follows.

모드1). 셀프 테스트를 위한 테스트 데이터를 RS엔코딩 및 RS디코딩하는 경우Mode 1). RS encoding and RS decoding test data for self test

우선, 상기 입력 래치(11)에는 8비트의 데이터(DATA), 애매모호한 데이터일 경우 서로간에 주고받는 정보인 이레이져신호(Erasure), 프레임 동기신호(FSYNC)등이 입력되어 입력 선택부(13)로 입력된다.First, the 8-bit data DATA, the erasure signal Erra, the frame synchronizing signal FSYNC, and the like, which are exchanged with each other in the case of ambiguous data, are input to the input latch 11, and the input selector 13 is input. ) Is entered.

그리고 상기 입력 선택부(13)에는 테스트 데이터 발생부(12b)의 어드레스 발생에 따라 롬(12a)에 저장되어 있는 테스트 데이터도 입력되며, 모드1)의 경우에는 테스트 데이터를 RS 엔코딩하기 위한 것이므로 토글 스위치(SW11)에 의한 입력선택신호(INSEL)에 따라 입력 래치(11)의 출력이나 테스트 데이터 발생부(12)의 출력중 테스트 데이터 발생부(12)의 데이터가 입력 선택부(13)를 통하여 RS엔코더(14)를 통하여 RS엔코딩된다.The input selector 13 also inputs test data stored in the ROM 12a according to the address generation of the test data generator 12b. In the case of mode 1, the test data is for RS encoding the test data. According to the input selection signal INSEL by the switch SW11, the data of the test data generator 12 is output through the input selector 13 during the output of the input latch 11 or the output of the test data generator 12. RS is encoded via RS encoder 14.

이때, 상기 입력 선택부(13)는 상기 입력 래치(11)의 출력 데이터(LData), 도시하지 않은 클럭, 프레임 동기신호(FRST)를 이용하여 내부적으로 카운터를 사용하여 매 라인정보(ISOP) 및 프레임 동기신호(IFRST)를 만들며, 상기 테스트 어드레스 발생부(12b)는 상기 입력 선택부(13)로 부터의 인에이블(TCENH), 프레임 동기신호(MFRST)를 받아 롬(12a)의 어드레스를 발생한다.At this time, the input selector 13 internally uses a counter internally by using the output data LData of the input latch 11, a clock (not shown), and a frame synchronization signal FRST, and each line information ISOP and A frame sync signal IFRST is generated, and the test address generator 12b receives the enable TCENH and the frame sync signal MFRST from the input selector 13 to generate an address of the ROM 12a. do.

한편, 상기 RS엔코더(14)는 상기 입력 선택부(13)로 부터의 매 라인정보(ISOP), 프레임 동기신호(IFRST), 데이터 인에이블(IDEN)등의 입력에 따라 입력 선택부(13)의 출력 데이터(IDATA) 즉, 롬(12a)의 출력 데이터를 RS엔코딩하게 된다. 이때, 상기 데이터(IDATA)에는 매 싱크 바이트 즉, 수평동기신호가 포함된다.On the other hand, the RS encoder 14 is input selection unit 13 in accordance with the input of each line information (ISOP), frame synchronization signal (IFRST), data enable (IDEN), etc. from the input selection unit 13; RS output of the output data IDATA, i.e., the output data of the ROM 12a. In this case, the data IDATA includes every sync byte, that is, a horizontal synchronization signal.

그리고 상기 RS엔코더(14)의 출력은 토글 스위치(SW12)에 의한 RS엔코딩/디코딩 선택신호(EDSEL)에 따라 RS엔코딩/디코딩 선택부(16)에 의해 선택되어 출력 선택부(18)로 입력된다.The output of the RS encoder 14 is selected by the RS encoding / decoding selection unit 16 according to the RS encoding / decoding selection signal EDSEL by the toggle switch SW12 and input to the output selection unit 18. .

그리고 현재는 엔코딩시이므로 상기 출력 선택부(18)에서는 상기 비교 데이터 저장부(17)와 RS엔코딩/디코딩 선택부(16)의 출력 중 RS엔코딩/디코딩 선택부(16)의 출력이 선택되어 출력 래치(19)를 통하여 출력되며, 상기 출력 선택부(18)의 출력 데이터 선택은 토글 스위치(SW13)에 의한 출력선택신호(OUTSEL)에 따른다.Since the output is currently being encoded, the output selector 18 selects and outputs the output of the RS encoding / decoding selector 16 among the outputs of the comparison data storage unit 17 and the RS encoding / decoding selector 16. Output through the latch 19, the output data selection of the output selector 18 is in accordance with the output selection signal OUTSEL by the toggle switch (SW13).

한편, 상기 RS엔코더(14)는 엔코딩된 데이터(EOUT), 매 라인정보(ESTST), 데이터 인에이블(EVALID)등을 RS엔코딩/디코딩 선택부(16)로 입력하며, 상기 RS엔코딩/디코딩 선택부(16)에는 상기 입력 선택부(13)의 출력인 프레임 동기신호(IFRST)도 함께 입력된다.Meanwhile, the RS encoder 14 inputs encoded data EOUT, line information ESTST, data enable EVALID, etc. to the RS encoding / decoding selector 16, and selects the RS encoding / decoding. The unit 16 is also inputted with the frame synchronization signal IFRST, which is an output of the input selector 13.

이에 따라 상기 RS엔코딩/디코딩 선택부(16)는 매 라인정보(MSTRT), 데이터 인에이블(MVALID), 세그먼트당 에러(MSEGER), 프레임 동기신호(MFS)등을 데이터(MDATA)와 함께 출력 선택부(18)로 출력한다.Accordingly, the RS encoding / decoding selector 16 outputs line information (MSTRT), data enable (MVALID), error per segment (MSEGER), frame sync signal (MFS), etc. together with data (MDATA). Output to section 18.

그리고 상기 출력 선택부(18)는 상기 각종 신호의 입력에 따라 매 라인정보(OSTRT), 데이터 밸리드(DVALID), 세그먼트당 에러(OSEGER), 프레임 동기신호(OFS)등을 데이터(ODATA)와 함께 출력 래치(19)로 입력하며, 상기 출력 래치는 데이터(GOUT)와 함께 상기 각종 신호들을 출력하게 된다.The output selector 18 stores the line information (OSTRT), the data valid (DVALID), the error per segment (OSEGER), the frame synchronization signal (OFS), etc. according to the input of the various signals. Together with the output latch 19, the output latch outputs the various signals together with the data GOUT.

상기와 같이 하여 출력 래치(19)를 통하여 출력된 데이터는 RS디코딩을 위해 상기 입력 래치(11)에 입력되게 된다.The data output through the output latch 19 as described above is input to the input latch 11 for RS decoding.

이때, 모드1)은 셀프 테스트를 위한 것이므로 상기 RS엔코딩을 위한 시스템과 RS디코딩을 위한 시스템을 별도의 보드로 구성하지 않고 하나의 보드로 구성할 수 있으며, RS엔코딩과 RS디코딩은 RS엔코딩/디코딩 선택신호(EDSEL)에 의해 선택되어 행해지게 된다.At this time, since mode 1) is for self-test, the system for RS encoding and the system for RS decoding can be configured as one board without configuring a separate board, and RS encoding and RS decoding are RS encoding / decoding. The selection is performed by the selection signal EDSEL.

한편, 상기 입력 래치(11)의 출력은 입력 선택부(13)에 입력되어 테스트 데이터 발생부(12)의 출력중에서 선택되게 되는데, 이때는 상기 RS엔코딩된 데이터를 RS디코딩하기 위한 것이므로 상기 입력 선택부(13)는 토글 스위치(SW11)에 의한 입력선택신호(INSEL)에 따라 상기 입력 래치(11)의 출력을 선택하여 RS디코더(15)로 출력하게 된다.On the other hand, the output of the input latch 11 is input to the input selector 13 to be selected from the output of the test data generation unit 12, in this case is for RS decoding the RS-encoded data, so the input selector 13 selects the output of the input latch 11 according to the input selection signal INSEL by the toggle switch SW11 and outputs it to the RS decoder 15.

이에 따라 상기 RS디코더(15)는 상기 입력 선택부(13)를 통하여 입력되는 입력 래치(11)의 데이터를 RS디코딩하며, 상기 RS디코더(15)는 출력 데이터(DDATA), 매 라인정보(DSTRT), RS,코딩을 제외(패리티 비트 제외)한 데이터 구간을 의미하는 데이터 밸리드(DVALID), 세그먼트당 에러(DSEGER)등을 RS엔코더/디코더 선택부(16)로 출력한다.Accordingly, the RS decoder 15 RS decodes data of the input latch 11 input through the input selector 13, and the RS decoder 15 outputs data DDATA and line information DSTRT. ), A data valid (DVALID), an error per segment (DSEGER), etc., representing a data section excluding RS, coding (except parity bits), are output to the RS encoder / decoder selection unit 16.

그리고 상기 RS엔코딩/디코딩 선택부(16)는 상기 입력 선택부(13)로부터 입력되는 프레임 동기신호(IFRST)를 내부적으로 카운터를 이용하여 RS엔코딩과 디코딩시 각각의 데이터 타이밍이 다르기 때문에 각각에 대한 프레임 동기신호를 만든 후, 토글 스위치(SW12)에 의한 RS엔코딩/더코딩 선택신호(EDSEL)에 따라 상기 RS디코더(15)의 출력을 선택한다.In addition, the RS encoding / decoding selector 16 internally uses a counter internally to counter the frame sync signal IFRST input from the input selector 13, so that each data timing is different when RS encoding and decoding are performed. After the frame synchronizing signal is generated, the output of the RS decoder 15 is selected according to the RS encoding / decoding selection signal EDSEL by the toggle switch SW12.

그리고 출력 선택부(18)에서는 출력선택신호(OUTSEL)에 따라 롬(17a)으로 부터의 테스트 데이터나 상기 RS엔코딩/디코딩 선택부(16)의 출력을 선택하여 출력 래치(19)를 통하여 에러 모니터링부(20)로 출력한다.The output selector 18 selects the test data from the ROM 17a or the output of the RS encoding / decoding selector 16 according to the output select signal OUTSEL to monitor the error through the output latch 19. Output to section 20.

이때, 비교 데이터 발생부(17)의 비교 어드레스 발생부(17b)는 상기 출력 선택부(18)로 부터의 인에이블(CTCENH), 프레임 동기신호(CTRSTN)를 받아 상기 롬(12a)의 출력을 제어할 어드레스를 발생한다.At this time, the comparison address generator 17b of the comparison data generator 17 receives the enable CTCENH and the frame sync signal CTRSTN from the output selector 18 to output the output of the ROM 12a. Generates an address to control.

이때, 테스트자는 우선 상기 롬(17a)으로 부터의 비교 데이터를 선택하여 에러 모니터링부(20)로 출력한 후, 상기 RS엔코딩/디코딩 선택부(16)를 통한 RS디코더(15)의 출력을 선택하여 에러 모니터링부(20)로 출력한다.At this time, the tester first selects the comparison data from the ROM 17a and outputs it to the error monitoring unit 20, and then selects the output of the RS decoder 15 through the RS encoding / decoding selection unit 16. To the error monitoring unit 20.

이에 따라 테스트자는 상기 비교 데이터 발생부(17)로 부터의 비교 데이터와RS디코더(15)로 부터의 RS디코딩 결과를 비교할 수 있으므로 셀프 테스트가 가능하게 되는 것이다.Accordingly, the tester can compare the comparison data from the comparison data generator 17 with the RS decoding result from the RS decoder 15, thereby enabling self-test.

이때, 상기 비교 데이터 발생부(17)로 부터의 비교 데이터와 RS디코더(15)로 부터의 RS더코딩 결과를 비교한다 함은 회로적인 개념이 아니라 상기 비교 데이터 발생부(17)의 데이터 출력을 에러 모니터링하여 원래 RS엔코딩한 데이터를 인지한 후, RS디코딩한 데이터를 에러 모니터링함으로써 RS디코딩된 데이터에 포함되어 있는 에러 상태가 어느 정도인지를 알 수 있게 됨을 의미한다.At this time, comparing the comparison data from the comparison data generator 17 and the RS decoding results from the RS decoder 15 is not a circuit concept, but a data output of the comparison data generator 17. The error monitoring recognizes the original RS-coded data, and then, by error monitoring the RS-decoded data, it is possible to know how much error condition is included in the RS-coded data.

이때 테스트자가 상기 테스트 데이터 발생부(12)의 데이터를 알고 있으면 상기 비교 데이터 발생부(17)의 모니터링없이 RS디코딩결과만을 에러 모니터링하여도 에러 상태를 알 수 있다.At this time, if the tester knows the data of the test data generator 12, the error state can be known even if the RS monitoring result is monitored without the monitoring of the comparison data generator 17 only.

한편 상기 에러 모니터링부(20)는 상기 출력 래치(19)로부터 인가되는 세그먼트당 에러(GSEGER), 매 라인정보(GSTRT), 프레임 동기신호(GFS)등의 신호를 이용하여 마이크로 프로세서 버퍼(20a)에서 내부적으로 카운터를 이용하여 초당 세그먼트에러를 카운팅하며, 이 카운팅결과에 따라 제어부(20c)가 LED(20b)를 통하여 에러 상태를 디스플레이하게 된다. 그리고 이때, 상기 마이크로 프로세서 버퍼(20a)는 딥 스위치(20d)에 의해 제어신호를 받을 수도 있다.Meanwhile, the error monitoring unit 20 uses the microprocessor buffer 20a by using a signal such as an error per segment GSEGER, line information GSTRT, frame synchronization signal GFS, etc. applied from the output latch 19. Segmented errors per second are internally counted by the counter, and according to the counting result, the controller 20c displays an error state through the LED 20b. In this case, the microprocessor buffer 20a may receive a control signal by the dip switch 20d.

모두2). 입력 데이터를 RS인코딩 및 디코딩하는 경우2). RS encoding and decoding input data

먼저, 입력 래치(11)를 통하여 입력되는 데이터는 입력 선택부(13)를 통하여 RS엔코더(14)에서 RS엔코딩 된 후, RS엔코딩/디코딩 선택부(16)를 통하여 출력 선택부(18)에 입력된다.First, data input through the input latch 11 is RS encoded by the RS encoder 14 through the input selector 13 and then to the output selector 18 through the RS encoding / decoding selector 16. Is entered.

이때, 상기 입력 선택부(13)에서 입력 래치(11)의 출력을 선택하는 모드2)는 셀프 테스트를 위한 상기 모드1)의 경우와는 달리 입력 램프 데이터를 RS엔코딩하기 위한 것이기 때문이다.In this case, the mode 2 for selecting the output of the input latch 11 in the input selector 13 is for RS encoding the input ramp data, unlike in the case of the mode 1 for self-test.

그리고 상기 출력 선택부(18)는 출력선택신호(OUTSEL)에 따라 비교 데이터 발생부(17)의 비교 데이터와 상기 RS엔코딩/디코딩 선택부(16)를 통한 RS엔코딩 출력 중 RS엔코딩 출력을 선택하여 출력 래치(19)를 통하여 RS엔코딩 데이터를 출력한다.The output selector 18 selects an RS encoding output from the comparison data of the comparison data generator 17 and the RS encoding output through the RS encoding / decoding selector 16 according to the output selection signal OUTSEL. The RS encoding data is output through the output latch 19.

이때, 상기 RS엔코딩은 HDTV데이터를 RS엔코딩한 후, 포맷 변환기를 통하여 HDVCR이나 D3VCR에 레코딩하는 경우에 해당한다.In this case, the RS encoding corresponds to a case of recording HDTV data to HDVCR or D3VCR through a format converter after RS encoding HDTV data.

한편, 상기 RS엔코딩된 데이터의 에러정정을 위해 RS디코딩을 수행시에는 즉, HDVCR 이나 D3VCR로부터 재생되는 신호를 디포맷팅한 후 RS디코딩하여 HDTV로 재생하는 경우에는 상기 RS디코딩된 데이터가 입력 래치(11)를 통하여 입력 선택부(13)에 입력된다.On the other hand, when RS decoding is performed for error correction of the RS-coded data, that is, when RS signals are decoded and then reproduced by HDTV after HDVCR or D3VCR, the RS-coded data is input latch ( It is input to the input selection part 13 through 11).

그리고 상기 입력 선택부(13)는 상기 입력 래치(13)의 출력과 테스트 데이터 발생부(12)의 출력 중 입력 래치(11)의 출력을 선택하여 RS디코더(15)로 입력함에 따라 RS디코더(15)는 입력 데이터를 RS디코딩하여 RS엔코딩/디코딩 선택부(16)를 통하여 출력 선택부(18)로 입력한다.The input selector 13 selects an output of the input latch 11 among the output of the input latch 13 and the output of the test data generator 12 and inputs the output of the input latch 11 to the RS decoder 15. 15 decodes the input data and inputs the input data to the output selection unit 18 through the RS encoding / decoding selection unit 16.

이에 따라 테스트자는 먼저 상기 출력 선택부(18)를 통해 비교 데이터 발생부(17)의 비교 데이터를 선택하며 출력 래치(19)를 통하여 에러 모니터링부(20)에 출력한 후, RS엔코딩/디코딩 선택부(16)를 통하여 RS더코더(15)의 출력을 선택하여에러 모니터링부(20)에 출력하여 두 결과를 비교하여 상기 RS엔코더(14) 및 RS디코더(15)에 의한 에러상태를 파악한다.Accordingly, the tester first selects the comparison data of the comparison data generator 17 through the output selector 18, outputs the error to the error monitoring unit 20 through the output latch 19, and then selects RS encoding / decoding. The output of the RS decoder 15 is selected through the unit 16 and output to the error monitoring unit 20. The two results are compared to determine an error state of the RS encoder 14 and the RS decoder 15. .

즉, 이때 상기 비교 데이터 발생부(17)에는 상기 RS엔코딩시 입력 래치(11)에 입력되는 데이터와 동일 데이터가 저장되어 있으므로 상기 RS디코더(15)를 통해 RS디코딩된 데이터와 비교하여 에러상태를 파악할 수 있게 된다.That is, since the comparison data generator 17 stores the same data as the data input to the input latch 11 when the RS is encoded, the error state is compared with the RS decoded data through the RS decoder 15. I can figure it out.

한편, 상기 에러 모니터링부(20)의 에러 모니터링 동작은 상기 모드1)과 동일하므로 생략하며, 모드2)에서 각종 신호관계도 상기 모드1)과 동일하므로 생략하였다.On the other hand, the error monitoring operation of the error monitoring unit 20 is the same as the mode 1), and is omitted.

또한, 상기 모드2)의 경우는 상기 모드1)과 같이 테스트 데이터 발생부(12)로부터의 테스트 데이터를 이용하여 에러정정 및 모니터링하는 것이 아니고 입력 데이터를 RS엔코딩 및 디코딩하여 에러정정 및 모니터링하는 것이므로 상기 테스트데이터 발생부(12)는 구비되지 않아도 된다.In the case of the mode 2), the error correction and monitoring are not performed using the test data from the test data generation unit 12 as in the mode 1), but the error correction and monitoring is performed by RS encoding and decoding the input data. The test data generator 12 may not be provided.

이상에서 살펴본 바와 같이 본 발명은 RS에러정정기를 전용 칩을 사용하지 않고 LSI IC를 이용하여 구현함으로써 가격을 절감시킬 수 있으며, FIFO를 사용하지 않고도 시스템의 구현이 가능하므로 종래에 비해 보다 간단하게 하드웨어를 구현할 수 있게 된다. 또한, 테스트 데이터에 의한 셀프 테스트가 가능하도록 되며, 이에 따라 방송용 장비 등에 이용 가능하게 된다.As described above, the present invention can reduce the price by implementing the RS error regulator using an LSI IC without using a dedicated chip, and can implement the system without using a FIFO. Can be implemented. In addition, the self test by the test data is possible, and thus can be used for broadcasting equipment.

제 1 도는 종래의 신호 포맷 변환을 위한 에러정정시스템의 구성도1 is a configuration diagram of an error correction system for converting a conventional signal format

제 2 도는 본 발명에 따른 신호 포맷 변환을 위한 에러정정시스템의 구성도2 is a block diagram of an error correction system for signal format conversion according to the present invention.

도면의 주요 부분에 대한 부호의 설명Explanation of symbols for the main parts of the drawings

11 : 입력래치 12 : 테스트 데이터 발생부11: input latch 12: test data generator

13 : 입력 선택부 14 : RS 엔코더13: input selector 14: RS encoder

15 : RS 디코더 16 : RS 엔코딩/디코딩 선택부15: RS decoder 16: RS encoding / decoding selector

17 : 비교 데이터 발생부 18 : 출력 선택부17: comparison data generation unit 18: output selection unit

19 : 출력 래치 20 : 에러 모니터링부19: output latch 20: error monitoring unit

Claims

A test data generator for generating test data for self-test,

An input selector configured to select input data input from an input terminal or an output of the test data generator according to an input selection signal;

An RS encoder for RS encoding the output of the input selector;

An RS decoder for RS decoding the input data input through the input selecting unit;

An RS encoding / decoding selector for selecting an output of the RS encoder or RS decoder according to an RS encoding / decoding selection signal;

A comparison data generator for generating comparison data for determining an error correction state by the RS decoder;

An output selection unit for selecting an output of the RS encoding / decoding selection unit or the comparison data generation unit according to an output selection signal;

And an error monitoring unit for displaying an error included in the output data of the output selection unit.

The method of claim 1,

And the test data, the comparison data, and the input data are the same data in the self test.

The method of claim 1,

The test data generation unit ROM and the test data is stored;

And a test address generator for generating an address for controlling the output of the ROM according to various control signals from the input selector.

The method of claim 1,

The comparison data generation unit ROM and the comparison data is stored;

And a comparison address generator for generating an address for controlling the output of the ROM according to various control signals of the output selector.

The method of claim 1,

The error monitoring unit includes a microprocessor buffer for counting segment errors per second from the output signal of the output selector;

An LED displaying an error counted by the microprocessor buffer;

Error correction system for signal format conversion, characterized in that consisting of a control unit for controlling the microprocessor buffer and the LED.

An encoding step of RS encoding input data or test data for self-test,

A decoding step of RS decoding the RS encoded data in the encoding step;

And an error display step of displaying the error state included in the RS decoded data by comparing the RS decoded data with comparison data.

The method of claim 6,

And the test data and the comparison data are the same, and the same in the error correction of the input data.