KR100353714B1 - Dual switching method between rt/qrt cell data - Google Patents

Dual switching method between rt/qrt cell data Download PDF

Info

Publication number
KR100353714B1
KR100353714B1 KR1020000035986A KR20000035986A KR100353714B1 KR 100353714 B1 KR100353714 B1 KR 100353714B1 KR 1020000035986 A KR1020000035986 A KR 1020000035986A KR 20000035986 A KR20000035986 A KR 20000035986A KR 100353714 B1 KR100353714 B1 KR 100353714B1
Authority
KR
South Korea
Prior art keywords
qrt
cell
unit
cell data
qse
Prior art date
Application number
KR1020000035986A
Other languages
Korean (ko)
Other versions
KR20020001347A (en
Inventor
윤수현
박건표
Original Assignee
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사 filed Critical 삼성전자 주식회사
Priority to KR1020000035986A priority Critical patent/KR100353714B1/en
Publication of KR20020001347A publication Critical patent/KR20020001347A/en
Application granted granted Critical
Publication of KR100353714B1 publication Critical patent/KR100353714B1/en

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q3/00Selecting arrangements
    • H04Q3/42Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker
    • H04Q3/54Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q2213/00Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13167Redundant apparatus

Abstract

본 발명은 스위칭 보드 이중화장치에서 RT셀과 QRT셀간의 이중화 스위칭방법에 있어서, 스위치 오버신호 발생시 RT인터페이스로 입력제한신호를 발생시켜 RT셀 데이터의 입력을 제한하는 과정과, 상기 RT셀 데이터 입력제한신호 발생후, RT2QRT셀변환부의 메모리가 엠프티 상태인지 여부를 검사하는 과정과, 상기 RT2QRT셀변환부의 메모리가 엠프티 상태이면 QRT인터페이스로 입력제한신호를 발생시켜 QRT셀 데이터의 입력을 제한하는 과정과, 상기 QRT셀 데이터 입력제한신호 발생후 상기 QRT부 및 QSE부내 메모리의 엠프티 상태 여부를 검사하는 과정과, 상기 QRT부 및 QSE부내 메모리가 엠프티 상태이면 액티브 스위치 보드의 마스터권을 스탠바이 스위치 보드로 전환시키는 과정을 포함하여 구성함을 특징으로 한다.In the redundant switching method between the RT cell and the QRT cell in the switching board redundancy apparatus, a process of restricting the input of the RT cell data by generating an input limit signal to the RT interface when a switch over signal is generated, and limiting the RT cell data input After the signal is generated, checking whether the memory of the RT2QRT cell converter is in an empty state, and if the memory of the RT2QRT cell converter is in an empty state, generating an input restriction signal to a QRT interface to restrict input of QRT cell data. Checking whether the QRT unit and the QSE unit have an empty state after the QRT cell data input limit signal is generated; and if the QRT unit and the QSE unit have an empty state, the master right of the active switch board is turned on. It is characterized by the configuration including the process of switching to the board.

Description

알.티/큐.알.티 셀 데이터간 이중화 스위칭방법{DUAL SWITCHING METHOD BETWEEN RT/QRT CELL DATA}DUAL SWITCHING METHOD BETWEEN RT / QRT CELL DATA}

본 발명은 비동기전송모드 스위칭 보드의 구현에 관한 것으로, 특히 RT 셀과 QRT셀간의 이중화 스위칭방법에 관한 것이다.The present invention relates to the implementation of an asynchronous transmission mode switching board, and more particularly, to a redundant switching method between an RT cell and a QRT cell.

통상적으로 시스템은 안정도를 향상시키기 위하여 시스템의 공통파트를 이중화하고 있다. 상기 이중화를 구현하는 보드로는 스위칭 보드, 클럭 동기를 제공하는 클럭 보드, 프로세스 보드 등이 있다. QSE를 사용하는 스위칭 보드는 기본적으로 QRT를 사용하는 보드와 인터페이스되도록 구현되어 있다.Normally, the system doubles the common parts of the system to improve the stability. The board implementing the redundancy includes a switching board, a clock board providing clock synchronization, and a process board. Switching boards using QSE are basically implemented to interface with boards using QRT.

이에 따라 종래 RT를 사용하는 보드로부터 들어오는 셀을 스위칭하기 위하여는 별도의 셀 변환기가 필요한 문제점이 있었다.Accordingly, there is a problem that a separate cell converter is required to switch the cells coming from the board using the conventional RT.

따라서 본 발명의 목적은 기존의 RT셀과 QRT셀을 동시에 스위칭하는 스위치 보드에서 현재 서비스중인 셀의 손실없이 스위치 오버를 할 수 있게 하는 RT/QRT셀데이터간 이중화 스위칭방법을 제공함에 있다.Accordingly, an object of the present invention is to provide a redundant switching method between RT / QRT cell data that enables switching over without losing a cell currently being serviced in a switch board that simultaneously switches an existing RT cell and a QRT cell.

상술한 목적을 달성하기 위한 본 발명은 스위칭 보드 이중화장치에서 RT셀과 QRT셀간의 이중화 스위칭방법에 있어서, 스위치 오버신호 발생시 RT인터페이스로 입력제한신호를 발생시켜 RT셀 데이터의 입력을 제한하는 과정과, 상기 RT셀 데이터 입력제한신호 발생후, RT2QRT셀변환부의 메모리가 엠프티 상태인지 여부를 검사하는 과정과, 상기 RT2QRT셀변환부의 메모리가 엠프티 상태이면 QRT인터페이스로 입력제한신호를 발생시켜 QRT셀 데이터의 입력을 제한하는 과정과, 상기 QRT셀 데이터 입력제한신호 발생후 상기 QRT부 및 QSE부내 메모리의 엠프티 상태 여부를 검사하는 과정과, 상기 QRT부 및 QSE부내 메모리가 엠프티 상태이면 액티브 스위치 보드의 마스터권을 스탠바이 스위치 보드로 전환시키는 과정을 포함하여 구성함을 특징으로 한다.The present invention for achieving the above object in the redundant switching method between the RT cell and the QRT cell in the switching board redundancy device, the process of limiting the input of the RT cell data by generating an input limit signal to the RT interface when the switch over signal occurs; And checking whether the memory of the RT2QRT cell converter is empty after generating the RTcell data input limit signal, and generating an input limit signal through a QRT interface if the memory of the RT2QRT cell converter is empty. Limiting data input; checking whether the QRT and QSE memories are empty after generating the QRT cell data limit signal; and if the QRT and QSE memories are empty, an active switch It comprises a process of converting the master master of the board to the standby switch board.

도 1은 본 발명의 실시 예에 따른 스위칭보드 이중화 장치의 블록 구성도,1 is a block diagram of a switching board redundancy apparatus according to an embodiment of the present invention;

도 2는 상기 도 1의 제어부의 상세 내부 블록 구성도,FIG. 2 is a detailed internal block diagram of the controller of FIG. 1;

도 3은 본 발명의 실시 예에 따른 RT/QRT 셀데이터간 이중화 스위칭을 위한 처리 흐름도.3 is a process flow diagram for redundant switching between RT / QRT cell data according to an embodiment of the present invention.

이하 본 발명의 바람직한 실시 예를 첨부한 도면을 참조하여 상세히 설명한다. 하기 설명 및 첨부 도면에서 구체적인 처리 흐름과 같은 많은 특정 상세들이 본 발명의 보다 전반적인 이해를 제공하기 위해 나타나 있다. 이들 특정 상세들없이 본 발명이 실시될 수 있다는 것은 이 기술분야에서 통상의 지식을 가진 자에게 자명할 것이다. 그리고 본 발명의 요지를 불필요하게 흐릴 수 있는 공지 기능 및 구성에 대한 상세한 설명은 생략한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. Many specific details are set forth in the following description and in the accompanying drawings, in order to provide a more thorough understanding of the present invention. It will be apparent to those skilled in the art that the present invention may be practiced without these specific details. And a detailed description of known functions and configurations that may unnecessarily obscure the subject matter of the present invention will be omitted.

도 1은 본 발명의 실시 예에 따른 스위칭보드 이중화장치의 블록 구성을 도시한 것이고, 도 2는 상기 도 1의 제어부(106)의 상세 블록 구성을 도시한 것이다. 이하 상기 도 1 및 도 2를 참조하여 본 발명의 실시 예에 따른 스위칭보드 이중화장치 각 부의 동작을 설명하기로 한다. 먼저 에러검출부(108)는 스위칭 보드에서 발생될 수 있는 보드의 탈장 및 NMS로부터의 RESET, 클럭의 이상여부를 감지하여 제어부(106)로 스위칭 오버(Switching Over)의 사작을 알린다. RT 입력제한신호(Back Pressure: BP) 발생부(204)는 스위칭 오버 요구신호 수신에 따른 제어로직부(214)의 제어에 의해 RT2QRT셀변환부(104)가 RT쪽으로 셀데이터를 더 이상 보내지 않도록 입력제한신호(BP)를 발생시킨다. 이때 상기 입력제한신호(BP)가 발생되면 RT쪽에서는 현재 보내고 있는 셀까지만 전송하고, 다음 셀부터는 전송을 중지시킨다. QRT RX-FIFO상태 검사부(200)는 QRT자체에 내부 메모리에 데이터가 있는지 여부를 외부로 알려줄 수 있는 신호가 없기 때문에 QRT부(102)에서 QSE부(100)로 보내지는 데이터 라인을 검사하여 일정 시간동안 데이터 라인이 변하지 않는 경우 QRT내부에 데이터가 없음을 판별하여 이를 제어로직부(214)로 알린다.1 is a block diagram of a switching board redundancy apparatus according to an exemplary embodiment of the present invention, and FIG. 2 is a block diagram illustrating a detailed block configuration of the controller 106 of FIG. Hereinafter, the operation of each part of the switching board redundancy apparatus according to the embodiment of the present invention will be described with reference to FIGS. 1 and 2. First, the error detector 108 detects a board disconnection, reset from the NMS, and an abnormal clock that may occur in the switching board, and informs the controller 106 of the operation of switching over. The RT input limit signal (BP) generating unit 204 prevents the RT2QRT cell conversion unit 104 from sending cell data to the RT by the control of the control logic unit 214 according to the reception of the switching over request signal. Generate the input limit signal BP. At this time, when the input limit signal (BP) is generated, the RT side transmits only the cell currently being transmitted, and stops transmission from the next cell. Since the QRT RX-FIFO state inspection unit 200 does not have a signal to inform the QRT itself whether or not there is data in the internal memory, the QRT RX-FIFO state inspection unit 200 checks the data line sent from the QRT unit 102 to the QSE unit 100, If the data line does not change during the time, it is determined that there is no data in the QRT, and informs the control logic unit 214.

QSE 입력제한신호 제어부(206)는 QSE부(100)에는 외부에서 임으로 입력제한신호를 발생하도록 할 수 있는 입력핀이 구비되기 때문에 상기 입력 핀에 특정 패턴의 신호를 발생시켜 QSE부(100)가 입력제한신호를 발생시키도록 한다. QSE 메모리 검사부(208)는 메모리에 데이터가 없는 경우 QSE부(100)로부터 외부로 발생되는 특정 패턴의 신호를 검사하여 QSE내부에 데이터가 없음을 알린다. QRT TX-FIFO상태 검사부(210)는 QRT자체에 내부의 메모리에 데이터가 있는지 여부를 외부로 알려줄 수 있는 신호가 없기 때문에 QRT부(102)에서 RT2QRT셀변환부(104)로 전송되는 데이터가 QRT부(102)내 메모리에서 더 이상 존재하지 않는지를 검사하기 위하여 외부의 유토피아(UTOPIA) 신호중 데이터 인에이블(Enable)신호를 검사하여 일정시간 동안 변화하지 않는 경우 QRT내부에 데이터가 없음을 판별하여 이를 제어로직부(214)로 알린다. RT2QRT TX-FIFO상태 검사부(212)는 RT2QRT셀변환부(104)내에 있는 데이터가 RT인터페이스 보드쪽으로 모두 전송되었는지 여부를 검사하여 제어로직부(214)로 알린다.Since the QSE input limit signal control unit 206 is provided with an input pin that allows the QSE unit 100 to generate an input limit signal from outside, the QSE unit 100 generates a signal of a specific pattern on the input pin. Generate an input limit signal. When there is no data in the memory, the QSE memory checker 208 checks a signal of a specific pattern generated from the QSE unit 100 to inform that there is no data in the QSE. Since the QRT TX-FIFO state inspection unit 210 does not have a signal to inform the QRT itself whether there is data in the internal memory, the data transmitted from the QRT unit 102 to the RT2QRT cell conversion unit 104 is QRT. In order to check whether the memory in the unit 102 is no longer present, the data enable signal of the external utopia signal is examined and if there is no change for a predetermined time, it is determined that there is no data in the QRT. Notified to control logic unit 214. The RT2QRT TX-FIFO state inspection unit 212 checks whether all the data in the RT2QRT cell conversion unit 104 has been transmitted to the RT interface board and notifies the control logic unit 214.

도 3은 본 발명의 실시 예에 따른 스위칭보드 이중화장치에서 RT 셀과 QRT셀간의 이중화 스위칭 구현을 위한 동작 제어흐름을 도시한 것이다. 이하 상기 도 1, 도 2 및 도 3를 참조하여 본 발명의 실시 예를 상세히 설명한다.3 illustrates an operation control flow for implementing redundant switching between an RT cell and a QRT cell in a switching board duplication apparatus according to an exemplary embodiment of the present invention. Hereinafter, embodiments of the present invention will be described in detail with reference to FIGS. 1, 2, and 3.

먼저 스위칭 보드의 상태를 주기적으로 검사하는 에러 검출부(108)로부터 에러가 검출되어 액티브(Active) 스위칭 보드의 마스터권을 현재 스탠바이(Standby) 모드로 동작하고 있는 보드로 넘기기 위한 스위칭 오버 신호가 발생되는 경우 제어로직부(214)는 (300)단계에서 이에 응답하여 (302)단계로 진행해서 RT인터페이스로입력제한신호(Back Pressure: BP)의 발생을 위한 제어신호를 인가한다. 이에 따라 RT2QRT입력제한신호(BP) 발생부(204)에서는 RT쪽으로부터 더 이상의 셀 데이터가 수신되지 않도록 입력제한신호를 발생시킨다. 이어 제어로직부(214)는 (304)단계로 진행하여 RT2QRT RX-FIFO상태 검사부(202)를 통해 RT2QRT셀변환부(104)내 RX-FIFO가 엠프티(Empty) 상태인지 여부를 검사한다.First, an error is detected from the error detection unit 108 that periodically checks the state of the switching board, and a switching over signal for generating a master right of the active switching board to a board currently operating in standby mode is generated. In this case, the control logic unit 214 proceeds to step 302 in response to step 300 and applies a control signal for generating an input limit signal (BP) to the RT interface. Accordingly, the RT2QRT input limit signal (BP) generator 204 generates an input limit signal so that no more cell data is received from the RT side. The control logic unit 214 proceeds to step 304 to check whether the RX-FIFO in the RT2QRT cell conversion unit 104 is empty through the RT2QRT RX-FIFO state inspection unit 202.

이때 만일 상기 RT2QRT셀변환부(104)내 RX-FIFO가 엠프티상태인 경우 제어로직부(214)는 (306)단계로 진행해서 다시 QRT부(102)내 RX-FIFO가 엠프티상태인지 여부를 검사한다. 이때 상기 RT2QRT셀변환부(104)에서 수신된 셀은 일단 QRT부(102)내의 메모리에 저장되는데 QSE메모리 검사부(208)에서는 상기 QRT부(102)에서 QSE부(100)로 연결되는 4비트 니블 데이터중 상위 4비트와 3비트를 연속적으로 검사하여 셀의 헤더 내용이 유효셀이 없다는 포맷의 데이터가 나오면 QRT내부에 QSE부(100)로 보낼 셀이 더 이상 없는 것으로 판단하여 이를 제어로직부(214)로 알리게 된다. 그러면 제어로직부(214)는 상기 QSE메모리 검사부(208)로부터의 상기 응답에 따라 QRT부(102)내 RX-FIFO가 엠프티 상태임을 인식하고 QRT인터페이스로 QRT입력제한신호의 발생을 위한 제어신호를 인가한다. 이때 상기 (302)단계에서와 마찬가지로 QRT쪽으로도 더 이상의 셀 데이터가 수신되지 않도록 입력제한신호를 발생시켜야 하는데 QSE입력신호 제어부(206)는 QSE부(100)로부터 입력제한신호가 발생되도록 필요한 데이터 패턴을 생성하여 인가하여 준다. 이에 따라 QSE부(100)는 (308)단계에서 더 이상의 QRT셀 데이터가 수신되지 않도록 QRT입력제한신호를 발생시킨다.At this time, if the RX-FIFO in the RT2QRT cell conversion unit 104 is in an empty state, the control logic unit 214 proceeds to step 306 and again whether the RX-FIFO in the QRT unit 102 is in an empty state. Check it. At this time, the cell received by the RT2QRT cell converter 104 is once stored in the memory in the QRT unit 102. In the QSE memory checker 208, the 4-bit nibble is connected from the QRT unit 102 to the QSE unit 100. When the upper 4 bits and 3 bits of the data are continuously examined and the data of the header content of the cell is found to be valid, the data is determined to be no longer transmitted to the QSE unit 100 in the QRT. 214). Then, the control logic unit 214 recognizes that the RX-FIFO in the QRT unit 102 is empty according to the response from the QSE memory checker 208, and generates a control signal for generating a QRT input limit signal to the QRT interface. Apply. At this time, as in the step (302), the input limit signal should be generated so that no more cell data is received to the QRT side, but the QSE input signal controller 206 is required to generate an input limit signal from the QSE unit 100. Create and apply. Accordingly, the QSE unit 100 generates a QRT input restriction signal so that no more QRT cell data is received in step 308.

이어 제어로직부(214)는 (310)단계로 진행하여 QSE메모리 검사부(208)를 통해 QSE RX/TX-FIFO가 엠프티상태인지 여부를 검사한다. 상기에서 QSE부(100)로 수신되는 모든 셀 데이터가 차단된 상태에서 QSE부(100)는 자신 내부에 셀 데이터가 남아 있는지 여부를 특정 패턴의 시리얼 데이터로 외부로 알리게 되는데, QSE 메모리 검사부(208)는 상기 데이터를 받아 들여 QSE부(100)내 메모리가 현재 엠프티 상태를 인식하고 이를 제어로직부(214)로 알리게 되는 것이다. 상기 (310)단계에서 QSE RX/TX-FIFO가 엠프티 상태인 경우 제어로직부(214)는 이에 응답하여 (312)단계로 진행해서 QRT와 RT2QRT의 유토피아 인터페이스에서 QRT내의 메모리 상태를 검사한다. 즉, 유토피아 인터페이스 신호중 데이터 인에이블 신호를 이용하여 일정시간동안 deassert상태로 유지되면 QRT부 내부 메모리에 데이터가 없는 것으로 판단하게 된다.The control logic unit 214 proceeds to step 310 to check whether the QSE RX / TX-FIFO is empty by the QSE memory checker 208. In the state where all cell data received by the QSE unit 100 is blocked, the QSE unit 100 notifies whether the cell data remains in the outside as serial data of a specific pattern, and the QSE memory inspection unit 208. ) Receives the data and the memory in the QSE unit 100 recognizes the current empty state and notifies the control logic unit 214. If the QSE RX / TX-FIFO is empty in step 310, the control logic unit 214 proceeds to step 312 in response to checking the memory state in the QRT at the utopian interface between the QRT and the RT2QRT. That is, if the data is maintained in the deassert state for a predetermined time by using the data enable signal among the utopia interface signals, it is determined that there is no data in the internal memory of the QRT unit.

이때 만일 QRT TX-FIFO가 엠프티 상태인 것으로 인식하면 제어로직부(214)는 (314)단계로 진행해서 다시 RT2QRT TX-FIFO상태 검사부(212)를 통해 QRT부(102)에서 수신된 데이터가 RT2QRT 셀변환부(104)에서 RT로 모두 전송되어 RT2QRT TX-FIFO가 엠프티 상태인지를 판단한다. 이어 제어로직부(214)는 상기 RT2QRT TX-FIFO가 엠프티 상태라고 판단하는 경우 (316)단계에서 현재 액티브 스위치 보드의 마스터권을 스태바이 이중화 보드로 넘겨 스위치 보드 스위칭 오버를 수행한다.At this time, if it is recognized that the QRT TX-FIFO is in an empty state, the control logic unit 214 proceeds to step 314 and the data received from the QRT unit 102 through the RT2QRT TX-FIFO state checking unit 212 is again returned. The RT2QRT cell converter 104 transmits all the data to RT to determine whether the RT2QRT TX-FIFO is empty. Subsequently, when the control logic unit 214 determines that the RT2QRT TX-FIFO is empty, the control logic unit 214 transfers the master right of the current active switch board to the standby redundancy board in step 316 to perform the switch board switching over.

상술한 바와 같이 본 발명은 종래 RT 셀과 QRT 셀을 동시에 스위칭하는 보드에서 이중화 알고리즘을 적용하여 서비스중인 ATM 셀의 손실없이 전송이 가능하도록 함으로써 ATM 스위칭 보드와 가입자 보드 사이의 호환성을 증대시키고, 좀더 효율적이고 안정적인 시스템을 구현할 수 있도록 하는 이점이 있다.As described above, the present invention increases the compatibility between the ATM switching board and the subscriber board by applying a duplication algorithm in the board that simultaneously switches the conventional RT cell and the QRT cell without loss of the ATM cell in service. This has the advantage of enabling an efficient and stable system.

Claims (3)

스위칭 보드 이중화장치에서 RT셀과 QRT셀간의 이중화 스위칭방법에 있어서,In a redundant switching method between an RT cell and a QRT cell in a switching board duplexer, 스위치 오버신호 발생시 RT인터페이스로 입력제한신호를 발생시켜 RT셀 데이터의 입력을 제한하는 과정과,Limiting the input of RT cell data by generating an input limit signal through the RT interface when a switch over signal is generated; 상기 RT셀 데이터 입력제한신호 발생후, RT2QRT셀변환부의 메모리가 엠프티 상태인지 여부를 검사하는 과정과,Checking whether the memory of the RT2QRT cell converter is empty after generating the RT cell data limit signal; 상기 RT2QRT셀변환부의 메모리가 엠프티 상태이면 QRT인터페이스로 입력제한신호를 발생시켜 QRT셀 데이터의 입력을 제한하는 과정과,Limiting input of QRT cell data by generating an input limit signal through a QRT interface when the memory of the RT2QRT cell converter is empty; 상기 QRT셀 데이터 입력제한신호 발생후 상기 QRT부 및 QSE부내 메모리의 엠프티 상태 여부를 검사하는 과정과,Checking whether an empty state of the memory in the QRT unit and the QSE unit is generated after the QRT cell data input limit signal is generated; 상기 QRT부 및 QSE부내 메모리가 엠프티 상태이면 액티브 스위치 보드의 마스터권을 스탠바이 스위치 보드로 전환시키는 과정으로 구성됨을 특징으로 하는 이중화 스위칭방법.And switching the master rights of the active switch board to the standby switch board when the memories in the QRT unit and the QSE unit are empty. 제1항에 있어서, 상기 RT2QRT셀변환부의 메모리상태 검사과정은,The method of claim 1, wherein the memory state checking of the RT2QRT cell conversion unit comprises: 상기 RT셀 데이터 입력제한신호 발생후 상기 RT2QRT셀 변환부의 RX-FIFO에 수신된 RT셀 데이터가 존재하는지 여부를 검사하는 과정과,Checking whether the received RT cell data exists in the RX-FIFO of the RT2QRT cell converter after generating the RT cell data limit signal; 상기 RT2QRT셀 변환부내 RX-FIFO에 상기 수신된 RT셀 데이터가 존재하지 않는 경우 QRT부내 메모리를 검사하여 상기 RT2QRT셀변환부로부터 수신된 셀 데이터가 모두 QSE부로 전송되었는지 여부를 검사하는 과정으로 이루어짐을 특징으로 하는 이중화 스위칭방법If the received RT cell data does not exist in the RX-FIFO in the RT2QRT cell converter, it checks the memory in the QRT unit and checks whether all the cell data received from the RT2QRT cell converter is transmitted to the QSE unit. Redundant Switching Method 제1항에 있어서, 상기 QSE부의 메모리상태 검사과정은,The process of claim 1, wherein the memory state checking process of the QSE unit comprises: 상기 QRT셀 데이터 입력제한신호 발생후 상기 QSE부내 메모리에 상기 수신된 QRT셀 데이터가 존재하는지 여부를 검사하는 과정과,Checking whether the received QRT cell data exists in the QSE memory after generating the QRT cell data limit signal; 상기 QSE부내 메모리에 상기 수신된 QRT셀 데이터가 존재하지 않는 경우 QRT부내 메모리에 상기 QSE부로부터 전송된 QRT셀 데이터가 존재하는지 여부를 검사하는 과정으로 이루어짐을 특징으로 하는 이중화 스위칭방법And if the received QRT cell data does not exist in the QSE unit memory, checking whether the QRT cell data transmitted from the QSE unit exists in the QRT unit memory.
KR1020000035986A 2000-06-28 2000-06-28 Dual switching method between rt/qrt cell data KR100353714B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000035986A KR100353714B1 (en) 2000-06-28 2000-06-28 Dual switching method between rt/qrt cell data

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000035986A KR100353714B1 (en) 2000-06-28 2000-06-28 Dual switching method between rt/qrt cell data

Publications (2)

Publication Number Publication Date
KR20020001347A KR20020001347A (en) 2002-01-09
KR100353714B1 true KR100353714B1 (en) 2002-09-27

Family

ID=19674441

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000035986A KR100353714B1 (en) 2000-06-28 2000-06-28 Dual switching method between rt/qrt cell data

Country Status (1)

Country Link
KR (1) KR100353714B1 (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH066372A (en) * 1992-06-23 1994-01-14 Nec Corp System changeover system for atm switch
JPH0964885A (en) * 1995-08-24 1997-03-07 Hitachi Ltd System changeover system for switch in atm exchange
JPH1117696A (en) * 1997-06-27 1999-01-22 Nec Corp Atm link changeover system
KR19990005390A (en) * 1997-06-30 1999-01-25 윤종용 Redundancy Device and Method of ATM Switch Board
JPH11341010A (en) * 1998-05-22 1999-12-10 Nec Corp Method for duplicating aal1 terminal equipment for converting atm data into stm data and its constitution

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH066372A (en) * 1992-06-23 1994-01-14 Nec Corp System changeover system for atm switch
JPH0964885A (en) * 1995-08-24 1997-03-07 Hitachi Ltd System changeover system for switch in atm exchange
JPH1117696A (en) * 1997-06-27 1999-01-22 Nec Corp Atm link changeover system
KR19990005390A (en) * 1997-06-30 1999-01-25 윤종용 Redundancy Device and Method of ATM Switch Board
JPH11341010A (en) * 1998-05-22 1999-12-10 Nec Corp Method for duplicating aal1 terminal equipment for converting atm data into stm data and its constitution

Also Published As

Publication number Publication date
KR20020001347A (en) 2002-01-09

Similar Documents

Publication Publication Date Title
JP3332474B2 (en) ATM communication device and failure detection notification device
KR100216370B1 (en) Method and apparatus with redundant structure in atm switch board
US8379509B2 (en) Electronic device protection systems and methods
US6466576B2 (en) ATM switching unit
US6252846B1 (en) Automatic switching system
KR100353714B1 (en) Dual switching method between rt/qrt cell data
KR100448219B1 (en) Dual-path communication system and control method thereof
KR0152229B1 (en) Low price duplication node
KR100372871B1 (en) ATM Cell Data Protecting Apparatus of ATM Switching System
KR100296039B1 (en) Method for selecting duplicated link in atm swiching system
KR100227516B1 (en) Apparatus for controlling pstn subscriber
KR20000032946A (en) Dual optic transceiver of dslam uplink shelf interface board
KR100724881B1 (en) Switching system for implementing line access unit switching and control method thereof
JP2001345825A (en) Atm exchange and signaling channel switching method for vp switching time therefor
KR950000970B1 (en) Common channel signalling method
JPH11215233A (en) System changeover device, system changeover method and communication equipment
JP2004207836A (en) Uninterruptible switching method of atm bus in base station and uninterruptible switching system of atm bus in base station
KR100318850B1 (en) Message transmission device in mobile switching center
KR100271299B1 (en) Method of alternating abnormal mk5025 chip to normal mk5025 chip automatically
KR200326001Y1 (en) Redundancy device of space switch of electronic exchange
JP2560655B2 (en) Maintenance test method
EP0891657A1 (en) System, arrangement and method relating to protection in a communications system and a telecommunications system with a protection arrangement
WO1997004548A1 (en) Redundant switch system and method of operation
KR20000025698A (en) Switch module
JPH0787089A (en) Atm line test method

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110830

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee