KR100271299B1 - Method of alternating abnormal mk5025 chip to normal mk5025 chip automatically - Google Patents

Method of alternating abnormal mk5025 chip to normal mk5025 chip automatically Download PDF

Info

Publication number
KR100271299B1
KR100271299B1 KR1019970076959A KR19970076959A KR100271299B1 KR 100271299 B1 KR100271299 B1 KR 100271299B1 KR 1019970076959 A KR1019970076959 A KR 1019970076959A KR 19970076959 A KR19970076959 A KR 19970076959A KR 100271299 B1 KR100271299 B1 KR 100271299B1
Authority
KR
South Korea
Prior art keywords
chip
cpu
data
main
data communication
Prior art date
Application number
KR1019970076959A
Other languages
Korean (ko)
Other versions
KR19990056926A (en
Inventor
박하룡
Original Assignee
강병호
대우통신주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 강병호, 대우통신주식회사 filed Critical 강병호
Priority to KR1019970076959A priority Critical patent/KR100271299B1/en
Publication of KR19990056926A publication Critical patent/KR19990056926A/en
Application granted granted Critical
Publication of KR100271299B1 publication Critical patent/KR100271299B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0766—Error or fault reporting or storing
    • G06F11/0772—Means for error signaling, e.g. using interrupts, exception flags, dedicated error registers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/1608—Error detection by comparing the output signals of redundant hardware

Abstract

PURPOSE: An automatic switching method of an MK5025 chip is provided to automatically detect an error of the MK5025 chip, and to use a preliminary normal MK5025 chip. Therefore, it is possible to constantly perform data communication. CONSTITUTION: If data for transmission is inputted through a data input unit, an OS(Operating System) checks whether a main MK5025 chip is normally operated(S210). If so, a CPU transmits data in serial through the main MK5025 chip(S250). If the main MK5025 chip is abnormally operated, the OS requests an interrupt about an MK5025 chip switching to the CPU(S220). The CPU stops an operation of the main MK5025 chip, and transmits an activation signal of an MK5025 chip for operating a preliminary MK5025 chip(S230). The CPU uses the preliminary MK5025 chip, and transmits the data in serial(S240).

Description

MK5025칩의 자동 절체방법(Method of alternating abnormal MK5025 chip to normal MK5025 chip automatically)Method of alternating abnormal MK5025 chip to normal MK5025 chip automatically

본 발명은 MK5025 칩의 절체방법에 관한 것으로서, 특히 데이터 통신 제어에 사용되는 MK5025 칩에 고장이 생겨서 올바른 데이터 통신을 수행할 수 없는 경우, 자동적으로 정상적인 예비 MK5025 칩을 선택하여 데이터 통신을 수행하는 방법에 관한 것이다.The present invention relates to a method of transferring an MK5025 chip, and in particular, when a failure occurs in the MK5025 chip used for data communication control to perform proper data communication, a method for automatically performing data communication by selecting a normal spare MK5025 chip. It is about.

현재, 망의 진화가 전개되면서 종합정보통신망(ISDN 망), 프레임 릴레이 망, ATM 망, 패킷망, 인터넷 등 매우 다양한 망들이 새로이 구축되고 있어, 이들을 통합적으로 연결할 수 있도록 하는 통신처리시스템이 개발되고 있다.At present, as the network evolves, a wide variety of networks, such as an integrated information communication network (ISDN network), a frame relay network, an ATM network, a packet network, and the Internet, have been newly established, and a communication processing system for integrating them is being developed. .

이러한 통신처리시스템은 하나의 망으로부터 전해지는 데이터를 처리하여 타망으로 전해주는 스위칭 장치와, 각 망들과의 접속을 담당하는 망 접속장치들로 이루어지게 된다. 이 때, 망 접속장치는 물리적으로 해당 망과 접속하는 망 접속보드, 및 망 접속보드와 스위칭 장치를 서로 연결시켜주는 연결장치로서 구성되는 것이 일반적이다.Such a communication processing system is composed of a switching device that processes data transmitted from one network and delivers it to another network, and network connection devices that are in charge of connecting to each network. In this case, the network connection device is generally configured as a network connection board for physically connecting the network and a connection device for connecting the network connection board and the switching device to each other.

이 때, 연결장치는 스위칭 장치로부터 해당 망으로 전송될 데이터를 받아 망접속보드로 전해줄 때 직렬 통신 방식을 이용하는데, 이러한 직렬 데이터의 통신을 수행하기 위하여 널리 사용되는 칩이 MK5025칩이다.In this case, the connection device uses a serial communication method when receiving data to be transmitted to the network from the switching device to the network connection board, the chip is widely used to perform the serial data communication chip MK5025.

그러나, 종래에는 MK5025 칩을 사용하여 데이터 통신을 수행하는 장치에 하나의 MK5025칩만을 사용하였으므로, 해당 MK5025 칩에 고장이 발생한 경우, 이 칩을 떼어내고 다시 삽입하거나, 혹은 새로운 장치로 대체하여야만 하였으므로, 데이터 통신이 중단되는 시간이 오래걸리는 문제점이 있었다.However, conventionally, since only one MK5025 chip was used for a device that performs data communication using the MK5025 chip, when the MK5025 chip failed, the chip had to be removed and reinserted or replaced with a new device. There was a problem that it takes a long time for data communication to be interrupted.

이에 본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 사용되고 있는 MK5025 칩에 고장이 발생한 경우 자동적으로 이를 검출하여, 예비로 가지고 있는 MK5025 칩을 사용함으로서, 계속적인 데이터 통신의 수행이 가능하도록 한 MK5025 칩의 자동 절체방법을 제공하는데 그 목적이 있다.Accordingly, the present invention has been made to solve the above problems, and automatically detects a failure in the MK5025 chip being used, and uses the MK5025 chip as a spare, so that continuous data communication can be performed. Its purpose is to provide an automatic transfer method of a MK5025 chip.

상기와 같은 목적을 달성하기 위하여, 본 발명에 따른 MK5025칩의 자동 절체방법은, 현재 사용되고 있는 MK5025 칩이 정상적으로 동작하는가를 검사하는 제1단계; 상기 제1단계에서의 검사 결과, 현재 사용되고 있는 MK5025 칩이 정상적으로 동작한다면, 이 MK5025 칩을 통하여 데이터를 송신하도록 하는 제2단계; 상기 제1단계에서의 검사 결과, 현재 사용되고 있는 MK5025 칩이 정상적으로 동작하지 않는다면, 상기 CPU에게 MK5025 칩의 절체에 관한 인터럽트를 요청하는 제3단계; 상기 제3단계에서 인터럽트 요청을 받은 CPU가 현재 동작중인 MK5025 칩의 동작을 중지시킨 후, 예비적으로 가지고 있는 MK5025 칩을 동작(활성화)시키는 제4 단계; 및 현재 활성화되어 있는 MK5025 칩을 사용하여 데이터 통신을 수행하는 제5단계 를 포함하여 구성되는 것을 특징으로 한다.In order to achieve the above object, the automatic switching method of the MK5025 chip according to the present invention, the first step of checking whether the MK5025 chip currently used is operating normally; A second step of transmitting data through the MK5025 chip if the MK5025 chip currently used normally operates as a result of the inspection in the first step; A third step of requesting an interrupt for the transfer of the MK5025 chip to the CPU if the currently used MK5025 chip does not operate normally; A fourth step in which the CPU receiving the interrupt request in the third step stops the operation of the currently operating MK5025 chip, and then operates (activates) the MK5025 chip preliminarily; And a fifth step of performing data communication using the currently activated MK5025 chip.

도1은 데이터 통신을 위하여 MK5025 칩을 사용한 장치의 개요도.1 is a schematic diagram of an apparatus using an MK5025 chip for data communication.

도2는 본 발명의 MK5025칩의 자동 절체방법에 관한 흐름도이다.2 is a flowchart illustrating an automatic switching method of the MK5025 chip of the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

110 : 데이터 입력부 120 : CPU110: data input unit 120: CPU

130 : RAM 140 : 주 MK5025 칩130: RAM 140: main MK5025 chip

150 : 예비 MK5025 칩 160 : NOT 게이트150: spare MK5025 chip 160: NOT gate

170 : 멀티플렉서170: multiplexer

이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.Hereinafter, with reference to the accompanying drawings will be described in detail the present invention.

도1은 데이터 통신을 위하여 MK5025 칩을 사용한 장치의 개요도로서, 이 장치에 대한 전체적인 제어를 담당하는 CPU(120), 전송될 데이터가 들어오는 데이터입력부(11O), 동작 프로그램(Operating System)이 저장되어 있으며, 송신될 데이터를 데이터 입력부(110)로부터 받은 후 송신하는 RMA(130), 주 MK5025 칩(140), 예비용 MK5025 칩(150), MK5025 칩의 활성화 신호를 선택하기 위한 NOT 게이트(160),및 두 개의 MK5025 칩(140,150)으로부터 출력되는 데이터 중, 하나를 선택하는 멀티플렉서(Multiplexer : 170)로 구성되어 있다.1 is a schematic diagram of an apparatus using an MK5025 chip for data communication, in which a CPU 120 in charge of overall control of the apparatus, a data input unit 110 into which data to be transmitted, and an operating system are stored. And a NOT gate 160 for selecting activation signals of the RMA 130, the main MK5025 chip 140, the spare MK5025 chip 150, and the MK5025 chip, which receive and transmit data to be transmitted from the data input unit 110. And a multiplexer 170 that selects one of the data output from the two MK5025 chips 140 and 150.

도1에 보인 장치의 동작내용은 다음과 같다.The operation of the apparatus shown in FIG. 1 is as follows.

먼저, RAM(130)에 내장되어 있는 동작 프로그램(OS)은 주 MK5025 칩(140)이 정상적인지를 검사한다. 즉, 동작 프로그램은 망 접속보드(예 : 패킷망 접속보드)로부터 MK5025 칩에서 출력한 직렬 데이터를 수신하였는지에 관한 신호를 받는다. 그리고, 망 접속보드로부터 정상적인 데이터 수신에 관한 확인신호를 받지 못한 경우에는 MK5025 칩이 정상적으로 동작하지 않는 것으로 판단한다.First, an operating program (OS) built in the RAM 130 checks whether the main MK5025 chip 140 is normal. That is, the operation program receives a signal indicating whether the serial data outputted from the MK5025 chip has been received from the network access board (eg, packet network access board). If the MK5025 chip does not receive the confirmation signal for normal data reception from the network access board, it is determined that the MK5025 chip does not operate normally.

한편, CPU(120)는 두 개의 MK5025 칩 중, 하나를 선택하여 동작하게 하는데, 평상시에는 주 MK5025 칩(140)을 선택하여 동작하게 한다. 따라서 데이터 입력부(110)로부터 들어오는 데이터는 RAM(13O)을 거쳐서, 주 MK5025 칩(140)을 통하여 직렬 출력되며, 멀티플렉서(170)에는 상단의 데이터 입력선을 선택하는 입력선택신호가 입력된다.Meanwhile, the CPU 120 selects one of the two MK5025 chips to operate, and normally selects and operates the main MK5025 chip 140. Therefore, the data coming from the data input unit 110 is serially output through the main MK5025 chip 140 via the RAM 1300, and the multiplexer 170 receives an input selection signal for selecting the upper data input line.

만일, 동작 프로그램이 주 MK5025 칩(140)을 검사한 결과, 주 MK5025 칩(140)에 고장이 발생한 상태이면 RAM(130)의 동작 프로그램은 CPU(120)에게 인터럽트 발생을 요청하며, 인터럽트 요청을 받은 CPU(120)는 주 MK5025 칩(140)을 비활성화 시키고, 예비 MK5025 칩(150)을 활성화 시킨다.If the operation program checks the main MK5025 chip 140 and a failure occurs in the main MK5025 chip 140, the operation program of the RAM 130 requests the CPU 120 to generate an interrupt, and requests an interrupt request. The CPU 120 deactivates the main MK5025 chip 140 and activates the spare MK5025 chip 150.

이 때, MK5025 칩들의 활성화 신호(enable)가 논리값 0이면 해당 MK5025 칩이 동작하고, 논리값 1이면, 해당 MK5025 칩이 동작하지 않는다고 가정할 때, CPU(120)는 MK5025 칩의 활성화 신호로 논리값 0을 출력시키다가, 인터럽트가 발생한 후에는 논리값 1을 출력시키게 된다. 그러면 NOT 게이트(160)의 동작에 의하여 예비 MK5025 칩이 선택되어, 동작하게 되는 것이다.At this time, if the enable signal (enable) of the MK5025 chip is a logic value 0, if the MK5025 chip is operating, if the logic value 1, the CPU 120 is assumed to be the activation signal of the MK5025 chip. It outputs a logic value of 0, and then outputs a logic value of 1 after the interrupt occurs. Then, the spare MK5025 chip is selected and operated by the operation of the NOT gate 160.

또한, CPU(120)는 예비 MK5025 칩(150)을 활성화시키는 동시에, 멀티플렉서(170)의 하단 데이터 입력선을 선택하는 신호를 내어보낸다.In addition, the CPU 120 activates the preliminary MK5025 chip 150 and sends out a signal for selecting the lower data input line of the multiplexer 170.

즉, 주 MK5025 칩(140)에 고장이 발생하여 정상적인 데이터 통신이 이루어지지 못하는 경우, 자동적으로 예비 MK5025 칩(150)을 사용하여, 데이터 통신을 수행함으로서, 계속적인 데이터 통신이 가능해진다.That is, when a failure occurs in the main MK5025 chip 140 and normal data communication cannot be performed, the data communication is automatically performed by using the preliminary MK5025 chip 150, thereby enabling continuous data communication.

도2는 본 발명의 MK5025칩의 자동 절체방법에 관한 흐름도로서, 이를 참조하여 본 발명을 구체적으로 설명하기로 한다.2 is a flowchart illustrating an automatic switching method of the MK5025 chip of the present invention, and the present invention will be described in detail with reference to the flowchart.

데이터 입력부(110)를 통하여 송신용 데이터가 들어오면, RAM(130)에 내장되어 있는 동작 프로그램은 주 MK5025 칩(140)어 정상적으로 동작하는가를 검사한다(제1단계:S210)·즉, 동작 프로그램은 주 MK5025 칩(140)을 통해 직렬 전송되는 데이터를 수신할 상치(예:망 접속보드)로부터 주 MK5025 칩(140)에서 출력한 직렬 데이터를 정상적으로 수신하였는지에 관한 신호를 받는다. 그리고, 정상적인 데이터수신에 관한 확인신호를 받지 못한 경우에는 주 MK5025 칩(140)이 정상적으로 동작하지 않는 것으로 판단한다.When the data for transmission is input through the data input unit 110, the operation program built in the RAM 130 checks whether the main MK5025 chip 140 is operating normally (Step S210). Receives a signal indicating whether serial data output from the main MK5025 chip 140 is normally received from a device (for example, a network connection board) to receive data transmitted serially through the main MK5025 chip 140. If the acknowledgment signal for normal data reception is not received, it is determined that the main MK5025 chip 140 does not operate normally.

상기 제1단계(S210)에서의 검사 결과, 주 MK5025 칩(140)이 정상적으로 동작한다면, CPU(120)는 주 MK5025 칩(140)을 통하여 데이터를 직렬 송신한다(제2단계:S250).As a result of the inspection in the first step S210, if the main MK5025 chip 140 operates normally, the CPU 120 serially transmits data through the main MK5025 chip 140 (second step: S250).

그러나, 제1단계(S210)에서의 검사 결과, 주 MK5025 칩(140)이 정상적으로 동작하지 않는다면, 동작 프로그램은 CPU(120)에게 MK5025 칩의 절체에 관한 인터럽트를 요청한다(제3단계:S220).However, if the main MK5025 chip 140 does not operate normally as a result of the inspection in the first step S210, the operation program requests the CPU 120 for an interrupt regarding the transfer of the MK5025 chip (step 3: S220). .

CPU(120)는 제3단계(S230)에서 인터럽트 요청을 받으면, 주 MK5025 칩(140)의 동작을 중지시킨 후, 예비 MK5025 칩(150)이 동작하도록 하는 MK5025 칩의 활성화 신호를 내보낸다(제4단계:S230).When the CPU 120 receives the interrupt request in the third step S230, the CPU 120 stops the operation of the main MK5025 chip 140 and emits an activation signal of the MK5025 chip for operating the spare MK5025 chip 150 (the second step). Step 4: S230).

그리고, CPU(120)는 제4단계(S230)를 통해 활성화된 예비 MK5025 칩(150)을 사용하여 데이터를 직렬 전송한다(제5단계:S240).Then, the CPU 120 serially transmits data using the preliminary MK5025 chip 150 activated through the fourth step S230 (step S240).

본 발명에 따른 MK5025 칩의 자동 절체방법을 사용하면, 현재 데이터 통신을 위하여 사용되고 있는 MK5025 칩에 고장이 발생한 경우, 자동적으로 이를 검출하고, 예비로 가지고 있는 정상적인 MK5025 칩을 사용하노록 함으로서, 계속적인 데이터 통신의 수행이 가능한 효과가 있다.Using the automatic switching method of the MK5025 chip according to the present invention, if a failure occurs in the MK5025 chip currently being used for data communication, it automatically detects it and uses a normal MK5025 chip that is reserved. It is possible to perform data communication.

Claims (1)

CPU의 제어하에 MK5025 칩을 이용하여 장치간 직렬 데이터 통신을 수행하는 방법에 있어서, 현재 사용되고 있는 MK5025 칩이 정상적으로 동작하는가를 검사하는 제1단계; 상기 제1단계에서의 검사 결과, 현재 사용되고 있는 MK5025 칩이 정상적으로 동작한다면, 이 MK5025 칩을 통하여 데이터를 송신하도록 하는 제2단계; 상기 제1단계에서의 검사 결과, 현재 사용되고 있는 MK5025 칩이 정상적으로 동작하지 않는다면, 상기 CPU에게 MK5025 칩의 절체에 관한 인터럽트를 요청하는 제3단계; 상기 제3단계에서 인터럽트 요청을 받은 CPU는 현재 동작중인 MK5025 칩의 동작을 중지시킨 후, 예비적으로 가지고 있는 MK5025 칩을 동작(활성화)시키는 제4단계; 및 현재 활성화되어 있는 MK5025 칩을 사용하여 데이터 통신을 수행하는 제5단계를 포함하여 구성되는 것을 특징으로 하는 MK5025 칩의 자동 절체방법.CLAIMS What is claimed is: 1. A method of performing serial data communication between devices using a MK5025 chip under control of a CPU, the method comprising: a first step of checking whether a MK5025 chip currently used is operating normally; A second step of transmitting data through the MK5025 chip if the MK5025 chip currently used normally operates as a result of the inspection in the first step; A third step of requesting an interrupt for the transfer of the MK5025 chip to the CPU if the currently used MK5025 chip does not operate normally; A fourth step in which the CPU receiving the interrupt request in the third step stops the operation of the currently operating MK5025 chip, and then operates (activates) the MK5025 chip preliminarily; And a fifth step of performing data communication using the MK5025 chip that is currently activated.
KR1019970076959A 1997-12-29 1997-12-29 Method of alternating abnormal mk5025 chip to normal mk5025 chip automatically KR100271299B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970076959A KR100271299B1 (en) 1997-12-29 1997-12-29 Method of alternating abnormal mk5025 chip to normal mk5025 chip automatically

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970076959A KR100271299B1 (en) 1997-12-29 1997-12-29 Method of alternating abnormal mk5025 chip to normal mk5025 chip automatically

Publications (2)

Publication Number Publication Date
KR19990056926A KR19990056926A (en) 1999-07-15
KR100271299B1 true KR100271299B1 (en) 2000-11-01

Family

ID=19529398

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970076959A KR100271299B1 (en) 1997-12-29 1997-12-29 Method of alternating abnormal mk5025 chip to normal mk5025 chip automatically

Country Status (1)

Country Link
KR (1) KR100271299B1 (en)

Also Published As

Publication number Publication date
KR19990056926A (en) 1999-07-15

Similar Documents

Publication Publication Date Title
KR900000479B1 (en) System for controlling transfer of commands between processors
KR20030044354A (en) Data bus system and method for controlling the same
EP1703392A2 (en) Method and apparatus for detecting failures in a partitioned large scale computer system
US5056090A (en) Data transmission apparatus to be connected to multiplexed transmission line
US5513321A (en) Multiprocessor system discharging data in networking apparatus in response to off-line information from receiver-side processor
KR100293950B1 (en) Apparatus and method for detecting fault using peripheral components interconnect bus monitor
GB2231987A (en) Duplex computer system
KR100271299B1 (en) Method of alternating abnormal mk5025 chip to normal mk5025 chip automatically
US5113495A (en) Intercommunicating among a plurality of processors based upon the identification of the source without using the identification of the destination
US8264948B2 (en) Interconnection device
KR920007098B1 (en) Method for transmitting data and data transmitting apparatus induding erroneous data distribution detector
JP2003140704A (en) Process controller
KR0175468B1 (en) Dual system bus matcher
KR100191678B1 (en) Inspection method of network for duplicating communication network
KR940000453B1 (en) Low-hevel processor loading method in electronic exchange
KR0154485B1 (en) Interrupt handling method of high level serial communication expanding chip board
JP2826774B2 (en) Data transfer device
KR100202979B1 (en) Apparatus for automatically changing maintenance-bus for inter-processor communication in a switching system
JP3008689B2 (en) Incorrect cable connection detection method between devices
KR0155335B1 (en) The control method for data communications board and the same duplexing interface circuit
KR20000044392A (en) Processors interface device
KR100229434B1 (en) Dual apparatus for controlling data communication
KR930006862B1 (en) Triple modular redundency method
KR101273875B1 (en) Data transmission control method and the device
KR0155000B1 (en) Serial bus interface apparatus of different transfer types

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee