KR200326001Y1 - Redundancy device of space switch of electronic exchange - Google Patents

Redundancy device of space switch of electronic exchange Download PDF

Info

Publication number
KR200326001Y1
KR200326001Y1 KR2019980009878U KR19980009878U KR200326001Y1 KR 200326001 Y1 KR200326001 Y1 KR 200326001Y1 KR 2019980009878 U KR2019980009878 U KR 2019980009878U KR 19980009878 U KR19980009878 U KR 19980009878U KR 200326001 Y1 KR200326001 Y1 KR 200326001Y1
Authority
KR
South Korea
Prior art keywords
data
unit
switch
clock
board
Prior art date
Application number
KR2019980009878U
Other languages
Korean (ko)
Other versions
KR20000000433U (en
Inventor
정수 정
귀상 최
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR2019980009878U priority Critical patent/KR200326001Y1/en
Publication of KR20000000433U publication Critical patent/KR20000000433U/en
Application granted granted Critical
Publication of KR200326001Y1 publication Critical patent/KR200326001Y1/en

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q1/00Details of selecting apparatus or arrangements
    • H04Q1/18Electrical details
    • H04Q1/20Testing circuits or apparatus; Circuits or apparatus for detecting, indicating, or signalling faults or troubles
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q11/00Selecting arrangements for multiplex systems
    • H04Q11/0001Selecting arrangements for multiplex systems using optical switching
    • H04Q11/0005Switch and router aspects
    • H04Q2011/0007Construction
    • H04Q2011/0024Construction using space switching
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q2213/00Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/167Redundancy

Abstract

본 고안은 전전자 교환기의 공간 스위치의 이중화 장치에 관한 것으로, 특히, 프로세서에서 인가되는 제어데이터, 클럭, 어드레스등 명령체계를 데이터 처리부로 인가하는 인터페이스부와; 상기 인터페이스부로부터 인가되는 여러가지 데이터를 디코딩하여 보드내에서 필요한 데이터로 만드는 데이터 처리부와; 상기 데이터 처리부에서 생성된 데이터를 스위치 제어메모리에 저장할수 있도록 하는 랫치부와; 상기 데이터 처리부에서 생성된 제어신호를 랫치부를 통해 인가받고 저장하는 스위치 제어메모리부와; 데이터의 동기와 타이밍을 맞추기위한 출력랫치부와; 망동기블럭(NES)에서 만들어진 클럭신호의 동작이 정상인가를 체크하는 클럭감시부와; 상기 클럭감시부를 통해 인가된 클럭신호를 보드내에서 필요한 클럭신호로 만들어 주는 클럭버퍼와; CLI보드에서 인가되는 하이웨이 데이터를 4비트 병렬 2비트 직렬로 인가받는 리시버부와; 상기 리시버부에서 인가되는 데이터에 따라 게이트의 스위칭을 제어하는 매트릭스부와; 상기 매트릭스부의 스위칭에 따라 인가되는 데이터의 출력여부를 결정하는 드라이버부를 포함하여 구성됨을 특징으로 하는 전전자 교환기의 공간 스위치의 이중화 장치로써, 본 고안은 회로팩 탈장시 인-이젝터에 연결된 스위치에 의해 탈장을 감지하고 이중화 절체를 이룸으로써 회로팩이 탈장되더라도 통화로 상의 데이터 손실을 최소화 하는 효과가 있는 것이다.The present invention relates to a redundancy device of a space switch of an electronic switch, and in particular, an interface unit for applying a command system such as control data, a clock, an address applied from a processor, to a data processing unit; A data processor which decodes various data applied from the interface unit to make necessary data in a board; A latch unit configured to store data generated by the data processor in a switch control memory; A switch control memory unit configured to receive and store a control signal generated by the data processor through a latch unit; An output latch unit for matching data synchronization and timing; A clock monitoring unit which checks whether the operation of the clock signal generated by the network synchronizer block NES is normal; A clock buffer for converting the clock signal applied through the clock monitor into a necessary clock signal in a board; A receiver unit receiving the highway data applied from the CLI board in a 4-bit parallel 2-bit serial; A matrix unit controlling switching of a gate according to data applied from the receiver unit; The redundancy device of the space switch of the electronic switchboard, characterized in that it comprises a driver for determining the output of the data applied in accordance with the switching of the matrix unit, the present invention by the switch connected to the in-ejector when the circuit pack By detecting hernias and redundancy switching, even if a circuit pack is hermetic, the loss of data on the channel is minimized.

Description

전전자 교환기의 공간 스위치의 이중화 장치Redundancy device of space switch of electronic exchange

본 고안은 전전자 교환기의 공간 스위치의 이중화 장치에 관한 것으로, 특히, 이동 통신교환기 및 개인휴대통신서비스(PERSONAL COMMUNICATION SERVICE 이하 PCS라 칭한다)의 교환기에 적용되는 것으로써 제 1 중앙 데이터 링크와 제 2 중앙 데이터 링크 사이에 존재하는 공간 스위치를 이중화하여 회로팩을 탈장할때나, 케이블을 탈장할때 발생되는 데이터 손실을 방지하여 제 1 중앙 데이터 링크에서 제 2 중앙 데이터 링크로 데이터를 안정적으로 전송하기 위한 전전자 교환기의 공간 스위치의 이중화 장치에 관한 것이다.The present invention relates to a redundancy device of a space switch of an electronic switching system, and in particular, to be applied to a mobile communication switch and a switch of a personal communication service (hereinafter referred to as a PCS). Redundant spatial switches between the central data links prevent data loss when disconnecting circuit packs or cables, ensuring reliable data transfer from the first central data link to the second central data link The redundancy device of the space switch of the electrical exchanger for.

일반적인 종래의 기술은 중앙 데이터 링크와 공간 스위치 사이는 크로스(CROSS) 이중화 구조로 되어 있으며, 상기와 같은 이중화를 안정적으로 수행하기 위해 중앙 데이터 링크와 공간 스위치 사이의 데이터 통신은 해당 링크의 상태를 나타내는 정보를 실어 보냄으로서 수신단에서 이를 추출하여 비정상시에는 정상적인 데이터를 받아 처리하였다. 만일 이중화된 2개의 링크가 모두 정상적인 데이터일때는 주보드쪽을 우선적으로 선택하도록 하였다.In general, the related art has a cross redundancy structure between the central data link and the spatial switch, and in order to stably perform such redundancy, data communication between the central data link and the spatial switch indicates the state of the link. By sending the information, it was extracted at the receiving end and processed in the event of abnormality. If both redundant links are normal data, the main board side should be selected first.

도 1 은 종래의 전전자 교환기의 중앙 데이터 링크와 공간 스위치의 이중화 구조를 보여주는 도면으로서 중앙 데이터 링크의 이중화 A, B와 공간 스위치의 이중화 A', B'는 하이웨이(HIGHWAY) 데이터 케이블(131,132)과 블럭 이중화 케이블(133,134)로 연결된다. 타임 스위치 장치(도시되지 않음)로부터 광 케이블을 통해 중앙 데이터 링크(A, B)로 입력된 데이터는 하이웨이 데이터를 추출하여 S/P(SERIAL TO PARALLEL)변환을 하고, 여기에 하이웨이 경로 상태를 나타내는 정보를 첨가하여 하이웨이 데이터 케이블(131,132)을 통해 공간스위치 장치로 전달한다. 이때, 공간스위치 장치는 하이웨이 케이블을 통해 입력된 데이터를 이중화 케이블(134)를 통해 서로 반대쪽 사이드로 보내어 하이웨이 데이터를 이중화로 수신하게 된다. 입력된 하이웨이 데이터는 공간 스위치 장치에서 스위칭을 하기전에 중앙 데이터 링크에서 보내준 경로상태 정보를 추출하여 정상적인 경로를 선택하고 스위칭을 하게 된다. 스위칭된 하이웨이 데이터는 다시 하이웨이 경로정보와 함께 중앙 데이터 링크로 보내지고 중앙 데이터 링크에서도 이중화 케이블(133)을 통해 하이웨이 데이터를 이중화로 수신하게 된다.FIG. 1 is a diagram illustrating a redundant structure of a central data link and a space switch of a conventional all-electronic exchange. The redundant A and B of the central data link and the redundant A 'and B' of the spatial switch are highway data cables 131 and 132. And block redundancy cables (133, 134). Data input from the time switch device (not shown) to the central data link (A, B) via the optical cable extracts the highway data and performs S / P (SERIAL TO PARALLEL) conversion, which indicates the highway path state. The information is added to the space switch device through the highway data cables 131 and 132. At this time, the space switch device receives the highway data by redundancy by sending the data input through the highway cable to the opposite side through the redundant cable 134. The input highway data extracts the path state information sent from the central data link before switching in the spatial switch device, and selects the normal path and switches. The switched highway data is sent back to the central data link along with the highway path information, and the highway data is also redundantly received through the redundant cable 133 in the central data link.

그러나, 이중화 케이블(133,134)중 불량이나 오삽, 탈장이 발생하더라도 중앙 데이터 링크 및 공간 스위치는 정상적으로 동작하므로, 이를 확인할 수 없고 이를 확인하기 위해서는 중앙 데이터 링크와 공간 스위치 장치를 서로 크로스로 만들어 검사해야만하는 문제점이 있었다.However, the central data link and the space switch operate normally even if defects, misinsertions, or hernias occur in the redundant cables 133 and 134. Therefore, the central data link and the space switch device must be cross-checked to verify the error. There was a problem.

본 고안의 목적은 상기와 같은 종래의 문제점을 해소하기 위한 것으로, 특히, 중앙 데이터 링크와 공간 스위치 사이의 이중화 방식은 핫 스탠바이(HOT/STAND-BY)방식을 사용하고 있으며, 상기 핫 스탠바이방식을 안정적으로 동작시키기 위해 공간 스위치 회로팩은 전원 절체시 전원팩으로부터 제공되는 신호인 IPWFA(INPUT POWER FAIL)를 사용하여 이중화 절체가 되도록 하였으며 상기 회로팩을 탈장할때는 회로팩의 인-이젝터에 연결된 스위치를 이용하여 절체가 이루어지도록 하고, 이밖에 액티브 스탠바이(ACTIVE/STAND-BY)케이블, 상대편의 액티브신호 및 클럭 FAIL 신호들을 이용하여 이중화를 제어하는 전전자 교환기의 공간 스위치의 이중화 장치를 제공하는 데 있다.An object of the present invention is to solve the above conventional problems, in particular, the redundancy method between the central data link and the space switch uses a hot standby (HOT / STAND-BY) method, the hot standby method In order to operate stably, the space switch circuit pack uses IPWFA (INPUT POWER FAIL), which is a signal provided from the power pack when switching power, for redundancy switching.When the circuit pack is removed, the switch connected to the in-jector of the circuit pack is disconnected. It is to provide a redundancy device of a space switch of an all-electronic switch that controls redundancy by using an active standby / stand-by cable, an active signal of the opposite side, and a clock fail signal. .

상기와 같은 목적을 달성하기 위해 본 고안 전전자 교환기의 공간 스위치의 이중화 장치는 프로세서에서 인가되는 제어데이터, 클럭, 어드레스등 명령체계를 데이터 처리부로 인가하는 인터페이스부와; 상기 인터페이스부로부터 인가되는 여러가지 데이터를 디코딩하여 주(MAIN)보드내에서 필요한 데이터로 만드는 데이터 처리부와; 상기 데이터 처리부에서 생성된 데이터를 스위치 제어메모리에 저장할수 있도록 하며, 상기 스위치 제어메모리에 저장된 내용을 데이터 처리부로 전송할수 있도록 하는 랫치부와; 상기 데이터 처리부에서 생성된 제어신호를 랫치부를 통해 인가받고 저장하는 스위치 제어메모리부와; 데이터의 동기와 타이밍을 맞추기위한 출력랫치부와; 망동기블럭(NES)에서 만들어진 클럭신호의 동작이 정상인가를 체크하는 클럭감시부와; 상기 클럭감시부를 통해 인가된 클럭신호를 보드내에서 필요한 클럭신호로 만들어 주는 클럭버퍼와; CLI보드에서 인가되는 하이웨이 데이터를 4비트 병렬 2비트 직렬로 인가받는 리시버부와; 상기 리시버부에서 인가되는 데이터를 상기 데이터 처리부와 출력랫치부에서 인가되는 제어신호에 따라 게이트의 스위칭을 제어하는 매트릭스부와; 상기 매트릭스부의 스위칭에 따라 인가되는 데이터의 출력 여부를 결정하는 드라이버부를 포함하여 구성됨을 그 기술적 구성상의 특징으로 한다.In order to achieve the above object, the apparatus for redundancy of a spatial switch of an electronic switch according to the present invention includes an interface unit for applying a control system, a clock, an address, etc., to a data processor; A data processor which decodes various data applied from the interface unit to make necessary data in a main board; A latch unit configured to store data generated by the data processing unit in a switch control memory and to transmit contents stored in the switch control memory to a data processing unit; A switch control memory unit configured to receive and store a control signal generated by the data processor through a latch unit; An output latch unit for matching data synchronization and timing; A clock monitoring unit which checks whether the operation of the clock signal generated by the network synchronizer block NES is normal; A clock buffer for converting the clock signal applied through the clock monitor into a necessary clock signal in a board; A receiver unit receiving the highway data applied from the CLI board in a 4-bit parallel 2-bit serial; A matrix unit configured to control switching of a gate according to control signals applied from the data processor and the output latch unit to data applied from the receiver unit; Technical features of the present invention include a driver unit configured to determine whether to output the data applied according to the switching of the matrix unit.

도 1 은 종래 전전자 교환기의 중앙 데이터 링크와 공간 스위치의 이중화1 is a redundancy of a central data link and a space switch of a conventional electronic switch.

구조를 보여주는 도면이며,Is a diagram showing the structure,

도 2 는 본 발명 전전자 교환기의 공간 스위치의 이중화 장치에서 공간2 is a space in the redundant device of the space switch of the electro-electric switch of the present invention

스위치의 개략적인 이중화 구조도 이며,It is a schematic redundancy structure of the switch,

도 3 은 본 발명 전전자 교환기의 공간 스위치의 이중화 장치에서 공간3 is a space in the redundant device of the space switch of the electro-electric switch of the present invention

스위치의 상세한 이중화 구성도 이며,Detailed redundancy diagram of switch

도 4 는 본 발명 전전자 교환기의 공간 스위치의 이중화 장치에서 중앙Figure 4 is a center in the redundancy device of the space switch of the electro-electric switch of the present invention

데이터 링크와 공간 스위치의 이중화 구조도 이다.It is a redundant structure diagram of data link and space switch.

<도면의 주요 부분에 대한 부호 설명><Description of the symbols for the main parts of the drawings>

10 : 인터페이스부 20 : 데이터 처리부10: interface unit 20: data processing unit

30 : 랫치부 40 : 스위치 제어메모리30: latch portion 40: switch control memory

50 : 출력랫치부 60 : 클럭감시부50: output latch unit 60: clock monitoring unit

70 : 클럭버퍼 80 : 리시버부70: clock buffer 80: receiver

90 : 매트릭스부 100 : 드라이버부90: matrix portion 100: driver portion

이하, 상기와 같이 구성된 본 고안 전전자 교환기의 공간 스위치의 이중화 장치의 기술적 사상에 따른 일 실시예를 들어, 첨부된 도면에 의거 상세히 설명하면 다음과 같다.Hereinafter, with reference to the accompanying drawings for an embodiment according to the technical idea of the redundancy device of the space switch of the present invention electronic switch configured as described above is as follows.

<실시예><Example>

도 2 와 도 3 에 도시된 바와 같이, 인터페이스부(10)에서는 프로세서에서 인가되는 제어데이터, 클럭, 어드레스등 명령체계를 데이터 처리부로 인가하며, 데이터 처리부(20)에서는 상기 인터페이스부(10)로부터 인가되는 여러가지 데이터를 디코딩하고 보드내에서 필요한 데이터로 생성하여 랫치부(30)와 매트릭스부(90)로 전송하며, 랫치부(30)에서는 상기 데이터 처리부(20)에서 생성된 데이터를 스위치 제어메모리(40)에 저장할수 있도록 하며, 상기 스위치 제어메모리(40)에 저장된 내용을 데이터 처리부(20)로 전송하여 처리할수 있도록 하며, 스위치 제어메모리부(40)에서는 상기 데이터 처리부(20)에서 생성된 제어신호를 랫치부(30)를 통해 인가받고 저장하며, 출력랫치부(50)에서는 데이터의 동기와 타이밍을 맞추며, 클럭감시부(60)에서는 망동기블럭(NES)에서 만들어진 클럭신호의 동작이 정상인가를 체크하며, 클럭버퍼(70)에서는 상기 클럭감시부(60)를 통해 인가된 클럭신호를 토대로 주보드에서 필요한 클럭을 생성하여 각각의 장치로 인가하며, 리시버부(80)에서는 CLI보드에서 인가되는 하이웨이 데이터를 4비트의 병렬데이터와 2비트의 직렬데이터로 인가받으며, 매트릭스부(90)에서는 상기 리시버부(80)에서 인가되는 데이터를 상기 데이터 처리부(20)와 출력랫치부(50)에서 인가되는 제어신호에 따라 게이트의 스위칭을 제어하며, 드라이버부(100)에서는 상기 매트릭스부(90)의 스위칭에 따라 인가되는 데이터를 출력할 것인지 출력하지 말것인지를 판단하여 반대편 보드와의 동작을 연계하여 본 실시예를 구성한다.As shown in FIG. 2 and FIG. 3, the interface unit 10 applies a command system such as control data, a clock, and an address applied from a processor to the data processing unit, and the data processing unit 20 receives the command system from the interface unit 10. Decodes various data applied and generates necessary data in the board, and transmits the data to the latch unit 30 and the matrix unit 90. The latch unit 30 transfers the data generated by the data processing unit 20 to the switch control memory. 40 may be stored in the switch control memory 40 so that the data stored in the switch control memory 40 may be transmitted to the data processor 20 for processing. The switch control memory 40 may be generated by the data processor 20. The control signal is applied and stored through the latch unit 30, the output latch unit 50 synchronizes the timing and synchronization of the data, and the clock monitoring unit 60 transmits to the network synchronizer block NES. It is checked whether the operation of the generated clock signal is normal, and the clock buffer 70 generates a clock required by the main board based on the clock signal applied through the clock monitoring unit 60 and applies it to each device. In (80), the highway data applied from the CLI board is applied as parallel data of 4 bits and serial data of 2 bits, and in the matrix unit 90, the data processing unit 20 receives the data applied from the receiver unit 80. And the switching of the gate according to the control signal applied from the output latch unit 50, and the driver unit 100 determines whether to output the data applied according to the switching of the matrix unit 90 or not. By configuring the present embodiment in conjunction with the operation of the other side board.

이하, 상기와 같이 구성된 본 실시예의 동작을 도면을 참조하여 상세히 설명하면 다음과 같다.Hereinafter, the operation of the present embodiment configured as described above will be described in detail with reference to the accompanying drawings.

먼저, 도 2 는 공간 스위치 회로팩 내의 이중화에 관련된 블럭도로써, 110번 단자는 주보드내의 클럭 오류신호가 전송되는 단자이며, 120번 단자는 상대편 보드인 부보드의 클럭 오류신호가 전송되는 단자이고, 130번 단자는 상대편 보드인 부보드의 액티브 스탠바이 정보가 전송되는 단자이며, 140번 단자는 액티브 스탠바이 케이블의 실장상태에 대한 정보가 전송되는 단자이고, 150번 단자는 전원팩으로부터 출력되는 입력전원의 오류정보가 전송되는 단자이며, 160번 단자는 회로팩의 인-이젝터에 연결된 스위치를 통해 회로팩의 탈장 여부에 관한 데이터를 인가받는 단자이고, 170번 단자는 스위치를 절체할 수 있도록 하는 데이터가 전송되는 단자이며, 180번 단자는 회로팩의 스위치 리셋(RESET)신호가 전송되는 단자이며, 데이터 처리부(20)에서는 상기 열거된 신호를 인가받아 주보드를 액티브 스탠바이 상태로 제어하게 된다.First, FIG. 2 is a block diagram related to redundancy in a space switch circuit pack, in which terminal 110 is a terminal for transmitting a clock error signal in a main board, and terminal 120 is a terminal for transmitting a clock error signal of a sub-board that is a counterpart board. Terminal 130 is a terminal for transmitting active standby information of the sub-board which is the other board, terminal 140 is a terminal for transmitting information on the mounting state of an active standby cable, and terminal 150 is an input output from a power pack Terminal 160 transmits error information of power supply, and terminal 160 is a terminal to receive data on whether the circuit pack is mounted or not through a switch connected to the in-ejector of the circuit pack, and terminal 170 is to switch the switch. Terminal 180 is a terminal through which data is transmitted, and terminal 180 is a terminal through which a switch reset signal of a circuit pack is transmitted. This signal is applied to control the main board to the active standby state.

한편, 회로팩의 인-이젝터 스위치의 오프(OFF)나 전원팩으로부터의 전원이상, 스위치 리셋신호와 파워리셋에 의해 만들어진 신호, 스위치에 의한 절체신호등이 입력되었을때는 다른 신호에 관계없이 보드의 절체가 일어나도록 하였으며, 상대편 사이드의 액티브 스탠바이 상태신호, 클럭 오류신호, 자신의 클럭 오류신호보다는 액티브 스탠바이 케이블 실장 상태에 우선순위를 두어 액티브 스탠바이 케이블이 모두 탈장될때 발생하는 현상을 우선적으로 알아볼수 있도록 하였으며, 액티브 스탠바이 케이블이 모두 탈장되었을때는 양쪽 사이드(주보드, 부보드) 모두 스탠바이로 동작하므로 어느 쪽에서도 스위칭된 데이터를 내보내지 않게되고, 두개의 액티브 스탠바이 케이블중 하나의 케이블이 탈장될 경우 케이블 탈장 신호를 받은 보드는 스탠바이로, 반대쪽 보드는 액티브로 동작하게 된다.On the other hand, when the in-ejector switch of the circuit pack is turned off, a power failure from the power pack, a switch reset signal, a signal generated by the power reset, or a switching signal by the switch is input, the board is switched regardless of other signals. The priority is given to the active standby cable mounting state rather than the active standby state signal, the clock error signal, and the clock error signal of the opposing side, so that the phenomenon occurring when all the active standby cables are disconnected can be prioritized. When both active standby cables are disconnected, both sides (main board and sub-board) operate as standby, so the switched data is not exported from either side, and if one cable of two active standby cables is disconnected, the cable disconnection signal Boards received are in standby, The other board is active.

이때, 보드의 이상여부는 LED를 통해 사용자에게 불빛으로 알려주게 된다.At this time, the abnormality of the board to inform the user through the LED light.

만일, 이중화 케이블이 탈장 되었을때는 액티브 사이드에서만 데이터를 내보내므로 핫-스탠바이가 안정적으로 동작하게 된다.If the redundant cable is plugged in, hot-standby is stable because only the active side exports data.

한편, 도 3 은 공간 스위치를 상세하게 보여주는 블럭도로써, 데이터 처리부(20)에서 상대보드내에서 클럭 오류신호와 액티브 스탠바이에 대한 정보, 액티브 스탠바이 케이블에 대한 상태정보, 전원단자로부터 출력되는 입력 전원오류 신호, 이중화 케이블의 실장여부에 대한 신호등과, 인터페이스부(10)를 통해 인가된 프로세서의 제어데이터, 클럭, 어드레스등을 조합하여 보드내에서 필요한 데이터 즉, 스위칭정보를 생성하여 매트릭스부(90)로 인가하게 된다.Meanwhile, FIG. 3 is a detailed block diagram showing a space switch. In the data processing unit 20, a clock error signal and information on an active standby, a status information on an active standby cable, and an input power output from a power terminal are provided in the counter board. By combining the error signal, the signal of whether the redundant cable is mounted, the control data, the clock, the address of the processor applied through the interface unit 10, and generating the necessary data, that is, switching information in the board, the matrix unit 90 ) Is applied.

상기 데이터 처리부(20)에서 생성된 데이터를 스위치 제어메모리부(40)에 저장하기 위해 랫치부(30)의 라이트 인에이블 랫치(31)와 입력랫치(32), 어드레스 랫치(34)등이 동시에 동작하여 데이터 처리부(20)의 내용을 스위치 제어메모리부(40)에 저장하며, 상기 스위치 제어메모리부(40)에 저장되어 있는 데이터를 데이터 처리부(20)로 인가하기위해서는 출력랫치(33)가 동작하고, 상기 출력랫치(33)가 동작함에 따라 데이터는 데이터 처리부(20)로 인가된다.The write enable latch 31, the input latch 32, the address latch 34, etc. of the latch unit 30 simultaneously store the data generated by the data processor 20 in the switch control memory unit 40. In operation, the contents of the data processing unit 20 are stored in the switch control memory unit 40, and the output latch 33 is used to apply the data stored in the switch control memory unit 40 to the data processing unit 20. The data is applied to the data processor 20 as the output latch 33 operates.

한편, 상기 스위치 제어메모리부(40)에 저장된 데이터는 출력랫치(50)을 통해 매트릭스부(90)로 인가되고, 클럭감시부(60)에서는 망동기블럭(NES)으로부터 인가되는 32㎒의 클럭신호가 정상적으로 인가되는지를 감시하게되며, 클럭버퍼(70)는 상기 클럭감시부(60)을 통해 인가된 클럭신호를 바탕으로 하여 회로에 필요한 내부클럭을 생성하게 된다.On the other hand, the data stored in the switch control memory unit 40 is applied to the matrix unit 90 through the output latch 50, the clock monitoring unit 60 is applied to the 32MHz clock applied from the network synchronizer block (NES) Whether the signal is normally applied is monitored, and the clock buffer 70 generates an internal clock necessary for the circuit based on the clock signal applied through the clock monitoring unit 60.

한편, 매트릭스부(90)는 리시버부(80)에서 인가되는 데이터를 드라이버부(100)로 인가하기위해 상기 데이터 처리부(20)와 출력랫치(60)로부터 인가된 신호를 조합하게 되며, 상기 매트릭스부(90)에서 조합된 신호에 따라 전송된 데이터를 출력할 것인가를 드라이버부(100)에서 결정하게 된다.On the other hand, the matrix unit 90 combines the signals applied from the data processing unit 20 and the output latch 60 to apply the data applied from the receiver unit 80 to the driver unit 100, the matrix The driver unit 100 determines whether to output the transmitted data according to the combined signal in the unit 90.

도 4 는 중앙 데이터 링크와 공간 스위치의 이중화를 보여주는 구조도로써, 공간 스위치장치의 이중화(A, B)와 중앙 데이터 링크 회로팩(C∼F, G∼J)사이의 이중화 구조를 나타낸 것이다. 상기 도 4 에서 하이웨이 데이터의 흐름을 살펴보면 중앙 데이터 링크 회로팩(C,D,E,F)은 타임 스위치(도시되지 않음)로부터 광케이블을 통해서 인가받은 155㎒의 광 시리얼(SERIAL)데이터를 전기적신호로 변환하고, 직렬데이터를 병렬데이터로 변환, 2048 채널의 하이웨이 데이터를 추출하여 이를 다시 4비트의 병렬데이터와 2비트의 직렬데이터로 만들어 공간 스위치 회로팩의 액티브쪽으로만 보낸다.4 is a structural diagram showing redundancy of the central data link and the space switch, and shows a redundancy structure between the redundancy (A, B) of the space switch device and the central data link circuit pack (C to F, G to J). Referring to the flow of highway data in FIG. 4, the central data link circuit packs C, D, E, and F receive electrical signals of 155 MHz optical serial (SERIAL) data received through an optical cable from a time switch (not shown). It converts the serial data into parallel data, extracts 2048 channel highway data, and converts it into 4 bits of parallel data and 2 bits of serial data, which is sent only to the active side of the spatial switch circuit pack.

이는 이중화 케이블을 통해 공간 스위치의 양쪽 사이드로 입력되고 하이웨이 스위칭을 한 후 액티브인 한쪽을 통해서만 중앙 데이터 링크(D,F,H,J)로 전달된다.It enters both sides of the spatial switch via redundant cables, switches on the highway, and passes through the active side to the central data link (D, F, H, J).

이상에서 살펴본 바와 같이, 본 고안 전전자 교환기의 공간 스위치의 이중화 장치는, 특히, 이중화 설계시 액티브 스탠바이 이중화 케이블이 탈장되더라도 공간 스위치 회로팩은 동시에 스탠바이로 동작하여 하이웨이 데이터는 스위칭이 일어나지 않아 공간 스위치에 이상이 있음을 쉽게 알수 있으며, 회로팩의 전원 차단시 전원팩에서 출력되는 입력 전원오류신호를 인가받아 이중화 절체를 이루어 통화로의 데이터 유실을 최소화하며, 회로팩 탈장시 인-이젝터에 연결된 스위치에 의해 탈장을 감지하고 이중화 절체를 이룸으로써 회로팩이 탈장되더라도 통화로 상의 데이터 손실을 최소화 하는 효과가 있는 것이다.As described above, the redundancy device of the spatial switch of the inventive electronic switch, in particular, even if the active standby redundant cable is demounted in the redundant design, the space switch circuit pack operates in standby at the same time so that the highway data does not switch, so the space switch It is easy to see that there is a problem in the circuit pack, and when the power supply of the circuit pack is cut off, the input power error signal output from the power pack is applied to make a redundant switch to minimize the loss of data in the call, and the switch connected to the in-ejector when the circuit pack is removed. By detecting hernias and redundancy switching, even if a circuit pack is hermetic, there is an effect of minimizing data loss on the channel.

Claims (2)

프로세서에서 인가되는 제어데이터, 클럭, 어드레스등 명령체계를 데이터 처리부로 인가하는 인터페이스부와; 상기 인터페이스부로부터 인가되는 여러가지 데이터를 디코딩하여 보드내에서 필요한 데이터로 만드는 데이터 처리부와; 상기 데이터 처리부에서 생성된 데이터를 스위치 제어메모리에 저장할수 있도록 하며, 상기 스위치 제어메모리에 저장된 내용을 데이터 처리부로 전송할수 있도록 하는 랫치부와; 상기 데이터 처리부에서 생성된 제어신호를 랫치부를 통해 인가받고 저장하는 스위치 제어메모리부와; 데이터의 동기와 타이밍을 맞추기위한 출력랫치부와; 망동기블럭(NES)에서 만들어진 클럭신호의 동작이 정상인가를 체크하는 클럭감시부와; 상기 클럭감시부를 통해 인가된 클럭신호를 보드내에서 필요한 클럭신호로 만들어 주는 클럭버퍼와; CLI보드에서 인가되는 하이웨이 데이터를 4비트 병렬 2비트 직렬로 인가받는 리시버부와; 상기 리시버부에서 인가되는 데이터를 상기 데이터 처리부와 출력랫치부에서 인가되는 제어신호에 따라 게이트의 스위칭을 제어하는 매트릭스부와; 상기 매트릭스부의 스위칭에 따라 인가되는 데이터를 출력할 것인지 출력하지 말것인지를 결정하는 드라이버부를 포함하여 구성됨을 특징으로 하는 전전자 교환기의 공간 스위치의 이중화 장치.An interface unit for applying a command system such as control data, a clock, and an address applied from a processor to the data processor; A data processor which decodes various data applied from the interface unit to make necessary data in a board; A latch unit configured to store data generated by the data processing unit in a switch control memory and to transmit contents stored in the switch control memory to a data processing unit; A switch control memory unit configured to receive and store a control signal generated by the data processor through a latch unit; An output latch unit for matching data synchronization and timing; A clock monitoring unit which checks whether the operation of the clock signal generated by the network synchronizer block NES is normal; A clock buffer for converting the clock signal applied through the clock monitor into a necessary clock signal in a board; A receiver unit receiving the highway data applied from the CLI board in a 4-bit parallel 2-bit serial; A matrix unit configured to control switching of a gate according to control signals applied from the data processor and the output latch unit to data applied from the receiver unit; And a driver unit configured to determine whether to output or not output data applied according to the switching of the matrix unit. 제 1 항에 있어서, 회로팩의 인-이젝터에 연결된 스위치를 사용하여 회로팩의 탈장을 감시하고 이를 이용하여 이중화 절체가 이루어지도록 함을 특징으로 하는 전전자 교환기의 공간 스위치의 이중화 장치.2. The apparatus of claim 1, wherein a switch connected to the in-ejector of the circuit pack is used to monitor the hernia of the circuit pack and to perform the redundancy switching using the switch.
KR2019980009878U 1998-06-10 1998-06-10 Redundancy device of space switch of electronic exchange KR200326001Y1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019980009878U KR200326001Y1 (en) 1998-06-10 1998-06-10 Redundancy device of space switch of electronic exchange

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019980009878U KR200326001Y1 (en) 1998-06-10 1998-06-10 Redundancy device of space switch of electronic exchange

Publications (2)

Publication Number Publication Date
KR20000000433U KR20000000433U (en) 2000-01-15
KR200326001Y1 true KR200326001Y1 (en) 2003-11-15

Family

ID=49338011

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019980009878U KR200326001Y1 (en) 1998-06-10 1998-06-10 Redundancy device of space switch of electronic exchange

Country Status (1)

Country Link
KR (1) KR200326001Y1 (en)

Also Published As

Publication number Publication date
KR20000000433U (en) 2000-01-15

Similar Documents

Publication Publication Date Title
EP0533167B1 (en) Optical communication system having transmission line switching system
KR200326001Y1 (en) Redundancy device of space switch of electronic exchange
KR20010001368A (en) method and apparatus for duplexing implementation in ATM switching system link board
JP2003134002A (en) Optical interface
KR20000040686A (en) Dual system of lan line
KR100214146B1 (en) Dual apparatus for controlling data communication
KR0152229B1 (en) Low price duplication node
KR100240969B1 (en) Dual communication unit and communication control method by communicaiton module
KR19980075969A (en) Redundancy device to solve the problem of IPC path
KR0130335Y1 (en) Dual i/o device structure of electronic telephone exchanger
KR100485051B1 (en) System of Matching Between Board and Board in ATM Switching System
KR100296039B1 (en) Method for selecting duplicated link in atm swiching system
KR100285332B1 (en) Apparatus for interface of dual etherent
KR200301942Y1 (en) transmission path switching control device of the transferring system
KR100229434B1 (en) Dual apparatus for controlling data communication
KR100342529B1 (en) Apparatus for duplicating of base transceiver system in mobile telecommunication system and method thereof
KR100247008B1 (en) Circuit for controlling switching between duplicated modules
KR100260080B1 (en) Apparatus for interface of dual ethernet
KR20010054911A (en) A device of switching to protection unit in communication system
KR100318850B1 (en) Message transmission device in mobile switching center
JPH0398320A (en) Switching control system for active/standby package constituting redundant system
KR100464154B1 (en) Apparatus for Between Switching Board and Subscriber Board duplexing implementation
JP2506232B2 (en) Data transmission equipment
KR910007716B1 (en) Apparatus for interfacing between public switched telephone network and public switched data network
KR200180134Y1 (en) Apparatus for Optical Interface Link in Switching System

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20060829

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee