KR100352229B1 - Fabricating Method of Board for Hybrid IC Using Bonding Paste - Google Patents

Fabricating Method of Board for Hybrid IC Using Bonding Paste Download PDF

Info

Publication number
KR100352229B1
KR100352229B1 KR1020000067173A KR20000067173A KR100352229B1 KR 100352229 B1 KR100352229 B1 KR 100352229B1 KR 1020000067173 A KR1020000067173 A KR 1020000067173A KR 20000067173 A KR20000067173 A KR 20000067173A KR 100352229 B1 KR100352229 B1 KR 100352229B1
Authority
KR
South Korea
Prior art keywords
substrate
adhesive
thermoelectric semiconductor
semiconductor element
plating
Prior art date
Application number
KR1020000067173A
Other languages
Korean (ko)
Other versions
KR20020037155A (en
Inventor
김창선
박경진
Original Assignee
써모트론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 써모트론 주식회사 filed Critical 써모트론 주식회사
Priority to KR1020000067173A priority Critical patent/KR100352229B1/en
Publication of KR20020037155A publication Critical patent/KR20020037155A/en
Application granted granted Critical
Publication of KR100352229B1 publication Critical patent/KR100352229B1/en

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/182Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]

Abstract

본 발명은 하이브리드 IC 기판을 제조하기 위하여 절연성 물질인 세라믹 기판에 회로 패턴을 형성하는 방법에 관한 것으로, 절연성 물질인 세라믹 소재를 이용한 기판을 준비하는 단계와; 접착제를 세라믹 기판의 전체면에 도포하는 단계와; 금속판을 부착하는 단계와; 상기 금속판을 회로 패턴대로 에칭하는 단계와; 회로가 완성된 기판에 열전 반도체 소자를 부착할 위치를 형성하는 단계와; 기판의 열전 반도체 소자가 부착되는 위치에 전도성 폴리머를 도포하는 단계와; 기판에 부착되는 열전 반도체 소자의 접착 부위에 금속을 도금하는 단계와; 기판의 열전 반도체 소자가 부착될 위치에 열전 반도체 소자를 위치시키고 솔더링리플로워를 이용하여 고정하는 단계로 이루어진다.The present invention relates to a method for forming a circuit pattern on a ceramic substrate which is an insulating material for manufacturing a hybrid IC substrate, comprising: preparing a substrate using a ceramic material which is an insulating material; Applying an adhesive to the entire surface of the ceramic substrate; Attaching a metal plate; Etching the metal plate according to a circuit pattern; Forming a position to attach the thermoelectric semiconductor element to the substrate where the circuit is completed; Applying a conductive polymer to a position to which a thermoelectric semiconductor element of the substrate is attached; Plating a metal on the bonding portion of the thermoelectric semiconductor element attached to the substrate; The thermoelectric semiconductor device is positioned at a position to which the thermoelectric semiconductor device of the substrate is attached and fixed using a soldering reflower.

Description

접착제를 이용한 하이브리드 IC용 기판 제조 방법{Fabricating Method of Board for Hybrid IC Using Bonding Paste}Fabrication Method of Board for Hybrid IC Using Bonding Paste}

본 발명은 접착제를 이용한 하이브리드 IC용 기판 제조 방법에 관한 것으로, 보다 상세하게는 하이브리드 IC 기판을 제조하기 위하여 절연성 물질인 세라믹 기판에 회로 패턴을 형성하는 방법에 관한 것이다.The present invention relates to a method for manufacturing a hybrid IC substrate using an adhesive, and more particularly, to a method of forming a circuit pattern on a ceramic substrate which is an insulating material in order to manufacture a hybrid IC substrate.

일반적으로, 인쇄 회로 기판(PCB)은 열경화성/절연성 수지인 에폭시(Epoxy) 수지나 페놀(Phenol) 수지 위에 동박을 열판 프레스로 눌러서 PCB용 원판을 만들거나, 또는 수지 기판에 직접 동피막을 도금하는 방법으로 제조되고 있다.In general, a printed circuit board (PCB) is formed by pressing a copper foil on a thermosetting / insulating resin epoxy resin or a phenol resin with a hot plate press to make an original plate for a PCB, or to plate a copper film directly on a resin substrate. It is manufactured by the method.

이렇게 제조되는 기존의 PCB 원판은 적용하고자 하는 회로의 형태에 따라서 에칭 공정을 통하여 회로를 형성한다.The conventional PCB original fabricated as described above forms a circuit through an etching process according to the type of circuit to be applied.

그런데, 이러한 기존의 PCB는 회로 자체에서 열이 발생하는 경우의 회로 기판으로 사용하는 경우에 PCB 기판이 열에 의하여 파손되는 문제점이 있기 때문에 기판의 재료를 열에 강한 소재인 세라믹 기판을 이용하여 제조해야 하는 문제점이 있었다.However, such a conventional PCB has a problem that the PCB board is damaged by heat when used as a circuit board when heat is generated in the circuit itself, so that the material of the board must be manufactured using a ceramic substrate which is a material resistant to heat. There was a problem.

특히, 냉온수기, 냉장고 등의 열 발생이나 냉각 기능을 위해서 열전 소자를 사용하는 경우에는 열전 소자가 자체에 열이 발생하기 때문에 열전 소자가 부착되는 기판의 내열성이 요구된다.In particular, when a thermoelectric element is used for heat generation or cooling function of a cold / hot water heater or a refrigerator, since the thermoelectric element generates heat on its own, heat resistance of the substrate on which the thermoelectric element is attached is required.

이러한 요구 조건을 만족할 수 있는 소재로 세라믹 기판이 가장 적합한 소재이며, 세라믹 기판에 회로를 설계하기 위해서는 기판의 일면에 도전성 소재를 피막하여 회로를 형성할 수 있어야 한다.A ceramic substrate is the most suitable material to satisfy these requirements, and in order to design a circuit on the ceramic substrate, a conductive material must be coated on one surface of the substrate to form a circuit.

이를 위하여 기존에는 메탈라이징(metalizing) 기법과 브레이징(brazing) 기법을 이용하여 금속 소재인 텅스텐(W)이나 구리(Cu)와 니켈(Ni)을 피막하였으나, 메탈라이징 기법의 경우에 처리 온도가 1200∼1400℃, 브레이징 기법의 경우에는 800℃ 이상의 고온에서 처리되기 때문에 제조 공정이 복잡하고, 사용되는 페이스트(paste)의 가격이 매우 고가이어서 생산성이 저하되는 문제점이 있었다.To this end, metallization and brazing techniques are used to coat tungsten (W), copper (Cu), and nickel (Ni), but in the case of metallizing, the treatment temperature is 1200 In the case of ˜1400 ° C., the brazing technique is processed at a high temperature of 800 ° C. or higher, the manufacturing process is complicated, and the price of the paste used is very expensive, resulting in a decrease in productivity.

그리고, 열전 반도체 소자 등을 부착할 때에 사용하는 솔더링 페이스트에 납이 포함되어 있어서 중금속의 사용량을 규제하는 지역에서는 사용할 수 없는 문제점이 있었다.In addition, since solder is included in the soldering paste used for attaching thermoelectric semiconductor elements and the like, there is a problem that it cannot be used in an area for restricting the amount of heavy metal used.

따라서, 본 발명은 이러한 종래 기술의 문제점을 감안하여 안출된 것으로,그 목적은 접착력이 강한 접착제를 이용하여 세라믹 기판에 회로 패턴 형성을 위한 금속층을 부착하여 하이브리드 IC용 회로를 형성하기 위한 접착제를 이용한 하이브리드 IC용 기판 제조 방법을 제공하는데 있다.Accordingly, the present invention has been made in view of the problems of the prior art, and an object thereof is to use an adhesive for forming a circuit for a hybrid IC by attaching a metal layer for forming a circuit pattern to a ceramic substrate using a strong adhesive. It is to provide a substrate manufacturing method for a hybrid IC.

도 1은 본 발명에 따른 접착제를 이용한 하이브리드 IC용 기판 제조 방법을 설명하기 위한 공정도.1 is a process chart for explaining a hybrid IC substrate manufacturing method using an adhesive according to the present invention.

도 2는 온도와 접착 강도의 관계를 나타낸 그래프.2 is a graph showing the relationship between temperature and adhesive strength.

도 3은 접착한 후의 방치 기간과 파산 강도와의 관계를 나타낸 그래프.3 is a graph showing the relationship between the standing period after bonding and the strength of bankruptcy.

상기한 목적을 달성하기 위하여, 본 발명은 절연성 물질인 세라믹 소재를 이용한 기판을 준비하는 단계와; 접착제를 세라믹 기판의 전체면에 도포하는 단계와; 금속판을 부착하는 단계와; 상기 금속판을 회로 패턴대로 에칭하는 단계와; 회로가 완성된 기판에 열전 반도체 소자를 부착할 위치를 형성하는 단계와; 기판의 열전 반도체 소자가 부착되는 위치에 전도성 폴리머를 도포하는 단계와; 기판에 부착되는 열전 반도체 소자의 접착 부위에 금속을 도금하는 단계와; 기판의 열전 반도체 소자가 부착될 위치에 열전 반도체 소자를 위치시키고 솔더링리플로워를 이용하여 고정하는 단계로 이루어지는 것을 특징으로 하는 접착제를 이용한 하이브리드 IC용 기판 제조 방법을 제공한다.In order to achieve the above object, the present invention comprises the steps of preparing a substrate using a ceramic material that is an insulating material; Applying an adhesive to the entire surface of the ceramic substrate; Attaching a metal plate; Etching the metal plate according to a circuit pattern; Forming a position to attach the thermoelectric semiconductor element to the substrate where the circuit is completed; Applying a conductive polymer to a position to which a thermoelectric semiconductor element of the substrate is attached; Plating a metal on the bonding portion of the thermoelectric semiconductor element attached to the substrate; It provides a substrate manufacturing method for a hybrid IC using an adhesive, comprising the step of positioning the thermoelectric semiconductor element to a position to which the thermoelectric semiconductor element of the substrate is attached and fixed using a soldering reflower.

그리고, 본 발명은 상기한 목적을 달성하기 위하여, 절연성 물질인 세라믹 소재를 이용한 기판을 준비하는 단계와; 미리 준비한 패턴을 이용하여 형성하고자 하는 패턴대로 접착제를 도포하는 단계와; 세라믹 기판의 접착제가 도포된 부분에 회로 형태로 형성된 금속판을 부착하는 단계와; 회로가 완성된 기판에 열전 반도체 소자를 부착할 위치를 형성하는 단계와; 기판의 열전 반도체 소자가 부착되는 위치에 전도성 폴리머를 도포하는 단계와; 기판에 부착되는 열전 반도체 소자의 접착 부위에 금속을 도금하는 단계와; 기판의 열전 반도체 소자가 부착될 위치에 열전반도체 소자를 위치시키고 솔더링리플로워를 이용하여 고정하는 단계로 이루어지는 것을 특징으로 하는 접착제를 이용한 하이브리드 IC용 기판 제조 방법을 아울러 제공한다.In addition, the present invention comprises the steps of preparing a substrate using a ceramic material that is an insulating material to achieve the above object; Applying an adhesive according to a pattern to be formed using a pattern prepared in advance; Attaching a metal plate formed in a circuit form to a portion of the ceramic substrate to which an adhesive is applied; Forming a position to attach the thermoelectric semiconductor element to the substrate where the circuit is completed; Applying a conductive polymer to a position to which a thermoelectric semiconductor element of the substrate is attached; Plating a metal on the bonding portion of the thermoelectric semiconductor element attached to the substrate; The present invention also provides a method for manufacturing a hybrid IC substrate using an adhesive, wherein the thermoelectric semiconductor element is positioned at a position to which the thermoelectric semiconductor element of the substrate is attached and fixed using a soldering reflower.

상기 전도성 폴리머는 50∼60중량%의 폴리티오펜과, 20∼25중량%의 유기용매와, 10∼15중량%의 폴리우레탄과, 5∼7중량%의 폴리아크릴과, 1∼5중량%의 소포제 및 표면 평활제를 포함하는 기타 첨가제로 조성된다.The conductive polymer is 50 to 60% by weight polythiophene, 20 to 25% by weight organic solvent, 10 to 15% by weight polyurethane, 5 to 7% by weight polyacryl, 1 to 5% by weight It is composed of other additives including antifoaming agents and surface leveling agents.

상기 접착제 위에 금속판을 부착하는 단계에서의 부착은 150∼200℃ 온도의 열을 가하면서 10∼30분 동안 1∼3kg/cm2의 압력을 가하면서 부착하며, 상기 접착제는 니트릴-페놀릭 레진계와 실케이트계 접착제 중에서 어느 한 접착제를 사용한다.In the step of attaching the metal plate on the adhesive is attached while applying a pressure of 1 ~ 3kg / cm 2 for 10 to 30 minutes while applying a heat of 150 ~ 200 ℃ temperature, the adhesive is nitrile-phenolic resin And any one of silicate-based adhesives.

상기 접착제는 니트릴-페놀릭 레진계의 접착제로 테이프 형태로 가공되어 사용하며, 실리케이트계의 접착제를 이용하는 경우에는 액상 형태의 접착제를 이용하여 실크 인쇄 방법에 의하여 회로 패턴 형태로 세라믹 기판에 도포한다.The adhesive is a nitrile-phenolic resin-based adhesive is processed in the form of a tape, and in the case of using a silicate-based adhesive is applied to the ceramic substrate in the form of a circuit pattern by a silk printing method using a liquid adhesive.

상기 금속판은 구리와 니켈 중에서 어느 한 금속판을 사용하며, 구리로 할 경우에 니켈도금을 하든지 그 위에 금도금을 하여 사용한다(예:Cu+Ni/Cu+Ni+Au).The metal plate may be any one of copper and nickel, and in the case of copper, nickel plating or gold plating may be used thereon (for example, Cu + Ni / Cu + Ni + Au).

상기 열전 반도체 소자의 접착 부위에 대한 도금은 도금 부위에 대하여 세척하는 단계와; 도금 부위의 표면을 에칭하여 앵커홀을 형성하는 단계와; 도금 부위를 세척하는 단계와; 팔라듐 촉매를 부여하는 단계와; 세척하는 단계와; 무전해 도금법으로 니켈 도금과 니켈/금 도금 중에서 어느 한가지로 도금하는 단계로 이루어져, 열전 반도체 소자의 부착성을 향상시키는 것을 특징으로 한다.Plating the adhesive site of the thermoelectric semiconductor device with respect to the plating site; Etching the surface of the plating site to form an anchor hole; Washing the plating site; Imparting a palladium catalyst; Washing; The electroless plating method is performed by plating with any one of nickel plating and nickel / gold plating, thereby improving adhesion of the thermoelectric semiconductor device.

상기한 바와 같이 본 발명에서는 세라믹 기판을 이용하여 하이브리드 IC 기판을 제조할 때에 접착제를 회로를 형성하는 금속판을 세라믹 기판에 부착하기 때문에 기존의 고온에서의 메탈라이징 방법이나 브레이징 방법에 비하여 생산성이 높아지고, 납 성분이 함유된 솔더링 페이스트를 이용하여 열전 반도체 소자를 고정시키지 않고 전도성 폴리머를 이용하여 고정시키기 때문에 환경 오염을 유발하지 않는 효과를 제공한다.As described above, in the present invention, when manufacturing a hybrid IC substrate using a ceramic substrate, a metal plate forming a circuit with an adhesive is attached to the ceramic substrate, so that productivity is higher than that of a conventional metallizing method or a brazing method at a high temperature. The soldering paste containing the lead component is used to fix the thermoelectric semiconductor device instead of the conductive polymer, thereby providing an effect of not causing environmental pollution.

(실시예)(Example)

이하에 상기한 본 발명을 바람직한 실시예가 도시된 첨부 도면을 참고하여 더욱 상세하게 설명한다.Hereinafter, with reference to the accompanying drawings showing a preferred embodiment of the present invention described above in more detail.

첨부한 도면, 도 1은 본 발명에 따른 접착제를 이용한 하이브리드 IC용 기판 제조 방법을 설명하기 위한 공정도, 도 2는 온도와 접착 강도의 관계를 나타낸 그래프, 도 3은 접착한 후의 방치 기간과 파산 강도와의 관계를 나타낸 그래프이다.1 is a process chart illustrating a method for manufacturing a hybrid IC substrate using an adhesive according to the present invention, FIG. 2 is a graph showing a relationship between temperature and adhesive strength, and FIG. 3 is a standing period after banking and bankruptcy. It is a graph showing the relationship with strength.

본 발명은 절연성이 우수한 세라믹 기판을 하이브리드 IC의 기판으로 이용하기 위하여 기판에 회로 패턴을 형성하고 소자를 고정시켜 주는 것에 대한 것으로, 회로 패턴을 형성하기 위한 방법으로 전체면에 금속막을 부착하고 에칭하여 형성하는 제 1방법과 접착제를 회로 형태대로 도포하고 그 부분에만 금속막을 부착하는 제 2방법이 있다.The present invention relates to forming a circuit pattern on a substrate and fixing an element in order to use a ceramic substrate having excellent insulation as a substrate of a hybrid IC. A method of forming a circuit pattern includes attaching and etching a metal film on the entire surface. There is a first method of forming and a second method of applying an adhesive in the form of a circuit and attaching a metal film to only that part.

상기 제 1방법은 절연성 물질인 세라믹 소재를 이용한 기판을 준비하여(S 5), 세라믹 기판의 전체면에 접착제를 도포한다(S 10).In the first method, a substrate using a ceramic material, which is an insulating material, is prepared (S 5), and an adhesive is applied to the entire surface of the ceramic substrate (S 10).

여기서, 사용되는 접착제는 니트릴-페놀릭 레진(Nitril-Phenolic Resin)계접착제로, 테이프 형태로 가공되어 사용된다.Here, the adhesive used is a nitrile-phenolic resin (Nitril-Phenolic Resin) -based adhesive, is used in the form of a tape processed.

상기와 같은 테이프 형태의 접착제를 세라믹 기판 위에 부착하고, 그 위에 금속판을 부착하는데(S 11), 부착되는 금속판은 구리판(Cu Plate)으로 그 두께가 100∼600㎛인 것을 부착한다.The adhesive in the form of a tape is attached onto the ceramic substrate, and a metal plate is attached thereto (S 11). The metal plate to be attached is a copper plate (Cu Plate) having a thickness of 100 to 600 μm.

그리고, 구리판을 부착한 후에 구리판의 부식 방지와 전기 전도성을 향상시키기 위하여 니켈(Ni)이나 니켈(Ni)위에 금(Au)을 전기 도금 또는 무전해 도금법을 이용하여 도금한다.After the copper plate is attached, gold (Au) is plated on nickel (Ni) or nickel (Ni) by electroplating or electroless plating in order to improve corrosion prevention and electrical conductivity of the copper plate.

그리고, 상기 구리판은 미리 균일한 두께로 가공된 구리판을 사용하므로 균일한 두께를 유지할 수 있으며, 용도별로 적당한 두께를 갖는 구리판을 선택하여 부착할 수 있다.In addition, the copper plate may maintain a uniform thickness since the copper plate processed to a uniform thickness in advance may be selected and attached to a copper plate having a suitable thickness for each use.

또한, 상기와 같이 니켈이나 금을 별도로 도금하여 사용하기 때문에 전기 전도도를 높이면서 부식을 방지하고, 솔더링 공정에서의 접착율을 극대화시켜 준다.In addition, since nickel and gold are plated separately as described above, the electrical conductivity is increased to prevent corrosion, and the adhesion rate in the soldering process is maximized.

상기와 같이 금속판을 부착하고, 필요에 따라 니켈이나 금을 도금한 후에, 제조하고자 하는 하이브리드 IC의 회로 형태로 회로 패턴을 형성하기 위하여 에칭 가공한다(S 12).After attaching the metal plate as described above and plating nickel or gold as necessary, etching is performed to form a circuit pattern in the form of a circuit of the hybrid IC to be manufactured (S 12).

에칭 가공에 의하여 회로가 완성된 기판에 열전 반도체 소자가 삽입되는 위치에 구멍을 형성하고(S 30), 열전 반도체 소자가 부착되는 위치의 접착 위치의 기판에 전도성 폴리머를 도포한다(S 31).A hole is formed in the position where the thermoelectric semiconductor element is inserted into the substrate where the circuit is completed by etching (S 30), and the conductive polymer is applied to the substrate at the bonding position at the position where the thermoelectric semiconductor element is attached (S 31).

그리고, 열전 반도체 소자의 접착 부위에 금속층 즉, 전도성이 우수한 니켈(Ni)이나 금(Au)을 도금한다(S 32).Then, a metal layer, that is, nickel (Ni) or gold (Au) having excellent conductivity is plated on the bonding portion of the thermoelectric semiconductor element (S 32).

이어서, 기판에 열전 반도체 소자를 위치시키고(S 33), 솔더링리플로워에 통과시켜서 전도성폴리머를 용융시켜서 열전 반도체 소자를 기판에 고정시킨다(S 34).Subsequently, the thermoelectric semiconductor element is placed on the substrate (S 33), the conductive polymer is melted by passing through the soldering reflower, and the thermoelectric semiconductor element is fixed to the substrate (S 34).

여기서, 열전 반도체 소자를 기판에 고정시키기 위하여 솔더링 페이스트 대신에 사용하는 전도성 폴리머는 2000년 1월 14일에 출원 번호 10-2000-0001764호로 출원된 '도전성 폴리머 조성물, 이를 이용한 부도체의 도전 피막 형성 방법 및 도금 방법'에서 개시한 전도성 폴리머를 이용한 것으로, 상기 전도성 폴리머는 다음과 같이 이루어진다.Here, the conductive polymer used in place of the soldering paste to fix the thermoelectric semiconductor device to the substrate is a 'conductive polymer composition, filed as an application No. 10-2000-0001764 on January 14, 2000, a method for forming a conductive film of a non-conductor using the same And using a conductive polymer disclosed in the 'plating method', the conductive polymer is made as follows.

전도성 폴리머는 50∼60중량%의 폴리티오펜(polythiophene)과, 20∼25중량%의 유기용매(solvent)와, 10∼15중량%의 제1바인더(binder)와, 5∼7중량%의 제2바인더와, 1∼5중량%의 소포제 및 표면 평활제를 포함하는 기타 첨가제로 조성된다.The conductive polymer is 50 to 60% by weight of polythiophene, 20 to 25% by weight of organic solvent, 10 to 15% by weight of the first binder, and 5 to 7% by weight of And a second binder and other additives including 1 to 5% by weight of an antifoaming agent and a surface leveling agent.

상기 폴리티오펜(polythiophene)은 상기 전도성 폴리머 조성물에 도전성을 부여하는 성분으로서 함유량이 50중량% 미만인 경우에는 도전 피막의 저항값이 매우 커져서(시편의 저항값이 103Ω이상), 후속 도금 공정에서 전기 도금이 이루어지지 못하며, 함유량이 60중량%를 초과하는 경우에는 도전 피막의 저항값이 103Ω 이하로 되어 후속 도금 공정에서 양호한 전기도금이 이루어지나, 조성물의 비용이 높아지게 된다. 따라서, 폴리티오펜의 함유량은 중량%로 50∼60 사이로 하는 것이 적당하다.The polythiophene is a component that imparts conductivity to the conductive polymer composition, and when the content is less than 50% by weight, the resistance value of the conductive film becomes very large (resistance value of the specimen is 10 3 Ω or more). If the electroplating is not performed at, and the content is more than 60% by weight, the resistance value of the conductive film is 10 3 Ω or less, so that good electroplating is achieved in the subsequent plating process, but the cost of the composition is increased. Therefore, the content of polythiophene is suitably set to 50 to 60 in weight%.

상기 유기용매는 폴리티오펜과 바인더를 용해시켜서 조성물을 액상으로 유지시키기 위한 역할을 하며, 함유량이 20중량% 미만인 경우에는 너무 되어져, 조성물을 붓 도장, 스프레이 분사 또는 디핑 중 하나의 방법으로 기판의 표면에 코팅할 때 작업성과 코팅된 도전피막의 두께에 대한 균일성이 떨어지고 코팅막의 두께가 두꺼워지며, 함유량이 25중량%를 초과하는 경우에는 조성물이 너무 묽어져 1회 코팅되는 도전 피막의 두께가 너무 얇아져 후속 도금 공정에서 원하는 두께의 도금 피막이 빠르게 이루어지지 못한다. 따라서, 유기용매의 함유량은 중량%로 20∼25 사이로 조성하는 것이 적당하다.The organic solvent serves to dissolve the polythiophene and the binder to maintain the composition in a liquid phase, and when the content is less than 20% by weight, the organic solvent is too much, and the composition is applied to the substrate by one of brush painting, spray spraying, or dipping. When coating on the surface, the workability and uniformity of the coated conductive film are inferior and the thickness of the coated film is thick. If the content exceeds 25% by weight, the composition is too thin so that the thickness of the conductive film coated once It becomes so thin that a plating film of the desired thickness cannot be achieved quickly in subsequent plating processes. Therefore, the content of the organic solvent is suitably set at 20 to 25% by weight.

그리고, 단일의 바인더를 사용하는 경우 접착력이 낮기 때문에 본 발명에서는 2종류의 제 1 및 제 2바인더를 혼합하여 사용한다. 제 1바인더로는 10∼15중량%의 폴리우레탄(polyurethane)을 사용할 수 있으며, 그 함유량이 10중량% 미만인 경우는 접착력이 낮아서 도금 피막이 박리되는 문제가 있고, 그 함유량이 15중량%를 초과하는 경우에는 상기 폴리티오펜 및 유기용매의 함량이 상대적으로 저하하므로 도전 피막의 저항값이 커져서 전기 도금이 잘 이루어지지 않거나 폴리머의 작업성이 떨어지는 문제점이 있다.In the case of using a single binder, since the adhesive strength is low, two types of the first and second binders are mixed and used. 10 to 15% by weight of polyurethane (polyurethane) can be used as the first binder, when the content is less than 10% by weight, there is a problem that the coating film is peeled off because the adhesion is low, the content is more than 15% by weight In this case, since the content of the polythiophene and the organic solvent is relatively lowered, the resistance value of the conductive film is increased, so that electroplating is not performed well or the workability of the polymer is inferior.

상기 제 2바인더로는 5∼7중량%의 폴리아크릴 수지(polyacrylic resin)를 사용할 수 있으며, 조성물 전체에 대하여 함유량이 5중량% 미만인 경우에는 상기와 동일하게 접착력이 저하되는 문제가 있고, 함유량이 7중량%를 초과하는 경우에는 도전성이 저하하기 때문에 상기한 5∼7중량% 범위로 조성하는 것이 적당하다.As the second binder, 5 to 7% by weight of a polyacrylic resin may be used. When the content is less than 5% by weight based on the whole composition, there is a problem in that the adhesive strength is lowered as described above. When it exceeds 7 weight%, since electroconductivity falls, it is suitable to comprise in said 5-7 weight% range.

상기 기타 첨가제로는 혼합된 조성물의 거품을 제거하기 위한 일반적인 소포제와 코팅된 도전 피막의 표면을 평활하게 처리하기 위한 일반적인 표면 평활제가1∼5중량% 범위로 첨가된다.The other additives include a general antifoaming agent for removing bubbles of the mixed composition and a general surface leveling agent for smoothing the surface of the coated conductive film in a range of 1 to 5% by weight.

상기와 같은 전도성 폴리머를 이용하여 열전 반도체 소자를 기판에 고정시키면 기존의 납 성분이 포함된 솔더링 페이스트를 이용하여 고정시키는 것에 비하여 환경 오염 물질을 전혀 배출하지 않는 이점이 있다.When the thermoelectric semiconductor device is fixed to the substrate using the conductive polymer as described above, there is an advantage in that it does not emit any environmental pollutants at all compared to the fixing using a soldering paste containing a conventional lead component.

상기 제 2방법은 절연성 물질인 세라믹 소재를 이용한 기판을 준비하고(S 5), 세라믹 기판에 형성될 회로 패턴을 준비하여(S 20), 상기 회로 패턴을 이용하여 접착제를 상기 세라믹 기판에 실크 인쇄 방법과 같은 방식으로 회로를 인쇄한다(S 21).In the second method, a substrate using a ceramic material as an insulating material is prepared (S 5), a circuit pattern to be formed on the ceramic substrate is prepared (S 20), and an adhesive is silk printed onto the ceramic substrate using the circuit pattern. The circuit is printed in the same manner as the method (S 21).

여기서, 사용되는 접착제는 실리케이트(Silicate)계 접착제로, 액상 형태의 접착제이며, 도포되는 두께는 5∼20㎛ 정도이다.Here, the adhesive used is a silicate-based adhesive, which is an adhesive in the form of a liquid, and has a thickness of about 5 to 20 μm.

그리고, 상기 회로 패턴과 같은 형태로 금속판을 가공하여 부착한다(S 22). 부착되는 금속판은 상기 제 1방법과 마찬가지로 구리판(Cu Plate)이며, 그 두께가 100∼600㎛인 것을 부착하며, 부착하는 조건은 150∼200℃ 온도의 열을 가하면서 25∼55분 동안 2kg/cm2의 압력을 가하여 부착한다.Then, the metal plate is processed and attached in the same form as the circuit pattern (S 22). The metal plate to be attached is a copper plate (Cu Plate) as in the first method, and has a thickness of 100 to 600 μm, and the attaching condition is 2 kg / for 25 to 55 minutes while applying heat at a temperature of 150 to 200 ° C. Attach with pressure of cm 2 .

그리고, 구리판을 부착한 후에 구리판의 부식 방지와 전기 전도성을 향상시키기 위하여 니켈(Ni)이나 니켈(Ni)위에 금(Au)을 전기 도금 또는 무전해 도금법을 이용하여 도금한다.After the copper plate is attached, gold (Au) is plated on nickel (Ni) or nickel (Ni) by electroplating or electroless plating in order to improve corrosion prevention and electrical conductivity of the copper plate.

그리고, 상기 구리판은 미리 균일한 두께로 가공된 구리판을 사용하므로 균일한 두께를 유지할 수 있으며, 용도별로 적당한 두께를 갖는 구리판을 선택하여부착할 수 있다.In addition, the copper plate may use a copper plate processed to a uniform thickness in advance, thereby maintaining a uniform thickness, and selecting and attaching a copper plate having an appropriate thickness for each use.

또한, 상기와 같이 니켈이나 금을 별도로 도금하여 사용하기 때문에 전기 전도도를 높이면서 부식을 방지하고, 솔더링 공정에서의 접착율을 극대화시켜 준다.In addition, since nickel and gold are plated separately as described above, the electrical conductivity is increased to prevent corrosion, and the adhesion rate in the soldering process is maximized.

상기와 같은 공정으로 회로가 완성된 기판에 열전 반도체 소자가 부착될 위치를 형성하고(S 30), 열전 반도체 소자가 부착되는 위치의 접착 위치의 기판에 전도성 폴리머를 도포한다(S 31).In the above-described process, a position at which the thermoelectric semiconductor element is attached is formed on the substrate on which the circuit is completed (S 30), and the conductive polymer is applied to the substrate at the adhesive position at the position at which the thermoelectric semiconductor element is attached (S 31).

그리고, 열전 반도체 소자의 접착 부위에 금속층 즉, 전도성이 우수한 니켈(Ni) 도금이나, 니켈을 일차 도금하고 그 위에 다시 금(Au)을 무전해 도금법을 이용하여 도금한다(S 32).Then, a metal layer, ie, nickel (Ni) plating having excellent conductivity or nickel is first plated on the bonding portion of the thermoelectric semiconductor device, and gold (Au) is again plated thereon using an electroless plating method (S 32).

이어서, 기판에 열전 반도체 소자를 위치시키고(S 33), 솔더링리플로워를 이용하여 전도성 폴리머를 용융시켜서 열전 반도체 소자를 기판에 고정시킨다(S 34).Subsequently, the thermoelectric semiconductor element is placed on the substrate (S 33), and the conductive polymer is melted using a soldering reflower to fix the thermoelectric semiconductor element to the substrate (S 34).

여기서, 기존에는 납(Pb)이 함유된 크림 솔더링 페이스트를 이용하여 전자 소자를 기판에 고정시키기 때문에 환경 오염 및 중금속 오염을 유발하고, 후 공정으로 세척을 하고 건조를 하는 공정에서 추가적으로 납 성분이 유출되는 문제점과, 세척 및 건조 공정에 필요한 추가 설비가 필요하여 생산성이 저하되는 문제점이 있었지만, 본 발명에서는 기존의 땜납을 이용한 솔더링에 의하여 소자를 고정시키는 것이 아니고, 전도성 폴리머를 이용하여 소자를 고정시키기 때문에 상기와 같은 기존의 환경 오염 문제나 공정 추가에 의한 생산 설비 추가 문제가 발생하지 않아 생산성이 향상되는 이점이 있는 것이다.Here, since the electronic device is fixed to the substrate by using a cream soldering paste containing lead (Pb), it causes environmental pollution and heavy metal contamination, and additional lead is leaked in the post-processing and drying process. Although there is a problem in that the productivity is reduced by the need for additional equipment required for the cleaning and drying process, in the present invention, instead of fixing the device by soldering using conventional solder, to fix the device using a conductive polymer Therefore, there is an advantage that productivity is improved because the existing environmental pollution problem or the addition of production equipment by the process addition does not occur.

한편, 상기 접착제를 이용하여 금속판을 부착하는 공정에서 부착 조건인 온도와 접착 강도, 그리고 접착한 후의 방치 기간과 파산 강도와의 관계를 도 2 및 도 3에 나타내었는데, 적정 온도 범위 내에서는 부착 온도가 높을수록 접착 강도가 높아지며, 접착한 후의 방치 기간이 길수록 파산 강도가 높아져 적당한 기간 동안 방치한 후에 사용하는 것이 좋다.On the other hand, in the process of attaching the metal plate using the adhesive, the relationship between the temperature, the adhesive strength, and the standing period and the broke strength after the adhesion is shown in Figs. 2 and 3, the adhesion temperature within the appropriate temperature range The higher the value is, the higher the adhesive strength is, and the longer the leaving period after the adhesion is, the higher the bankruptcy strength is.

상기 도 2 및 도 3의 그래프를 측정하는 조건은 분당 30mm 속도로 측정하였다.The conditions for measuring the graphs of FIGS. 2 and 3 were measured at a rate of 30 mm per minute.

그리고, 상기 열전 반도체 소자의 단자 부위 즉, 기판이 부착되는 부위에 대한 니켈 또는 니켈과 금 도금은 무전해 도금법을 이용하여 도금을 함으로써 기판과의 접촉 상태를 양호하게 유지하는데, 본 발명에서 이용하는 무전해 도금법은 다음과 같이 이루어진다.In addition, nickel, or nickel and gold plating on the terminal portion of the thermoelectric semiconductor element, that is, the portion to which the substrate is attached, maintains a good contact state with the substrate by plating using an electroless plating method. The plating method is performed as follows.

1. 세정1. Cleaning

약 50℃의 온도를 유지하는 C-4000 50g/ℓ, NaOH 20g/ℓ, 잔부 물로 된 용액을 이용하여 30초에서 2분 동안 초음파 세척한다.Ultrasonic cleaning is carried out for 30 seconds to 2 minutes using a solution of C-4000 50g / l, NaOH 20g / l and the balance water maintaining a temperature of about 50 ℃.

그리고, 물을 이용하여 여러 번 세척한다.And wash it several times with water.

2. 에칭2. Etching

앵커홀(Anchor Hole)을 형성하기 위하여 불화수소(HF) : 질산(HNO3) = 4 : 1로 조성된 용액을 0∼2배의 물에 희석하여 실온에서 5초에서 1분 동안 유지한다.To form an anchor hole, a solution composed of hydrogen fluoride (HF): nitric acid (HNO 3 ) = 4: 1 was diluted in 0 to 2 times of water and maintained at room temperature for 5 seconds to 1 minute.

상기 용액은 강산이기 때문에 급격한 진행과 표면의 거칠음이 발생하므로, 경우에 따라서는 농도를 낮추고 반응 시간을 길게하여 앵커홀의 균일성을 확보한다.Since the solution is a strong acid, a rapid progression and surface roughness are generated. In some cases, the concentration is lowered and the reaction time is lengthened to ensure uniformity of the anchor hole.

3. 세정3. Cleaning

초음파 세척 및 물세척을 병행한다Ultrasonic cleaning and water washing at the same time

4. 프리 디핑(Pre-Dipping)4. Pre-Dipping

앵커홀의 불순물을 제거하기 위한 세정 공정으로 30v/v%의 농도를 갖는 염산(HCl)으로 실온 상태에서 10초에서 30초 동안 유지한다.In order to remove impurities in the anchor hole, hydrochloric acid (HCl) having a concentration of 30v / v% is maintained at room temperature for 10 to 30 seconds.

5. 팔라듐 촉매 부여5. Palladium Catalyst

니켈 도금을 양호하게 하기 위하여 팔라듐 촉매를 부여하기 위한 공정으로, AAP#300 250cc/ℓ, 염산 250cc/ℓ, 잔부 물로 된 용액을 30∼50℃의 온도로 유지하면서 3분에서 7분 동안 반응시킨다.A process for imparting a palladium catalyst in order to improve nickel plating. A solution of AAP # 300 250cc / l, hydrochloric acid 250cc / l and the balance water is reacted for 3 to 7 minutes while maintaining the temperature at 30 to 50 ° C. .

여기서, 상기 AAP#300은 염화팔라듐과 염산으로 이루어진 화학 약품이다.The AAP # 300 is a chemical agent consisting of palladium chloride and hydrochloric acid.

6. 탕세6. Taxpayer

온도 85∼95℃의 물론 세척한다.Of course, the temperature of 85 ~ 95 ℃ wash.

7. 850S(A) 100cc/ℓ, 850S(B) 100cc/ℓ, H2SO4, 잔부 물로 조성된 용액을 90∼95℃의 온도로 유지한 채, 열전 반도체 소자를 투입하여 교반을 하면서 도금한다. 이 때, 상기 황산(H2SO4)의 함량을 조절하여 산도(pH)를 4.0∼4.5로 유지하면서 도금한다.7. Plating the thermoelectric semiconductor element while stirring while maintaining a solution composed of 850S (A) 100cc / L, 850S (B) 100cc / L, H 2 SO 4 , and residual water at a temperature of 90 to 95 ° C. do. At this time, the content of the sulfuric acid (H 2 SO 4 ) is adjusted to maintain the acidity (pH) to 4.0 to 4.5 while plating.

여기서, 상기 850S(A) 및 850S(B)는 유산니켈, 주석산칼륨, 인산나트륨, 유산 등으로 조성된 물질이다.Here, the 850S (A) and 850S (B) is a material composed of nickel lactate, potassium stannate, sodium phosphate, lactic acid and the like.

그리고, 무전해 도금의 효율성을 높이기 위하여 전기적인 스타트를 인가하여 무전해 도금을 시행할 수도 있다.In addition, in order to increase the efficiency of electroless plating, electroless plating may be performed by applying an electric start.

상기와 같이 열전 반도체 소자의 단자에 니켈 도금을 하면 다음과 같은 특징이 있다.As described above, nickel plating is applied to a terminal of a thermoelectric semiconductor device.

1. 전기 전도성이 좋아지며, 열전 효율이 증가된다.1. The electrical conductivity is improved, the thermoelectric efficiency is increased.

2. 결정 소재의 마모를 방지할 수 있다.2. Abrasion of crystalline material can be prevented.

3. 솔더링을 할 대에 접착력이 우수해진다.3. Excellent adhesive strength when soldering.

4. 납(Pb), 주석(Sn), 비스무스(Bi) 등이 솔더링 작업 후에 서로 융착되어 성능이 저하되고, 부스러지는 것을 니켈 도금을 행함으로써 미연에 방지할 수 있고, 열전 성능을 향상시킬 수 있다.4. Lead (Pb), tin (Sn), bismuth (Bi), etc. are fused to each other after the soldering operation, the performance is lowered, and the chipping can be prevented in advance by performing nickel plating, and the thermoelectric performance can be improved. have.

상기한 바와 같이 이루어진 본 발명은 세라믹 기판을 이용하여 하이브리드 IC 기판을 제조할 때에 접착제를 회로를 형성하는 금속판을 세라믹 기판에 부착하기 때문에 기존의 고온에서의 메탈라이징 방법이나 브레이징 방법에 비하여 생산성이 높아지고, 납 성분이 함유된 솔더링 페이스트를 이용하여 열전 반도체 소자를 고정시키지 않고 전도성 폴리머를 이용하여 고정시키기 때문에 환경 오염을 유발하지 않는 효과를 제공한다. 이상에서는 본 발명을 특정의 바람직한 실시예를 예로 들어 도시하고 설명하였으나, 본 발명은 상기한 실시예에 한정되지 아니하며 본 발명의 정신을 벗어나지 않는 범위 내에서 당해 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 다양한 변경과 수정이 가능할 것이다.According to the present invention made as described above, when manufacturing a hybrid IC substrate using a ceramic substrate, a metal plate forming a circuit with an adhesive is attached to the ceramic substrate, thereby increasing productivity compared to a metallization method or a brazing method at a high temperature. In addition, the soldering paste containing lead does not fix the thermoelectric semiconductor device, but does not fix the thermoelectric semiconductor device, thereby providing an effect of not causing environmental pollution. In the above, the present invention has been illustrated and described with reference to specific preferred embodiments, but the present invention is not limited to the above-described embodiments and the general knowledge in the technical field to which the present invention pertains without departing from the spirit of the present invention. Various changes and modifications will be made by those who possess.

Claims (10)

절연성 물질인 세라믹 소재를 이용한 기판을 준비하는 단계와;Preparing a substrate using a ceramic material which is an insulating material; 접착제를 세라믹 기판의 전체면에 도포하는 단계와;Applying an adhesive to the entire surface of the ceramic substrate; 금속판을 부착하는 단계와;Attaching a metal plate; 상기 금속판을 회로 패턴대로 에칭하는 단계와;Etching the metal plate according to a circuit pattern; 회로가 완성된 기판에 열전 반도체 소자를 부착할 위치를 형성하는 단계와;Forming a position to attach the thermoelectric semiconductor element to the substrate where the circuit is completed; 기판의 열전 반도체 소자가 부착되는 위치에 전도성 폴리머를 도포하는 단계와;Applying a conductive polymer to a position to which a thermoelectric semiconductor element of the substrate is attached; 기판에 부착되는 열전 반도체 소자의 접착 부위에 금속을 도금하는 단계와;Plating a metal on the bonding portion of the thermoelectric semiconductor element attached to the substrate; 기판의 열전 반도체 소자가 부착될 위치에 열전 반도체 소자를 위치시키고 솔더링리플로워를 이용하여 고정하는 단계로 이루어지는 것을 특징으로 하는 접착제를 이용한 하이브리드 IC용 기판 제조 방법.A method of manufacturing a substrate for a hybrid IC using an adhesive comprising a step of positioning the thermoelectric semiconductor element at a position to which the thermoelectric semiconductor element of the substrate is attached and fixing using a soldering reflower. 절연성 물질인 세라믹 소재를 이용한 기판을 준비하는 단계와;Preparing a substrate using a ceramic material which is an insulating material; 미리 준비한 패턴을 이용하여 형성하고자 하는 패턴대로 접착제를 도포하는 단계와;Applying an adhesive according to a pattern to be formed using a pattern prepared in advance; 세라믹 기판의 접착제가 도포된 부분에 회로 형태로 형성된 금속판을 부착하는 단계와;Attaching a metal plate formed in a circuit form to a portion of the ceramic substrate to which an adhesive is applied; 회로가 완성된 기판에 열전 반도체 소자를 부착할 위치를 형성하는 단계와;Forming a position to attach the thermoelectric semiconductor element to the substrate where the circuit is completed; 기판의 열전 반도체 소자가 부착되는 위치에 전도성 폴리머를 도포하는 단계와;Applying a conductive polymer to a position to which a thermoelectric semiconductor element of the substrate is attached; 기판에 부착되는 열전 반도체 소자의 접착 부위에 금속을 도금하는 단계와;Plating a metal on the bonding portion of the thermoelectric semiconductor element attached to the substrate; 기판의 열전 반도체 소자가 부착될 위치에 열전 반도체 소자를 위치시키고 솔더링리플로워를 이용하여 고정하는 단계로 이루어지는 것을 특징으로 하는 접착제를 이용한 하이브리드 IC용 기판 제조 방법.A method of manufacturing a substrate for a hybrid IC using an adhesive comprising a step of positioning the thermoelectric semiconductor element at a position to which the thermoelectric semiconductor element of the substrate is attached and fixing using a soldering reflower. 제 1항 또는 제 2항에 있어서, 상기 전도성 폴리머는 50∼60중량%의 폴리티오펜과, 20∼25중량%의 유기용매와, 10∼15중량%의 폴리우레탄과, 5∼7중량%의 폴리아크릴과, 1∼5중량%의 소포제 및 표면 평활제를 포함하는 기타 첨가제로 조성되는 것을 특징으로 하는 접착제를 이용한 하이브리드 IC용 기판 제조 방법.The conductive polymer according to claim 1 or 2, wherein the conductive polymer is 50 to 60% by weight of polythiophene, 20 to 25% by weight of organic solvent, 10 to 15% by weight of polyurethane, and 5 to 7% by weight. A method of manufacturing a substrate for a hybrid IC using an adhesive, which is composed of polyacrylic and other additives including 1 to 5% by weight of an antifoaming agent and a surface leveling agent. 제 1항 또는 제 2항에 있어서, 상기 접착제 위에 금속판을 부착하는 단계에서, 150∼200℃ 온도의 열을 가하면서 10∼30분 동안 1∼3kg/cm2의 압력을 가하면서 부착하는 것을 특징으로 하는 접착제를 이용한 하이브리드 IC용 기판 제조 방법.The method of claim 1 or 2, wherein in the step of attaching the metal plate on the adhesive, the adhesive is applied while applying a pressure of 1 to 3 kg / cm 2 for 10 to 30 minutes while applying heat at a temperature of 150 to 200 ° C. Hybrid IC board | substrate manufacturing method using adhesive. 제 1항 또는 제 2항에 있어서, 상기 접착제는 니트릴-페놀릭 레진계와 실케이트계 접착제 중에서 어느 한 접착제인 것을 특징으로 하는 접착제를 이용한 하이브리드 IC용 기판 제조 방법.The method of manufacturing a substrate for a hybrid IC using an adhesive according to claim 1 or 2, wherein the adhesive is any one of nitrile-phenolic resin and silicate adhesives. 제 1항에 있어서, 상기 접착제는 니트릴-페놀릭 레진계 접착제를 이용하여 테이프 형태로 가공되어 사용되는 것을 특징으로 하는 접착제를 이용한 하이브리드 IC용 기판 제조 방법.The method of claim 1, wherein the adhesive is processed into a tape using a nitrile-phenolic resin adhesive. 제 2항에 있어서, 상기 접착제는 실리케이트계 액상 형태의 접착제로 실크 인쇄 방법에 의하여 회로 패턴 형태로 세라믹 기판에 도포되는 것을 특징으로 하는 접착제를 이용한 하이브리드 IC용 기판 제조 방법.The method of claim 2, wherein the adhesive is a silicate-based liquid adhesive, which is applied to a ceramic substrate in a circuit pattern form by a silk printing method. 제 1항 또는 제 2항에 있어서, 상기 금속판은 구리와 니켈 중에서 어느 한 금속판인 것을 특징으로 하는 접착제를 이용한 하이브리드 IC용 기판 제조 방법.The method of manufacturing a substrate for a hybrid IC using an adhesive according to claim 1 or 2, wherein the metal plate is any one of copper and nickel. 제 1항 또는 제 2항에 있어서, 상기 금속판은 구리로 하고, 니켈과 금 중에서 어느 한 금속을 선택하여 도금하는 것을 특징으로 하는 접착제를 이용한 하이브리드 IC용 기판 제조 방법.The method of manufacturing a substrate for a hybrid IC using an adhesive according to claim 1 or 2, wherein the metal plate is made of copper, and any metal selected from nickel and gold is plated. 제 1항 또는 제 2항에 있어서, 상기 열전 반도체 소자의 접착 부위에 대한 도금은 도금 부위에 대하여 세척하는 단계와; 도금 부위의 표면을 에칭하여 앵커홀을 형성하는 단계와; 도금 부위를 세척하는 단계와; 팔라듐 촉매를 부여하는 단계와; 세척하는 단계와; 무전해 도금법으로 니켈 도금과 니켈/금 도금 중에서 어느한가지로 도금하는 단계로 이루어지는 것을 특징으로 하는 접착제를 이용한 하이브리드 IC용 기판 제조 방법.The method according to claim 1 or 2, wherein the plating of the bonding site of the thermoelectric semiconductor device is performed on the plating site; Etching the surface of the plating site to form an anchor hole; Washing the plating site; Imparting a palladium catalyst; Washing; A method for manufacturing a hybrid IC substrate using an adhesive, comprising the step of plating with any one of nickel plating and nickel / gold plating by an electroless plating method.
KR1020000067173A 2000-11-13 2000-11-13 Fabricating Method of Board for Hybrid IC Using Bonding Paste KR100352229B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000067173A KR100352229B1 (en) 2000-11-13 2000-11-13 Fabricating Method of Board for Hybrid IC Using Bonding Paste

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000067173A KR100352229B1 (en) 2000-11-13 2000-11-13 Fabricating Method of Board for Hybrid IC Using Bonding Paste

Publications (2)

Publication Number Publication Date
KR20020037155A KR20020037155A (en) 2002-05-18
KR100352229B1 true KR100352229B1 (en) 2002-09-12

Family

ID=19698645

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000067173A KR100352229B1 (en) 2000-11-13 2000-11-13 Fabricating Method of Board for Hybrid IC Using Bonding Paste

Country Status (1)

Country Link
KR (1) KR100352229B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100772201B1 (en) * 2006-05-26 2007-11-01 김성완 Thermoelectric element module

Also Published As

Publication number Publication date
KR20020037155A (en) 2002-05-18

Similar Documents

Publication Publication Date Title
US4024631A (en) Printed circuit board plating process
CN101810063B (en) Multilayer printed wiring board and method for manufacturing multilayer printed wiring board
JP2003338516A (en) Semiconductor device and method of manufacturing the same
JPS6227393A (en) Formation of copper film on ceramic substrate
KR20020040597A (en) Laminated structure for electronic equipment and method of electroless gold plating
KR100352229B1 (en) Fabricating Method of Board for Hybrid IC Using Bonding Paste
JPH022948B2 (en)
KR100373315B1 (en) Fabricating Method of Board for Hybrid IC Using Conductive Polymer Composition
JPH02294486A (en) Electroless plating method
JP2000012605A (en) Method for producing electrode part of semiconductor chip
JPH03264678A (en) Copper powder for conductive paste
JPH04144190A (en) Circuit board and manufacture thereof
JPS6056073A (en) Method for coating ceramic substrate with partially thick gold film
JP5691527B2 (en) Wiring board surface treatment method and wiring board treated by this surface treatment method
JP2000252380A (en) Solder connecting pad and substrate for placing semiconductor using the solder connecting pad
JPH0621601A (en) Printed circuit board, and fabrication and connection thereof
KR100661739B1 (en) Surface treatment of flecxible printed circuit board
JP3630398B2 (en) Manufacturing method of film carrier tape for mounting electronic components
JP4645114B2 (en) Wiring board manufacturing method
JPH07263493A (en) Chip mounting method
JPH11322455A (en) Ceramics/metal bonded body and its production
JPH0426560B2 (en)
JP2512709B2 (en) Connection sheet
JP3801334B2 (en) Semiconductor device mounting substrate and manufacturing method thereof
JPS5892293A (en) Circuit board and method of producing same

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070828

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee