KR100349917B1 - 플라즈마 표시 패널의 구동 방법 - Google Patents

Abstract

본 발명은 어드레스 구동과 서스테인 구동이 중첩되어 작동하는 어드레스 디스플레이 중첩 구동 방식을 이용한 플라즈마 표시 패널의 구동 방법을 기재한다. 본 발명에 따른 플라즈마 표시 패널의 구동 방법은, 주사구동IC의 데이터 시프트 주파수를 높이지 않고 많은 계조 비트를 구현하거나 혹은 주사구동IC의 개수를 절감할 수 있도록 주사구동IC를 두 개의 군으로 분류하여 시프트 클럭을 두 개로 인가하거나, 시프트 클럭의 인가 구간을 선별하는 기능의 로직이 추가되어 라인에 대해 필요한 시간에 시프트 클럭이 인가되도록 한다. 이는 주사구동IC가 주사하는 전극의 수와 주사구동IC로 인가되는 시프트 클럭의 펄스 수가 동일한 점에 착안한 것이다.

Description

플라즈마 표시 패널의 구동 방법{Method for driving a plasma display panel}

본 발명은 어드레스 구동과 서스테인 구동이 중첩되어 작동하는 어드레스 디스플레이 중첩 구동 방식을 이용한 플라즈마 표시 패널의 구동 방법(Method for driving a plasma display panel)에 관한 것이다.

플라즈마 표시 패널(Plasma display panel)은 복수개의 방전관을 매트릭스(matrix) 형상으로 배열하여 이를 선택적으로 발광시킴으로써 전기 신호로 입력된 화상 데이타(data)를 복원시키는 표시 소자(display device)의 한 종류이다. 이 플라즈마 표시 패널(plasma display panel)의 구동 방식은 방전을 유지시키기 위하여 인가하는 전압이 시간에 따라 극성이 변화하는가의 여부에 따라 크게 DC 구동방식과 AC 구동방식으로 나누어진다.

도 1은 일반적인 교류형 면방전 플라즈마 표시 패널의 기본 구조를 나타낸다. 도시된 바와 같이, AC형 면방전 플라즈마 표시 패널은 전면 유리 기판(11)과 배면 유리 기판(17)의 속에 방전공간(15)을 형성한다. AC형 면방전 플라즈마 표시 패널은 방전을 유지 시키는 방전유지전극(12)이 유전체층(13)에 의해 내재되어 있어 전기적으로 방전공간(15)과 격리된다. 이 경우 방전은 잘 알려진 벽전하효과에 의하여 유지된다. 이와 같은 면방전 구조에서는 전면 기판(11) 상에 나란히 형성된 두 개의 방전유지전극(12)과 이에 교차하도록 배면 기판(17) 상에 설치된 어드레스 전극(16)이 구비된다. 이 구조에서는 어드레스 전극(16)과 방전유지전극(12) 사이에서 화소를 선택하는 어드레스 방전이 일어나고, 그 후 두 개의 방전유지전극(12)인 공통전극(X) 전극(12a)과 주사(Y) 전극(12b) 사이에서 영상신호를 표시하는 유지 방전이 일어난다.

도 2는 상용화된 AC형 3전극 면방전 플라즈마 방전 표시 패널의 개략적 분해 사시도이다. 배면 기판(17) 상에 형성된 격벽(18)에 의해 형성된 각 방전공간(15) 내에 하나의 어드레스 전극(16)과 그에 수직한 한 쌍의 주사전극(12)이 설치된다. 격벽(18)은 방전공간(15)을 형성하는 기능과 함께 방전시 발생한 공간전하 및 자외선을 차단하여 인접한 화소에서 크로스토크(cross talk)가 발생하는 것을 방지하는 역할을 한다. 이러한 단위구조를 하나의 기판 위에 매트릭스 형상으로 복수개 형성하고 각 단위구조에 형광물질을 도포하여 하나의 화소를 구성하고 이 화소들이 모여서 하나의 플라즈마 디스플레이 패널이 된다. 플라즈마 표시 패널이 칼라 표시 소자로서의 성능을 나타내기 위해서는 방전시 발생하는 자외선에 의해 여기되어 적, 청, 녹색의 가시광선을 각각 방출하는 형광물질(19)이 도포되는데, 이는 방전 공간 내에 적, 청, 녹색의 빛깔을 내는 형광물질(19)이 순차적으로 반복하여 나열되도록 도포된다.

도 3은 도 2의 상용화된 AC형 3전극 면방전 플라즈마 표시 패널의 전극 결선도이다. 수평방향으로 마주보며 평행한 두 전극쌍과 이에 수직인 전극들로 구성되어 있다. 여기서, 480개의 수평전극쌍들로 이루어진 방전유지전극(12)들 중 공통으로 결선되어 있는 전극들이 공통전극(X전극)이며, 또 한쪽의 전극들은 주사전극(Y전극)이다. 공통전극 즉 X전극(12a)은 모두 공통으로 결선되어 방전유지펄스를 포함하여 전부 동일한 파형의 전압 신호가 인가된다. 그러므로 방전유지전극의 주사신호는 주사전극 즉 Y전극(12b)에 인가되어 Y 전극(12b)과 어드레스 전극(6) 사이에서 어드레싱(addressing)이 일어나게 되고, 또한 Y전극(12b)과 X 전극(12a) 사이에는 방전유지펄스가 인가되어 표시방전이 유지된다.

이와 같이 형광물질이 도포된 플라즈마 표시 패널이 칼라 영상 표시기로서의 성능을 발휘하기 위해서는 다계조(gray scale) 표시를 할 수 있어야 하는데, 현재에는 크게 1 프레임의 화상을 복수개의 보조 필드로 나누어 어드레스 구동과 방전유지구동을 시분할하여 구동하는 다계조(gray scale) 표시 방법(ADS; address divisional sustain) 및 어드레스 구동과 방전유지구동을 동시에 진행하여 다계조를 표시하는 방법(AWD; address while driving)이 사용되고 있다. AWD 방식의 특수한 예로 본 출원이 제안한 바 있는 어드레스 디스플레이 중첩 구동(MAoD; Multiple Address overlapping Driving method)법도 있다. 어드레스 디스플레이 중첩(MAoD) 구동법에서는 그 구동 특성상 Y전극을 제1주사전극으로, X전극을 제2주사전극으로 부른다.

도 4는 ADS 방식에 의한 AC형 플라즈마 방전 표시 패널의 계조 표시 방법을 설명하기 위한 도면이다. 도시된 바와 같이, AC형 플라즈마 표시 패널의 다계조 표시 방법은 한 프레임(Frame)의 화상을 여러개의 보조 필드로 나누고 있으며, 각 보조필드 마다 어드레스(address) 기간과 표시방전유지기간으로 분리되어 구성되어 있다. 여기서는, 6비트(bit) 계조 구현 방법이 설명되고 있는데, 각 프레임의 화상을 6개의 보조 필드(subfild)로 시분할하여 2⁶=64개의 계조를 표시하는 방법이 채택되고 있다. 각 보조field 마다 어드레스 기간(A1, A2,..A6)과 방전유지기간(S1, S2, S3,...S6)으로 분리되어 구성되어 있다. 여기서, 어드레스 기간(A1, A2,..A6)에 표시 패널의 화소를 선택하고, 방전유지기간(S1, S2, S3,...S6)의 조합으로 어드레스 기간에 선택된 화소의 계조를 표시하게 된다. 방전유지기간의 상대적인 길이가 시각 기능에 의해 밝기의 배로 나타나는 점을 이용하여 계조를 표현하게 된다. 즉, 제1보조 필드(SF1) 내지 제6보조 필드(SF6)의 유지 방전 기간(S1~S6)의 시간비가 1:2:4:8:16:32 이므로, 이 방법으로 총 2⁶=64 개의 계조를 표시할 수 있는데, 480개의 주사라인(Y1, Y2,...,Y480)으로 구성된 플라즈마 표시 패널에서 선택된 화소의 계조는 0레벨부터 63레벨 까지 총 64개의 계조를 만들게 된다.

도 5는 상용화된 AC형 플라즈마 표시 패널(Plasma Display Panel)의 구동 신호의 일반적인 파형도로서, 도 4의 어드레스(ddress)·디스플레이(display) 분리(ADS) 구동 방법으로 영상을 구현하는 방법 즉 구동 신호들을 보여준다. 도 5에서 A는 어드레스 전극들에 인가되는 구동 신호이고, X는 공통 전극(X전극; 12a)에 인가되는 구동 신호이며, Y1~Y480은 각각 Y 전극들(12b)에 인가되는 구동 신호들이다. 도 5에는 제1서브필드(SF1)의 신호만 도시되어 있다. A1은 제1어드레스 기간을 나타내며, S1은 제1방전 유지 기간을 나타낸다. 어드레스 기간(제1어드레스 기간)은 전면소거기간(A11), 기입기간(A12) 및 전면소거기간(A13)의 소거 기간과 실제로 화소를 선택하는 실제 어드레스기간(A14)으로 구성된다. 전면 소거 기간(A11)은 정확한 계조 표시를 위하여 공통(X) 전극(12a)에 전면소거펄스(22a)를 인가하여 강한 방전을 일으켜 이전의 방전에 의해 생성된 벽전하를 소거함으로써 다음 보조 필드의 동작을 원활하게 한다(제1단계). 다음에 전면쓰기기간(A12) 및 전면소거기간(A13)은 어드레스 펄스 전압(21)을 낮추기 위하여 Y 전극(12b)에 전면쓰기펄스(23)에 인가하고 X 전극(12a)에 전면소거펄스(22b)를 인가하여 전면 쓰기 방전 및 전면 소거 방전을 각각 일으켜 방전공간(15) 내의 벽전하량을 제어한다(제2,3단계). 다음에 어드레스 기간(A14)은 교차된 어드레스 전극(16)과 주사전극(12b)의 사이에 어드레스 펄스(데이타 펄스, data pulse; 21)에 의한 선택적 방전에 의해서 플라즈마 표시 패널의 전화면 중 선택된 장소에 전기 신호화된 정보를 써넣는 작용을 한다(제4단계). 다음에 방전유지기간(S1)은 연속된 방전유지펄스(25)에 의한 방전으로서, 실제 화면상에 영상 정보를 구현하기 위하여 표시 방전을 주어진 시간동안 유지시키는 기간이다.

이상과 같이, 소거 기간은 정확한 계조 표시를 위하여 약한 방전을 일으켜 이전의 방전에 의한 벽전하를 소거하여 다음 보조 필드의 동작을 원활하게 한다. 어드레스 기간은 교차된 어드레스 전극과 주사 전극의 사이에 기입 펄스에 의한 선택적 방전에 의해서 플라즈마 디스플레이 패널의 전화면 중 선택된 장소의 주사 전극에 벽전하를 형성시켜 전기 신호화된 정보를 써 넣는 기간이다. 표시 방전 유지 기간은 연속된 표시 방전 유지 펄스에 의한 방전이 발생하는 기간으로서, 실제 화면상에 영상 정보를 구현하는 발광이 이루어지는 기간이다.

그러나 이와 같이 상용화된 플라즈마 표시 패널의 계조구현방법은 어드레스 방전과 유지 방전을 분리하여 구동하는 방법을 적용한 관계로 방전유지기간은 6 비트(bit) 계조의 NTSC급 기준으로 1 프레임(frame) 영상 표시 기간의 30% 이하 밖에 할당되지 못한다. 그러므로 휘도가 매우 낮아 일반적인 표시 소자로서는 커다란 제약이 되어왔다. 더욱이, 도시된 바와 같이 표시 유지 방전에 할당된 시간은 주사선 수가 늘수록, 즉 기입하는데 걸리는 시간이 길어질 수록 짧아진다. 그렇기 때문에 고해상도 일수록 전체 휘도를 저하시키는 문제가 일어날 수 있다. 특히, HD(High Definition)급의 표시소자에 적용할 경우 유지 방전 기간은 현재의 1/2 수준으로 낮아져 휘도 저하가 더욱 심화하게 된다. 또한 계조의 단계를 증가시키면 방전유지기간은 더욱 줄어들어 휘도의 감소는 더욱 심하게 나타난다. 이에 휘도성능을 향상시키기 위하여 방전 유지 펄스의 주파수를 크게하고 방전유지펄스의 폭을 좁게하여 1 서브필드(sub-field)내에 상대적으로 많은 펄스 열을 집어넣는 방법을 고안하여 왔다. 방전유지펄스의 주파수를 크게하는 경우에는 시간적으로 방전유지펄스 열이 인접하게 되어 선행된 펄스가 일으킨 방전에 의한 공간 전하가 바로 다음 방전의 방전 특성에 영향을 미쳐 방전이 불안정해짐으로 인해 휘도상승은 포화특성을 가지게 된다. 또한 방전유지펄스의 폭을 작게하는 경우에는 방전직후 발생한 공간전하를 벽전하로 전환할 수 있는 시간이 상대적으로 짧아져 결과적으로 방전유지전압을 상승시키게 된다.

이러한 문제점을 회피하기 위하여, 어드레스 방전과 유지 방전을 분리하여 구동하는 대신에, 도 6에 도시된 바와 같은 전화면 동시 어드레스 방전 및 유지 방전 구현(AWD) 방법이 있다. 이 방법에서의 계조 표시는 도 6에 도시된 바와 같이, 보조 프레임(SF1 내지 SF8)을 분할하여 1TV 프레임 전체를 유지 방전에 사용하는 방법으로서, 각 서브 필드는 주사 라인별로 독립적으로 배치되므로, 인접 라인이 유지방전 동작을 수행중인 구간에서도 특정 라인은 소거 및 기입동작과 유지방전 동작중 하나의 동작을 설계에 따라 수행한다. 이 동작은 유지방전 펄스가 인가되고 다음 유지방전 펄스가 인가되기 전까지의 시간을 이용, 이 시간에 기입 펄스 및 소거 펄스를 인가할 수 있도록 한다. 그러나 이 방법은 어드레스 펄스를 방전유지펄스와 방전유지펄스의 사이에 삽입함으로 어드레스 펄스의 삽입 타이밍을 결정하는데 많은 제약이 있다. 그러므로 실제 표시 가능한 주사선 수에는 제한이 있어 이 역시 고화질(HD) 수준의 구동에는 많은 무리가 따르게 된다. 그러므로 이의 극복을 위해서는 배속 구동, 3배속 구동등의 고속 구동을 하여야 하는데 이 경우도 앞에서서술한 바와 같이 주파수 상승에 의한 방전 불안정 및 방전유지펄스 폭의 축소에 의한 방전 유지 전압의 상승 등을 피할 수는 없다.

이러한 점을 개선하기 위하여 본 출원인에 의해 제안된 것이 도 7에 도시된 바와 같은 어드레스 디스플레이 중첩 구동법(MAoD; Multiple Address overlapping Driving method)법으로 일실시예이다. 그 특징은 각 어드레스 포켓과 동기된 주사펄스군의 주사펄스는 유지방전 펄스와 유지방전 펄스 사이에 존재하는 임의의 전위를 가지는 바이어스 펄스 위에 존재한다. 이 때 제2주사전극(X전극 즉 공통전극)은 유지방전 펄스군과 유지 방전 펄스군 사이의 시간에 어드레스 포켓이 존재하는 구간에서 일정한 전위를 지닌다. 도 7은 그 기입동작을 자세히 보여준다. 부재번호 500와 부재번호 400의 펄스에 의해서 휴지기간을 지나온 후에 부재번호 400의 바이어스 펄스와 동기되어서 공통전극(X 전극)에 부재번호 700의 바이어스 전압이 인가된다. 이후 부재번호 400의 바이어스 펄스의 전압을 기준 전위로 부재번호 600의 스캔 펄스가 인가된다. 이 스캔 펄스와 동기되어서 어드레스 전극에는 어드레스 펄스(미도시)가 인가된다. 부재번호 600의 스캔 펄스에 의해서 기입동작이 이루어진 방전셀은 이어서 인가되는 부재번호 100의 방전유지펄스에 의해서 표시방전이 유지된다. 이 표시방전의 유지는 소거 펄스에 의한 소거 동작이 있기전 까지 계속된다.

도 8은 도 7에서 설명된 MAoD법을 실제로 3전극 AC 플라즈마 표시 패널에 적용하는 실시예를 나타낸다. 이 실시예는 도 7의 전극 구동 파형을 사용한다. 도면에는 편의상 8개의 전극 라인에 대한 구동 파형만 도시하며, 나머지 전극 라인에 대한 구동 파형은 이들 표시된 구동 파형과 유사하므로 생략한다. 8개의 전극 라인은 크게 4개의 라인을 기준으로 2개의 전극군으로 나누어진다. 이 라인은 실제 패널의 라인 수를 의미하는 것이 아니고 각 서브필드에 할당된 배치 관계를 보여준다. 그렇기 때문에 이 파형은 패널의 라인에 의해 순차적을 구사되어지는 것이 아니라 각 서브필드의 배치 관계에 따라서 순차적으로 주사되어지는 파형이다. 도면에서 알 수 있듯이, 소거펄스(300)의 위치는 항상 일정한 영역에 할당되도록 되어있다. 제 1주사전극에 인가된 주사 펄스 및 바이어스 전압 인가 펄스와 동기되어서 제2주사전극(X전극)에 바이어스 펄스(700)가 인가된다. 여기서 제2주사전극(X전극)의 바이어스 펄스(700)는 어드레스 동작시에 발생한 방전에 의한 공간전하를 제2주사전극에 음전하의 형태로 만들어주어, 공간전하가 다른 라인으로 이동하여 발생하는 간섭현상(Crosstalk)를 억제하는 역할을 한다.

이 실시예에서 방전유지펄스의 파형은 Y전극에 인가하는 방전유지펄스의 종료(시작)와 X전극에 인가하는 방전유지펄스의 시작(종료) 시각이 일치하거나 혹은 방전유지펄스와 X전극에 인가하는 방전유지펄스 사이의 시간이 비대칭이다. 도 8에서는 Y전극에 방전유지펄스를 인가한 후에 바로 X전극에 방전유지펄스를 인가함으로써 방전유지펄스 간에 시간적 여유를 두지 않는 것을 특징으로 한다. X전극에 방전유지펄스를 인가한 후에는 소거펄스가 인가될 수 있는 시간적인 여유를 형성해둔 다음 Y전극에 바이어스 전압 펄스를 인가한다. Y전극에 인가하는 바이어스 전압은 방전유지펄스와 마찬가지로 전 서브필드 영역에 걸쳐서 중단없이 인가되는 것을 특징으로 한다. 이렇게 중단없이 인가함으로써 드라이버 구성시에 스위칭 소자의 라인별 스위칭을 없애서 개별 스위칭 소자의 수를 줄일 수 있으며, 구성도 용이해진다. X전극에는 어드레스 동작이 일어나는 방전유지펄스 사이의 기간에 바이어스 전압(700)을 인가해준다. 이 바이어스 전압(700)은 소거 전압(300)이 할당된 위치가 끝난 후부터 첫 번째 스캔 펄스(600)가 인가되기 전까지 "온"이 되어서 마지막 스캔 펄스(600)가 인가된 후부터 첫 방전유지펄스(100)가 인가되기 전에 "오프"된다.

도 9은 상용되고 있는 ADS 방식의 주사구동 IC의 주사펄스 제어 방법을 나타낸 도면이다. 주사구동IC에는 IC 출력수와 동일한 개수 이상의 FET가 집적되어 있고, FET S/W 데이터 시프트 레지스터와 FET 스위칭에 필요한 구동단 회로들이 집적되어 있다. 주사구동 IC에 각 FET의 ON/OFF 상태 및 ON/OFF의 유지 시간들에 대한 참조 신호들을 주기적으로 인가함으로써, IC의 출력을 제어할 수 있다. 상용되고 있는 어드레스 디스플레이 분리(ADS)구동법을 이용해 플라즈마 디스플레이 패널을 구동시키는 회로 시스템에 사용되는 모든 주사전극용 스캔 드라이버 IC는 단일한 종류의 5V 제어신호를 이용한다.

도 10은 어드레스 디스플레이 중첩(MAoD) 구동 방식의 주사구동 IC의 주사펄스 제어 방법을 나타낸 도면이다. MAoD 방식을 이용해 플라즈마 디스플레이 패널을 구동시키는 회로 시스템에서는 데이터 시프트 속도가 빨라야 할 필요가 있기 때문에, 단일한 제어신호를 이용하는 방법으로는 데이터 시프트 속도가 높은 주사구동 IC를 채용하는 것이 유일한 방법이었다. 데이터 시프트 속도의 한계에 의해 주사구동IC를 많이 사용하여야 할 경우도 생기고, 데이터 시프트 속도가 높은 주사구동 IC는 고가이기 때문에 제조 단가를 증가시키는 단점이 있으며, 데이터 시프트 속도가 높은 반면, 전압 특성 등의 동작 안정성이 떨어지는 특성을 보여주고 있어서,어드레스 디스플레이 중첩(MAoD) 구동법을 높은 해상도의 플라즈마 표시 패널용 시스템에 적용하여 상용화 하기에는 어려움이 있다. 결국 낮은 데이터 시프트 속도를 가지는 주사구동 IC를 이용하여 빠른 데이터 시프트 동작을 수행하는 효과를 가지도록 주사구동 IC를 제어하는 것이 필요하다.

본 발명은 상기와 같은 문제점을 개선하고자 창안한 것으로, 유지방전 펄스의 휴지기에 주사펄스와 어드레스 펄스를 인가하여 어드레스 동작을 수행하고, 소거펄스를 인가하여 소거동작을 수행하되, 전체 화면에 대한 복수의 어드레스 펄스를 1-TV 필드로 부터 복수개로 나누어진 각 어드레스 포켓(구간)마다 반복적으로 인가하는 것을 특징으로하는 어드레스 디스플레이 중첩 구동법에 있어서, 복수개의 시프트 클럭과 이에 대응하는 개수의 주사펄스를 인가하여 주사구동 IC를 효율적으로 제어하는 플라즈마 표시 패널의 구동 방법을 제공하는데 그 목적이 있다.

도 1은 일반적인 AC형 면방전구조 플라즈마 표시 패널의 개략적 수직 단면도,

도 2는 도 1의 AC형 면방전구조 플라즈마 표시 패널의 분해 사시도.

도 3은 도 1의 AC형 면방전 구조 플라즈마 표시 패널의 계조 표시 방법을 설명하기 위한 설명도,

도 4는 종래의 AC형 면방전구조 플라즈마 표시 패널의 전극 결선 구조를 나타내는 도면,

도 5는 도 4의 AC형 면방전 플라즈마 표시 패널의 전극 결선 구조에 따른 구동 신호의 파형도,

도 6은 어드레스 전극 및 주사 전극 동시 구동 방식의 구동 설명도,

도 7은 도 6의 어드레스 전극 및 주사 전극 동시 구동 방식에서 바이어스 펄스 및 주사 펄스 인가 방법을 설명하기 위한 설명도,

도 8은 도 7의 바이어스 펄스 및 주사 펄스 인가 방법을 이용한 어드레스 디스플레이 중첩 구동 방법의 타이밍도,

도 9은 일반적인 ADS 방식의 주사구동 IC의 주사펄스 제어 방법을 나타낸 도면,

도 10은 본 출원인에 의해 출원된 MAoD 구동법의 주사방법을 개략적으로 설명하는 도면,

도 11 및 도 12는 각각 본 발명에 따른 플라즈마 표시 패널의 구동 방법의 제1실시예 및 제2실시예를 나타내는 도면으로, 주사구동 IC의 제어 신호 인가 방법을 나타낸 도면,

도 13은 본 발명의 제1실시예(도 11 참조)로서 복수의 시프트 클럭을 효과적으로 이용하기 위하여 제1주사전극을 두 개의 군으로 분류한 것과 이에 따른 두 개의 시프트 클럭 인가법을 개념적으로 나타낸 도면,

도 14는 본 발명에 따른 플라즈마 표시 패널의 구동법에서 두 종류의 시프트 클럭이 인가될 경우에 주사라인이 증가하는 원리를 보여주는 도면,

도 15는 본 발명의 제3실시예로서 선택적 시프트 클럭 인가 방법을 나타낸 타이밍도,

도 16은 도 15의 제3실시예에서 각각의 주사구동IC가 주사 동작을 하는 경우에 한해서 선택적으로 시프트 클럭을 인가하는 방법을 설명하는 도면,

도 17은 도 15의 제3실시예에서 선택 신호와 기준클럭을 AND하여 시프트 클럭을 만들어내는 방법을 설명하는 도면,

그리고 도 18은 본 발명의 실시예들을 구현하기 위한 로직部의 블럭 다이어그램을 나타낸다.

<도면의 주요부분에 대한 부호의 설명>

11. 전면 유리 기판 12. 방전유지전극

13. 유전층 15. 방전공간

16. 어드레스 전극 17. 배면 유리 기판

18. 격벽 19. 형광체층

21. 어드레스 펄스 22a. 전면소거펄스

22b. 전면소거펄스 23. 전면쓰기펄스

25. 방전유지펄스 24. 주사펄스

100. 방전유지펄스 200. 바이어스펄스

300. 소거 펄스 400. 바이어스펄스

500. 방전유지펄스 600. 주사 펄스

700. 바이어스펄스

상기와 같은 목적을 달성하기 위하여 본 발명에 따른 플라즈마 표시 패널의 구동 방법은, 일정한 간격을 두고 서로 대향하는 두 기판의 일측 대향면 상에 서로 평행한 제1전극 및 제2전극의 전극쌍들이 스트라이프 상으로 복수개 배치되고, 상기 두 기판의 타측 대향면 상에 상기 제1전극 및 제2전극의 전극쌍들과 교차하는 방향의 스트라이프 상으로 데이타 전극들이 복수개 배치된 매트릭스 AC형 3전극 면방전 플라즈마 표시 패널에서, 상기 제1전극 및 제2전극의 전극쌍에서, 상기 제1전극들은 각각 개별적으로 설치하여 제1주사전극이라 하고, 상기 제2전극들은 공통으로 결선하여 제2주사전극이라 할 때, 이들 제1주사전극들 및 제2주사전극을 구동하는 주사구동 IC들을 구비하여, 적어도 하나의 상기 제1주사전극과 적어도 하나의 상기 데이타 전극에 펄스 전압을 인가하여 이들의 교차지점에 방전을 일으켜 벽전하를 형성하는 어드레스 동작과, 시간적으로 상기 벽전하 형성 방전이 일어난 다음에 상기 벽전하가 형성된 지점을 지나는 한쌍의 상기 제1주사전극 및 제2주사전극전극 사이에 펄스 전압을 인가하여 상기 벽전하가 형성된 지점에서만 방전이 일어나도록 하는 방전 유지 동작을 갖되, 상기 어드레스 동작 기간과 상기 방전 유지 동작 기간이 상기 플라즈마 디스플레이 패널의 계조를 나타내기 위하여 각 필드의 화상을 유지 방전의 주기가 서로 다른 복수개의 서브 필드들로 구성한 다음 이 서브필드들을 선택적으로 구현되도록 함에 있어, 상기 각 서브필드를 구성하는 유지방전 동작 기간 중에 상기 어드레스 동작 기간이 중첩되는 어드레스 디스플레이 중첩 구동 방법에 있어서, (가) 서로 교번되어 인가되는 상기 제1주사전극들 및 제2주사전극들에 인가되는 방전유지펄스들 사이에 확보된 시간적 여유 기간 내에 복수개의 데이터로 구성된 어드레스 포켓을 설정하되, 각각의 어드레스 포켓의 데이터를 복수개의 각 서브필드의 포켓으로 할당하여 어드레싱하면서, 상기 각 어드레스 포켓의 복수개의 데이터 각각에 동기되도록 상기 복수개의 제1주사전극들 각각에 하나의 주사펄스를 인가하되, 이들 주사펄스들은 상기 방전유지펄스와 방전유지펄스 사이에 인가하는 소정 전위의 제1바이어스 펄스 상에 존재하도록 인가하는 단계; (나) 상기 각 제2주사전극들에는 방전유지펄스와 방전유지펄스 사이에 존재하는 상기 어드레스 포켓 기간이 존재하는 기간에 소정 전압의 제2바이어스 펄스를상기 제1바이어스 펄스의 폭과 다른 폭으로 인가하는 단계; 및 (다) 상기 주사구동IC들을 제어하는 제어 신호가 상기 주사구동IC 전체에 걸쳐서 서로 다르게 인가하는 것을 특징으로 한다.

본 발명에 있어서, 상기 주사전극에 물리적으로 연결되어 있는 상기 주사구동IC의 제어신호의 일부를 이루는 데이타 시프트 클럭이 복수개 형성되어 상기 각 필드 내에서 각기 서로 다른 시간적 위치에 인가하되, 상기 주사구동IC를 두 종류로 구분하고, 두 가지의 데이터 시프트 클럭을 마련하여 상기 각 필드 내에서 서로 다른 시간적 위치에 인가되거나, 혹은 상기 주사구동IC 마다 서로 다른 시프트 클럭을 인가하되, 그 시프트 클럭은 각 계조 비트에 해당하는 주사 펄스의 시간적 위치에 동기하여 선택적으로 인가되는 것이 바람직하다.

이하 도면을 참조하면서 본 발명에 따른 플라즈마 표시 패널의 구동 방법을 상세하게 설명한다.

본 발명은 일반적인 3전극 면방전 구조 AC형 플라즈마 표시 패널에 대하여 제1주사전극(Y전극)에 인가하는 유지방전 펄스와 제2주사전극(X전극)에 인가하는 유지방전 펄스의 사이 시간 동안 즉 방전유지펄스의 휴지기에 주사펄스와 어드레스 펄스를 인가하여 어드레스 동작을 수행하고 소거펄스를 인가하여 소거동작을 수행하되, 이 방전유지펄스의 휴지기에 균일한 벽전하 및 공간전하 특성을 유지하도록 하는 시간을 확보하기 위하여, 제1주사전극에 인가하는 유지방전 펄스와 제2주사전극에 인가하는 유지방전 펄스를 각각 서로 180。이하의 위상 차를 지니도록 하여 인가하고, 복수개의 서스테인 펄스를 하나의 군으로 묶어서 확보된 시간적 공간내의 여유 공간 안에 복수개의 데이터 펄스로 구성된 어드레스 포켓을 설정하고, 개개의 어드레스 포켓안에 위치하는 데이터를 1-TV 필드에 맞추어 복수개로 할당된 각 서브 필드의 포켓과 일정한 규칙에 의해 맞추어 배치하여 어드레싱하는 어드레스 디스플레이 중첩(MAoD) 구동법에 있어서, 복수개의 시프트 클럭과 이에 대응하는 수의 주사펄스를 각각의 제1주사전극 라인을 통해 주사함으로써 낮은 데이터 시프트 속도를 갖는 주사구동 IC를 효율적으로 제어하는 것을 특징으로 한다.

즉, 어드레스 디스플레이 중첩 구동법에서는 유지방전과 유지방전의 사이 구간(이하 휴지기)에 초기화 동작 및 기입 동작을 수행하는 펄스전압을 인가하므로 전체 타이밍 상에서 유지방전 구간을 90% 이상 확보할 수 있다. 이러한 어드레스 디스플레이 중첩 구동법을 구현함에 있어서, 플라즈마 디스플레이 패널을 구동하는 전체의 회로 시스템 중 주사전극에 접속되어 사용되는 주사구동IC를 제어하기 위해 주사펄스가 인가되는 주사 전극을 복수개의 그룹으로 분류하고, 1-TV 필드내에 그룹별로 서로 다르게 정해진 구간에 시프트 클럭을 인가하는 것을 특징으로 한다.

도 11 및 도 12는 각각 본 발명에 따른 플라즈마 표시 패널의 구동 방법의 제1실시예 및 제2실시예를 나타내는 도면으로, 주사구동 IC의 제어 신호 인가 방법을 나타낸 도면이다.

어드레스 디스플레이 중첩(MAoD) 구동법에서는 Y전극과 X전극을 모두 주사하여야 하기 때문에, 각각 제1주사전극과 제2주사전극이라 칭하기로 한 바 있다. 이는 어드레스 디스플레이 분리(ADS) 구동법에서 Y전극과 X전극을 각각 주사전극과 공통전극으로 칭하는 것과 다르다. 본 구동법에서는 제1주사전극에 주사되는 주사펄스에 있어서 서브필드 별로 할당되어 있는 1-TV 필드 동안의 시간적 위치가 물리적 주사라인 마다 모두 다르며, 제1주사전극에 인가되는 주사펄스의 1-TV 필드 내 시간적 위치에 따라 제2주사 전극에 바이어스 전압이 인가되어야 하므로, 제2주사전극에도 역시 라인별 주사 동작이 필요하게 된다. 제2주사전극을 통해 주사되는 펄스는 그 폭이 제1주사전극의 주사 펄스에 비해 넓어서 제1주사전극의 주사펄스에 비해서 데이터를 시프트하는 시간을 확보하기가 용이하다. 제1주사전극 펄스는 한 어드레스 포켓 안에 4개의 자리로 인가되며, 이를 1-TV 필드에 걸쳐서 합산하면 4*4*248=3968 개의 자리가 되고, 1-TV 필드 기간을 16.67ms라고 하면 유지방전펄스 기간과 소거방전펄스 기간을 뺀 시간을 3968로 나눌 때, 제1주사전극 펄스는 그 폭이 1.4㎲~1.6㎲의 폭을 가진 채로 인가되어야 함을 알 수 있다. 결국 제1주사전극 펄스에 대한 데이터 신호가 스캔 드라이버 IC에 입력될 때, 시프트할 수 있는 라인의 수가 시프트 클럭과 연동하여 제한되는데, 본 발명에서는 주사구동 IC의 수, 혹은 시프트 클럭을 증가시키지 않고도 하나의 주사구동 IC가 많은 수의 라인에 대해 스캔 동작을 수행할 수 있도록 복수의 시프트 클럭을 인가하는 방법을 사용한다. 도 11의 제1실시예는 주사구동 IC에 2개의 시프트 클럭을 인가하여 2개의 주사펄스로 제어하고, 도 12의 제2실시예는 주사구동 IC에 3개의 시프트 클럭을 인가하여 3개의 주사펄스로 제어한다.

도 13은 본 발명의 제1실시예(도 11 참조)로서 복수의 시프트 클럭을 효과적으로 이용하기 위하여 제1주사전극을 두 개의 군으로 분류한 것과 이에 따른 두 개의 시프트 클럭 인가법을 개념적으로 나타낸다. 우선, 어드레스 포켓 내의 주사펄스 시간적 인가 위치를 짝수라인 주사용과 홀수라인 주사용으로 나누어 할당한 다음, 제1주사전극 전체를 패널의 상단부부터 짝수 라인과 홀수 라인으로 구분한다. 이 후에 주사구동IC를 각각 짝수 라인용과 홀수 라인용으로 설정하고, 설정된 두 부류의 주사구동IC에 서로 다른 두 종류의 시프트 클럭을 각각 입력한다.

도 14는 본 발명에 따른 플라즈마 표시 패널의 구동법에서 사용되는 파형도의 도해를 통해서, 두 종류의 시프트 클럭이 인가될 경우에 주사라인이 증가하는 원리를 보여준다. 단일 종류의 시프트 클럭을 사용하는 경우와 비교해 보면, 많은 라인에 걸쳐 주사 동작이 가능한데, 이는 시프트 클럭의 개수가 주사라인 수와 동일하기 때문이다.

도 15는 본 발명의 제3실시예로서 선택적 시프트 클럭 인가 방법을 나타낸 도면이다. 고해상도의 플라즈마 표시 패널을 의사윤곽 등의 화질 저하 없이 구동시키기 위해서는 계조 비트도 늘려야 하고, 더욱 증가된 라인을 주사하여야 한다. 본 구동법에서는 이를 위해 어드레스 포켓의 시간을 조절해야 하는데, 시프트 클럭이 인가될 수 있는 기간은 계조에 의해 제한되지만, 시프트 클럭의 개수는 늘어야 하기 때문에 시프트 클럭의 개수를 단순히 두 가지로 인가해서는 많은 수량의 주사구동IC 사용이 불가피하게 된다. 이는 비용, 시스템 구성 측면에서 바람직하지 않다. 따라서, 제3실시예에서는 스캔 라인에 따라 선택적으로 시프트 클럭의 인가 구간을 조절함으로써 고해상도 플라즈마 표시 패널의 구동을 가능하게 한다. 이는 한 주사 라인에 대해 동일한 계조가 동일한 시간에 인가되지 않는 본 구동법의 특성을 이용함으로써 가능해진다. 즉, 특정 라인에 특정 계조 표시를 위해 주사펄스가 인가될때, 그 순간 동일한 라인에는 다른 계조가 표시되지는 않는다는 것이다. 시프트 클럭 인가의 비효율성은 낮은 주파수에서는 나타나지 않지만 주사라인의 개수가 증가하면 1-TV 필드에 걸쳐서 동일 구간에 반복 입력되는 경우가 두드러진다. 도시된 바와 같이 시프트 클럭이 사용되지 않는 경우에는 인접한 다른 주사펄스를 위한 시프트 클럭의 인가 구간의 길이만 제한하는 비효율성이 있다. 따라서, 필요한 곳에만 시프트 클럭을 배치 시키면, 시프트 클럭의 인가 구간이 넓게 확보됨으로써, 의사윤곽과 같은 플라즈마 표시 패널 구동시에 나타나는 고유의 화질 저하 현상을 막기 위해 계조 비트수를 최대 16비트 까지 늘리는 것이 가능해지게 된다. 필요한 곳에만 시프트 클럭을 배치하기 위해서는 기본 시프트 클럭을 필요한 구간에서 출력하도록 하는 제어 알고리즘이 새로이 적용되어야 하는데, 이는 게이트 어레이의 로직 프로그래밍 중 AND 혹은 OR 기능을 이용하여 구현할 수 있다. 그 구체적인 원리가 도 16 및 도 17에 도시되어 있다.

이와 같은 제3실시예의 구동법에서는 시프트 클럭이 인가되는 구간은 확보되어 있으나, 실제 주사 동작에 사용되는 시프트 클럭 인가 구간은 1-TV 필드에 걸쳐서 주사 전극 하나에 비추어 볼 때 계조 비트수 만큼이다. 나머지 구간에서는 불필요하게 시프트 클럭이 인가되고 있기 때문에 매우 비효율적이어서, 필요한 구간에서만 시프트 클럭을 인가하는 것이 필요하다. 이를 위해, 도 16에 도시된 바와 같은 기본 시프트 클럭을 선택하기 위한 주사 타이밍 제어 회로(50)로부터의 제어 펄스와 도 17에 도시된 바와 같은 기본 시프트 클럭의 논리합(OR) 혹은 논리곱(AND)으로 원하는 라인에 원하는 계조를 주사하기 위한 시프트 클럭을 만들어 인가하게되면, 효율적으로 주사구동 IC를 제어할 수 있다. 그리고 이를 통해 제조 원가 절감은 물론 동작 및 화질 안정성도 기할 수 있게 된다.

도 18은 본 발명의 실시예들을 구현하기 위한 로직部의 블럭 다이어그램을 나타낸다. 시프트 클럭을 다양하게 입력하는 방법은 MAIN_CON 블럭 내부에서 이루어지며, 이것은 게이트 어레이 로직 프로그램으로 구현할 수 있다.(도시된 이상 각 블록에 대한 동작을 개략적이나마 설명하는 것이 바람직할 것으로 생각됩니다.)

이상 설명한 바와 같이, 본 발명에 따른 플라즈마 표시 패널의 구동 방법은, 주사구동IC의 데이터 시프트 주파수를 높이지 않고 많은 계조 비트를 구현하거나 혹은 주사구동IC의 개수를 절감할 수 있도록 주사구동IC를 두 개의 군으로 분류하여 시프트 클럭을 두 개로 인가하거나, 시프트 클럭의 인가 구간을 선별하는 기능의 로직이 추가되어 라인에 대해 필요한 시간에 시프트 클럭이 인가되도록 한다. 이는 주사구동IC가 주사하는 전극의 수와 주사구동IC로 인가되는 시프트 클럭의 펄스 수가 동일한 점에 착안한 것이다. 이 방법을 통해 주사구동IC의 경우, 플라즈마 표시 패널 구동 시스템 전반에 걸쳐서 사용되는 개수가 줄어들고, 화질 저하를 막기위한 계조 비트 증가가 쉽게 이루어지며, 고속 데이터 시프트 동작을 수행해야 할 필요가 있는 경우에도 상용 주사구동 IC의 활용도를 높임으로써 비용 절감에 기여할 수 있게 된다.

시프트 클럭의 주파수를 높이는 것은 주어진 시간동안 많은 주사 전극 라인에 주사펄스를 인가하도록 주사구동IC를 제어한다는 의미이다. 시프트 클럭의 주파수를 높이게 되면, 주사구동IC로 인가되는 제어 신호들의 전압 레벨을 옮겨주는 역할의 포토 커플러에게도 역시 고속의 데이터 전송기능이 필요해지며 이는 20Mhz에 이르고, 때로는 20Mhz 이상의 주파수가 필요하게 될 수도 있다. 이는 포토 커플러의 입장에서 보면 제조 단가가 상승하는 단점이 있고, 주사구동IC의 입장에서 보면 제조 단가 상승, 안정적 전압 스위칭 성능 저하, 내부 누설 전류 증가에 따른 전력 손실 등의 단점이 있다. 20Mhz로 데이터를 주사하면서 다양한 레벨에 대하여 스위칭하는 동작 조건은 주사구동IC의 오동작 발생 가능성을 높이기 때문에 시프트 클럭을 증가시키는 것에 대한 한계는 20Mhz임이 실험적으로 증명되었다. 안정적인 동작을 유지하면서 많은 주사전극에 걸쳐 주사동작을 수행하기 위해서는 단순히 시프트 클럭의 주파수를 높여서는 구현하기 어렵다.

본 발명은 시프트 클럭을 10Mhz의 상용수준으로 이용하면서, 많은 라인에 걸쳐 주사 동작을 하기 위한 방법으로서, 기본적으로 20Mhz 이하의 시프트 클럭을 이용함을 기본으로 하고 있기 때문에, 주사구동IC의 안정적인 전압 스위칭 동작과 내부 누설 전류를 최소화하는 장점을 기본적으로 가지는 동시에 이미 기술한 두 가지 실시예를 통해서 비효율적으로 설정된 시프트 클럭 구간을 효과적으로 개선할 수 있다. 이를 통하여 고해상도 full HDTV 16bit 계조 구현이 가능해진다. 즉, 본 발명을 통해 많은 개수의 시프트 클럭이 이용될 수 있으므로, 현재 각 어드레스 포켓에 할당되어있는 주사펄스 인가 구간에는 4개씩, 1_TV 필드에 걸쳐 나뉘어진 임의의 단위 시간 동안 총 16개의 주사펄스가 각각 계조 비트를 담당하도록 주사구동 IC를 사용할 수 있다. 또한 본 발명을 통해, 어드레스 디스플에이 중첩구동법(MAoD)을 고해상도의 플라즈마 디스플레이 패널에도 적용 가능하게 되므로, 종래의 구동법(ADS)으로 full HDTV 해상도를 가진 플라즈마 표시 패널에 16bit계조를 구현함에 있어, 어드레스 시간 증가에 따른 방전 유지시간의 감소로 인해 나타나는 휘도 저하의 문제도 동시에 해결할 수 있게 된다.

Claims (5)

1. 일정한 간격을 두고 서로 대향하는 두 기판의 일측 대향면 상에 서로 평행한 제1전극 및 제2전극의 전극쌍들이 스트라이프 상으로 복수개 배치되고, 상기 두 기판의 타측 대향면 상에 상기 제1전극 및 제2전극의 전극쌍들과 교차하는 방향의 스트라이프 상으로 데이타 전극들이 복수개 배치된 매트릭스 AC형 3전극 면방전 플라즈마 표시 패널에서, 상기 제1전극 및 제2전극의 전극쌍에서, 상기 제1전극들은 각각 개별적으로 설치하여 제1주사전극이라 하고, 상기 제2전극들은 공통으로 결선하여 제2주사전극이라 할 때, 이들 제1주사전극들 및 제2주사전극을 구동하는 주사구동 IC들을 구비하여, 적어도 하나의 상기 제1주사전극과 적어도 하나의 상기 데이타 전극에 펄스 전압을 인가하여 이들의 교차지점에 방전을 일으켜 벽전하를 형성하는 어드레스 동작과, 시간적으로 상기 벽전하 형성 방전이 일어난 다음에 상기 벽전하가 형성된 지점을 지나는 한쌍의 상기 제1주사전극 및 제2주사전극전극 사이에 펄스 전압을 인가하여 상기 벽전하가 형성된 지점에서만 방전이 일어나도록 하는 방전 유지 동작을 갖되, 상기 어드레스 동작 기간과 상기 방전 유지 동작 기간이 상기 플라즈마 디스플레이 패널의 계조를 나타내기 위하여 각 필드의 화상을 유지 방전의 주기가 서로 다른 복수개의 서브 필드들로 구성한 다음 이 서브필드들을 선택적으로 구현되도록 함에 있어, 상기 각 서브필드를 구성하는 유지방전 동작 기간 중에 상기 어드레스 동작 기간이 중첩되는 어드레스 디스플레이 중첩 구동 방법에 있어서,

   (가) 서로 교번되어 인가되는 상기 제1주사전극들 및 제2주사전극들에 인가되는 방전유지펄스들 사이에 확보된 시간적 여유 기간 내에 복수개의 데이터로 구성된 어드레스 포켓을 설정하되, 각각의 어드레스 포켓의 데이터를 복수개의 각 서브필드의 포켓으로 할당하여 어드레싱하면서, 상기 각 어드레스 포켓의 복수개의 데이터 각각에 동기되도록 상기 복수개의 제1주사전극들 각각에 하나의 주사펄스를 인가하되, 이들 주사펄스들은 상기 방전유지펄스와 방전유지펄스 사이에 인가하는 소정 전위의 제1바이어스 펄스 상에 존재하도록 인가하는 단계;

   (나) 상기 각 제2주사전극들에는 방전유지펄스와 방전유지펄스 사이에 존재하는 상기 어드레스 포켓 기간이 존재하는 기간에 소정 전압의 제2바이어스 펄스를 상기 제1바이어스 펄스의 폭과 다른 폭으로 인가하는 단계; 및

   상기 주사구동IC들을 제어하는 제어 신호가 상기 주사구동IC 전체에 걸쳐서 서로 다르게 인가하는 것을 특징으로 하는 플라즈마 표시 패널의 구동 방법.
2. 제1항에 있어서,

   상기 주사전극에 물리적으로 연결되어 있는 상기 주사구동IC의 제어신호의 일부를 이루는 데이타 시프트 클럭이 복수개 형성되어 상기 각 필드 내에서 각기서로 다른 시간적 위치에 인가되는 것을 특징으로하는 플라즈마 표시 패널의 구동방법.
3. 제2항에 있어서,

   상기 주사구동IC를 두 종류로 구분하고, 두 가지의 데이터 시프트 클럭을 마련하여 상기 각 필드 내에서 서로 다른 시간적 위치에 인가되는 것을 특징으로 하는 플라즈마 표시 패널의 구동 방법.
4. 제3항에 있어서,

   상기 주사구동IC를 홀수 주사라인과 짝수 주사라인에 해당하는 주사동작을 수행하도록 두 종류로 구분하는 것을 특징으로 하는 플라즈마 표시 패널의 구동 방법.
5. 제2항에 있어서,

   상기 주사구동IC 마다 서로 다른 시프트 클럭을 인가하되, 그 시프트 클럭은 각 계조 비트에 해당하는 주사 펄스의 시간적 위치에 동기하여 선택적으로 인가되는 것을 특징으로 하는 플라즈마 표시 패널의 구동 방법.