KR100348247B1 - micro passive element and fabrication method - Google Patents

micro passive element and fabrication method Download PDF

Info

Publication number
KR100348247B1
KR100348247B1 KR1019990040801A KR19990040801A KR100348247B1 KR 100348247 B1 KR100348247 B1 KR 100348247B1 KR 1019990040801 A KR1019990040801 A KR 1019990040801A KR 19990040801 A KR19990040801 A KR 19990040801A KR 100348247 B1 KR100348247 B1 KR 100348247B1
Authority
KR
South Korea
Prior art keywords
substrate
conductive line
mold
micro
passive device
Prior art date
Application number
KR1019990040801A
Other languages
Korean (ko)
Other versions
KR20010028522A (en
Inventor
박재영
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1019990040801A priority Critical patent/KR100348247B1/en
Publication of KR20010028522A publication Critical patent/KR20010028522A/en
Application granted granted Critical
Publication of KR100348247B1 publication Critical patent/KR100348247B1/en

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10Inductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Manufacturing Cores, Coils, And Magnets (AREA)

Abstract

본 발명은 기판으로부터 생기는 기생용량, 유전체 손실, 그리고 전도성(conductive)의 손실등과 같은 나쁜 영향을 줄여서 고품질과 저가격을 만족시킬 수 있는 마이크로 수동소자를 제공하기 위한 것으로서, 기판상에 형성된 신호 연결부와, 기판상의 일정높이에 소정의 형상으로 형성된 도전성 라인과, 상기 신호연결부와 도전성 라인을 연결하는 비아(via)부를 포함하여 구성되어, 높은 전도성과 저렴한 가격의 마이크로 수동소자를 제조할 수 있다.The present invention is to provide a micro passive device capable of satisfying high quality and low price by reducing adverse effects such as parasitic capacitance, dielectric loss, and conductive loss from the substrate. The semiconductor device may include a conductive line formed at a predetermined height on a substrate in a predetermined shape, and a via part connecting the signal connection part and the conductive line to manufacture a micro passive device having high conductivity and low cost.

Description

마이크로 수동소자 및 제조 방법{micro passive element and fabrication method}Micro passive element and fabrication method

본 발명은 마이크로 수동소자에 관한 것으로, 특히 고주파용 마이크로 인덕터 수동소자 및 제조 방법에 관한 것이다.The present invention relates to a micro passive device, and more particularly, to a high frequency micro inductor passive device and a manufacturing method.

지금까지 휴대용 소형 무선호출기(pagers), 휴대용 무선 단말기(cellular phones), GPS 수신기(receivers), 캠코더(camcorders), 무선 주파수(Radio Frequency : RF), 그리고 혼합된 신호 시스템 등과 같은 많은 소비전자의 생산품에서 각 인덕터들이 분리된 형태로 IC 칩들과 결합되어 사용됨에 따라 시스템의 단가, 크기, 무게, 그리고 신뢰성 면에서 개선이 요구되어 왔다.To date, many consumer electronic products such as portable handheld pagers, cellular phones, GPS receivers, camcorders, radio frequencies (RF), and mixed signal systems As each inductor is used in combination with IC chips in separate form, improvements in system cost, size, weight, and reliability have been required.

따라서, 이들 인덕터들을 IC 칩들과 통합(integration)하여 상기의 요구에 만족하게 하기 위하여 많은 연구가 진행되어 왔고, 그 결과 평면의 생산기술(planar technology)을 이용하여 나선형(spiral) 타입의 2 차원 인덕터가 실제 상업상의 생산품으로 사용되게 되었다.Therefore, much research has been conducted to integrate these inductors with IC chips to satisfy the above requirements, and as a result, spiral two-dimensional inductors using planar technology Became the actual commercial product.

하지만, 이들 인덕터는 기판 바로 위에 형성되기 때문에 기판으로부터 발생되는 기생용량, 유전체 손실, 그리고 전도성(conductive)의 손실(특히 실리콘 기판을 사용했을 때)등과 같은 나쁜 영향이 나타나서 평면 전도성의 성능이 좋지 못했다.However, because these inductors are formed directly on the substrate, they exhibit poor effects such as parasitic capacitance, dielectric loss, and conductive loss (especially when using a silicon substrate) from the substrate, resulting in poor performance of planar conductivity. .

그래서 평면 전도성의 성능을 좋게 하기 위해서 초기에는 이들 인덕터들을 스퍼터링(sputtering)이나 증착(evaporating)된 얇은 Au 막을 사용하여 구현하였으며, 현재에는 전기도금을 이용하여 증착된 두께 2~3um의 Au 막을 사용하여 만든 평면의 나선형 인덕터가 상업적으로 사용되고 있다.Therefore, in order to improve the performance of planar conductivity, these inductors were initially implemented using a thin Au film sputtered or evaporated, and now Au films having a thickness of 2-3 μm deposited using electroplating are used. Flat spiral inductors made are commercially available.

하지만, 여전히 이들 인덕터들은 기판으로부터 발생되는 나쁜 영향으로 인해 고주파 특성에 좋지 못한 영향을 나타낸다.However, these inductors still show poor effects on high frequency characteristics due to the bad effects generated from the substrate.

이와 같이 위에서 설명한 종래 기술에 따른 마이크로 인덕터는 다음과 같은 문제점이 있다.As described above, the micro inductor according to the related art has the following problems.

첫째, 기판 바로 위에 인덕터 소자를 형성하기 때문에 기판으로부터 발생되는 기생용량, 유전체 손실, 그리고 전도성(conductive)의 손실등과 같은 나쁜 영향이 나타나고, 그에 따라 평면 전도성의 성능이 나빠지는 문제가 있다.First, since the inductor element is formed directly on the substrate, adverse effects such as parasitic capacitance, dielectric loss, and conductive loss generated from the substrate appear, thereby degrading the performance of planar conductivity.

둘째, 값비싼 Au를 전도성 성능을 위해 기판 상에 두껍게 형성하기 때문에 낮은 단가의 시스템을 구현하기 위해서는 적절하지 못한 문제가 있다.Second, since expensive Au is thickly formed on the substrate for conductive performance, there is a problem that is not appropriate to implement a low cost system.

따라서 본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로서, 기판으로부터 발생되는 영향을 줄여서, 고품질과 저가격을 만족시킬 수 있는 마이크로 인덕터 소자를 제공하는데 그 목적이 있다.Accordingly, an object of the present invention is to provide a micro inductor device capable of satisfying a high quality and a low price by reducing an effect generated from a substrate.

도 1 은 본 발명에 따른 나선형 타입(spiral-type)의 마이크로 인덕터 구성도1 is a schematic diagram of a spiral-type micro inductor according to the present invention.

도 2 는 본 발명에 따른 마이크로 인덕터의 실시예를 나타낸 평면도2 is a plan view showing an embodiment of a micro inductor according to the present invention;

도 3 은 도 2에 원형으로 나타낸 부분의 마이크로 인덕터 단면도3 is a cross-sectional view of the micro inductor of the portion shown in FIG.

도 4 는 본 발명에 따라 신호 연결부가 기판으로부터 일정 높이의 공중에 형성된 구성도4 is a configuration in which the signal connection portion is formed in the air of a certain height from the substrate in accordance with the present invention

도 5 는 도 4에 원형으로 나타낸 부분의 마이크로 인덕터 단면도5 is a cross-sectional view of the micro inductor of the portion shown in FIG.

도 6 은 본 발명에 따른 마이크로 인덕터의 전도성 라인 단면도6 is a cross-sectional view of the conductive line of the micro inductor according to the present invention.

도 7 은 본 발명에 따른 솔레노이드 타입(solenoid-type)의 마이크로 인덕터 구조를 나타낸 구성도7 is a block diagram showing a structure of a solenoid-type micro inductor according to the present invention

도 8 은 도 7의 마이크로 인덕터의 평면도8 is a plan view of the micro inductor of FIG.

도 9와 도 10은 도 2에서 보여진 나선형 타입의 마이크로 인덕터 공정도9 and 10 are helical microinductor process diagrams shown in FIG.

도 11과 도 12 는 도 4에 나타낸 나선형 타입의 마이크로 인덕터 공정도11 and 12 are helical microinductor process diagrams shown in FIG.

도 13 은 도 8에서 보여진 솔레노이드 타입의 마이크로 인덕터 공정도13 is a process diagram of the micro inductor of the solenoid type shown in FIG.

*도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

1 : 기판 2 : 비아(via)부1 Substrate 2 Via Part

3, 8 : 전도라인 4 : 신호 연결부3, 8: conduction line 4: signal connection part

5 : 포스트 11 : 박막층5: post 11: thin film layer

12 : 보호층 13 : 상부 전도라인12: protective layer 13: upper conductive line

14 : 하부 전도라인 15, 22 : 씨드 금속층14: lower conductive line 15, 22: seed metal layer

16, 18, 21 : 희생층16, 18, 21: sacrificial layer

상기와 같은 목적을 달성하기 위한 본 발명에 따른 마이크로 수동소자의 특징은 기판상에 형성된 신호 연결부와, 기판상의 일정높이에 소정의 형상으로 형성된 도전성 라인과, 상기 신호연결부와 도전성 라인을 연결하는 비아(via)부를 포함하여 구성되는데 있다.Features of the micro passive device according to the present invention for achieving the above object is a signal connection portion formed on a substrate, a conductive line formed in a predetermined shape at a predetermined height on the substrate, and a via connecting the signal connection portion and the conductive line It is configured to include (via).

상기와 같은 목적을 달성하기 위한 본 발명에 따른 마이크로 수동소자의 제조 방법의 특징은 소정 형상을 갖는 도전성 라인과, 신호 연결부, 비아(via)부, 그리고 포스트(post)로 구성된 마이크로 인덕터 수동소자에 있어서, 씨드 금속층이 형성된 기판상에 희생층을 형성하고 패터닝하여 신호 연결부와 포스트(post)를 위한 제 1 몰드를 형성하는 공정과, 상기 제 1 몰드에 전도성 금속을 증착한 후 전면에 희생층을 형성하고 패터닝하여 비아(via)부와 포스트(post)를 위한 제 2 몰드를 형성하는 공정과, 상기 제 2 몰드에 전도성 금속을 증착한 후 전면에 희생층을 형성하고 패터닝하여 소정형상의 전도성 라인을 위한 제 3 몰드를 형성하는 공정과, 상기 제 3 몰드에 전도성 금속을 증착한 후 희생층을 제거하고 씨드 금속층을 선택적으로 제거하는 공정을 포함하여 이루어지는데 있다.A feature of the method for manufacturing a micro passive device according to the present invention for achieving the above object is a micro inductor passive device consisting of a conductive line having a predetermined shape, a signal connection portion, a via portion, and a post. A method of forming a sacrificial layer on a substrate on which a seed metal layer is formed and patterning to form a first mold for signal connection and a post, depositing a conductive metal on the first mold, and then depositing a sacrificial layer on the front surface. Forming and patterning a second mold for via and post, and depositing a conductive metal on the second mold, and then forming and patterning a sacrificial layer on the entire surface to form a patterned conductive line. Forming a third mold for the step, and after depositing a conductive metal on the third mold, removing the sacrificial layer and selectively removing the seed metal layer Makin it done.

본 발명의 특징에 따른 작용은 기판으로부터 일정 거리 떨어진 공중에 나선형의 인덕터를 형성함으로 기판에서 발생되는 나쁜 영향을 최대한 줄여 고품질과 저가격의 마이크로 수동소자를 구현할 수 있다.The action according to the characteristics of the present invention is to form a spiral inductor in the air a certain distance from the substrate to minimize the adverse effects generated in the substrate to implement a high quality and low cost micro passive device.

본 발명의 다른 목적, 특성 및 잇점들은 첨부한 도면을 참조한 실시예들의상세한 설명을 통해 명백해질 것이다.Other objects, features and advantages of the present invention will become apparent from the detailed description of the embodiments with reference to the accompanying drawings.

본 발명에 따른 마이크로 수동소자 및 제조방법의 바람직한 실시예에 대하여 첨부한 도면을 참조하여 설명하면 다음과 같다.A preferred embodiment of the micro passive device and the manufacturing method according to the present invention will be described with reference to the accompanying drawings.

도 1 은 본 발명에 따른 나선형 타입(spiral-type)의 마이크로 인덕터 구성도로, 도 1을 보면 기판(1)상에 형성된 신호 연결부(4)와, 상기 기판(1)상에 에어 갭(air gap)만큼의 거리를 두고 나선형 타입으로 형성된 도전성 라인(3)과, 상기 신호연결부(4)와 도전성 라인(3)을 연결하는 비아(via)부(2)로 구성된다.1 is a configuration diagram of a spiral-type micro inductor according to the present invention. Referring to FIG. 1, a signal connection part 4 formed on a substrate 1 and an air gap on the substrate 1 are shown. And a conductive line 3 formed in a spiral type at a distance of) and a via portion 2 connecting the signal connection portion 4 and the conductive line 3 to each other.

이와 같이 기판(1)에서 발생되는 기생용량, 유전체 손실, 그리고 전도성의(conductive) 손실(특히 실리콘 기판을 사용했을 때)등과 같은 나쁜 영향을 줄이기 위해 기판(1)으로부터 일정 거리인 에어 갭(air gap)만큼 떨어진 공중에 나선형 타입의 인덕터 소자(3)를 구현하였다.As such, an air gap of a certain distance from the substrate 1 is used to reduce adverse effects such as parasitic capacitance, dielectric loss, and conductive loss (especially when using a silicon substrate) generated in the substrate 1. The spiral inductor element 3 was implemented in the air spaced apart by a gap).

그리고 도 2 는 본 발명에 따른 마이크로 인덕터 평면도의 실시예이다.2 is an embodiment of a plan view of a micro inductor according to the present invention.

도 2 (a)는 와인딩(winding) 또는 턴(turns) 수가 적어서 전도성 라인(3) 중간에 지지대 역할을 하는 포스트(post)(5)가 없이도 구부러짐 없이 공중에 떠있을 수 있는 나선형 타입의 전도성 라인(3)을 도시한 경우이며, 도 2 (b)(c)(d)는 도 2 (a)보다 높은 인덕턴스를 갖기 위해서 나선형 타입의 전도성 라인(3)에 와인딩(winding)수를 늘린 것으로, 그에 따라 상기 전도성 라인(3)의 중간의 탄성력이 약해져서 아래인 기판 쪽으로 구부러지게 된다.Figure 2 (a) is a spiral type conductive line that can float in the air without bending without a post (5) serving as a support in the middle of the conductive line (3) due to the low number of windings or turns (3) is shown, and FIG. 2 (b) (c) (d) shows an increase in the number of windings on the spiral-shaped conductive line 3 in order to have a higher inductance than FIG. 2 (a). As a result, the elastic force in the middle of the conductive line 3 is weakened and bent toward the substrate below.

그래서 도 2 (b)(c)(d)는 상기 구부러짐을 해결하기 위해 전도성 라인(3) 중간에 지지대 역할을 하는 포스트(post)(5)를 가지고 공중에 떠있는 나선형 타입의전도성 라인(3)을 도시했다.2 (b) (c) (d) thus shows a spiral-shaped conductive line 3 floating in the air with a post 5 serving as a support in the middle of the conductive line 3 to resolve the bending. Shown).

도 3 은 도 2에 원형으로 나타낸 부분의 마이크로 인덕터 단면도로써, 도 3 (a)는 도 2 (c)에서 원형으로 표시된 부분(6)의 측면도이고, 도 3 (b)는 도 2 (d)에서 원형으로 표시된 부분(7)이 측면도이다.3 is a cross-sectional view of the micro inductor of the portion shown in FIG. 2 in a circle, FIG. 3 (a) is a side view of the portion 6 shown in a circle in FIG. 2 (c), and FIG. 3 (b) is a view in FIG. The part 7 circled in the figure is a side view.

상기 도 3 (a)를 보면 신호 연결부(4)와 전도성 라인(8)이 비아(2)부를 이용하여 연결한다.Referring to FIG. 3 (a), the signal connection part 4 and the conductive line 8 are connected by using the via part 2.

그리고 상기 도 3 (b)를 보면 전도성 라인(8)이 포스트(post)(5)를 이용하여 지탱되어 있다.3 (b), the conductive line 8 is supported by using a post 5.

도 4 는 본 발명에 따라 신호 연결부가 기판으로부터 일정 높이의 공중에 형성된 구성도로서, 기판(1)의 나쁜 영향을 더 많이 제거하기 위한 또 다른 실시예이다.4 is a configuration diagram in which the signal connection portion is formed in the air of a certain height from the substrate according to the present invention, which is another embodiment for removing more adverse effects of the substrate 1.

도 4를 보면 기판(1)상에 형성되어 지지대 역할을 하는 포스트(post)(5)와, 상기 포스트(5)를 지지대로 기판(1)과 일정 거리를 두고 형성된 신호 연결부(4)와, 기판(1)상에 상기 포스트(5)를 지지대로 나선형 타입을 가지고 상기 신호 연결부(4) 보다 더 높이 형성된 도전성 라인(3)과, 상기 신호연결부(4)와 도전성 라인(3)을 연결하는 비아(via)부(2)로 구성된다.Referring to FIG. 4, a post 5 formed on the substrate 1 and serving as a support, a signal connection part 4 formed at a predetermined distance from the substrate 1 as a support for the post 5, A conductive line 3 having a spiral type on the substrate 1 and having a higher spiral shape than the signal connection part 4, and connecting the signal connection part 4 to the conductive line 3. It consists of a via part 2.

이와 같이 도 2에서 기판(1)과 접촉되어 형성된 신호 연결부(4)를 공중에 띄우기 위하여 신호 연결부(4) 하부에 지지대 역할을 하는 포스트(posts)(5)를 형성한다.As such, in order to float the signal connection part 4 formed in contact with the substrate 1 in the air in the air, posts 5 serving as a supporter are formed under the signal connection part 4.

도 5 는 도 4에 원형으로 나타낸 부분의 마이크로 인덕터 단면도로써, 도 5(a)는 도 4 (c)에서 원형으로 표시된 부분의 측면도이고, 도 5 (b)는 도 4 (d)에서 원형으로 표시된 부분이 측면도이다.FIG. 5 is a cross-sectional view of the micro inductor of the portion shown in FIG. 4 in a circle, FIG. 5 (a) is a side view of the portion shown in circle in FIG. 4 (c), and FIG. 5 (b) is in a circle in FIG. The part shown is a side view.

도 5 (a)를 보면 포스트(5)의 지지로 기판(1)과 일정 거리를 갖는 신호 연결부(4)와, 상기 신호 연결부(4)상에 일정 거리를 두고 소정의 형상을 갖는 전도성 라인(8)과, 상기 신호 연결부(4)와 전도성 라인(8)을 연결하는 비아부(2)로 구성된다.Referring to FIG. 5 (a), the signal connection part 4 having a predetermined distance from the substrate 1 by the support of the post 5, and the conductive line having a predetermined shape with a predetermined distance on the signal connection part 4 ( 8) and a via portion 2 connecting the signal connection portion 4 and the conductive line 8 to each other.

그리고 도 5 (b)를 보면 기판(1)상에 일정거리를 두고 소정의 형성을 갖는 전도성 라인(8)과, 상기 전도성 라인(8)을 지지하는 포스트로 구성된다.5 (b), the conductive line 8 includes a conductive line 8 having a predetermined distance on the substrate 1 and a post supporting the conductive line 8.

이때 상기 도 5 (b)의 포스트 높이는 도 5 (a)에서 포스트(5), 신호 연결부(4), 그리고 비아부(2)의 합한 높이와 동일하게 형성된다.In this case, the height of the post of FIG. 5B is equal to the sum of the heights of the post 5, the signal connection part 4, and the via part 2 in FIG. 5A.

도 6 은 본 발명에 따른 마이크로 인덕터의 전도성 라인 단면도로서, 상기 전도성 라인(8)은 수직 또는 수평으로 배열된다.6 is a cross sectional view of the conductive line of a micro inductor according to the invention, wherein the conductive lines 8 are arranged vertically or horizontally.

도 6을 보면 도 6 (a)(b)는 Au, Cu, Ag과 같은 높은 전도율(conductivity)을 갖는 금속(metal)을 전기도금으로 증착하였으며, 도 6 (c)(d)는 Cu와 같이 저렴한 금속을 전도성 라인의 재료로 사용한 후 산화율이 낮고 높은 전도도를 갖는 Au나 Ag를 코팅하였다.6 (a) (b) is a metal (metal) having a high conductivity (conductivity) such as Au, Cu, Ag deposited by electroplating, Figure 6 (c) (d) is like Cu Inexpensive metal was used as a conductive line material, and then Au or Ag was coated with low oxidation rate and high conductivity.

상기 전도성 라인을 도 6 에서와 같이 하는 이유는 고주파수에서는 스킨 효과(skin effect) 때문에 전도성 라인에 흐르는 전류가 대부분이 표면으로 전도되므로, 전류가 흐르는 단면을 효과적으로 사용하기 위해서다.The reason for the conducting line as shown in FIG. 6 is to use the cross section through which the current flows, since most of the current flowing in the conductive line is conducted to the surface at high frequency due to a skin effect.

그러나 전도성 라인의 대부분을 차지하는 Cu(8')는 산화되기 쉽고, 표면에코팅된 Au막(12)과 서로 원자의 이동(migration)이 심하게 일어나기 때문에 Ni막(11)과 같은 재료를 클래딩(cladding) 재료로 사용하여 Cu(8') 위에 코팅하고 그 위에 Au막(12)을 도금하여 전도성 라인(8)을 형성한다.However, Cu (8 '), which occupies most of the conductive line, is easy to oxidize, and cladding a material such as Ni film 11 because the Au film 12 coated on the surface and the migration of atoms to each other are severe. A conductive line 8 is formed by coating on Cu (8 ') and plating Au film 12 thereon using the material as a material.

도 7 은 본 발명에 따른 솔레노이드 타입(solenoid-type)의 마이크로 인덕터 구조를 나타낸 구성도로써, 도 7을 보면 기판(1)상에 일정거리를 두고 형성된 하부전극(14)과, 상기 하부전극(14)상에 일정거리를 두고 형성된 상부전극(13)과, 상기 하부전극(14)과 상부전극(13)을 연결하는 비아부(2)와 상기 하부전극(14)을 지지하는 포스트(5)로 구성된다.FIG. 7 is a block diagram illustrating a structure of a solenoid-type micro inductor according to the present invention. Referring to FIG. 7, a lower electrode 14 and a lower electrode 14 formed on a substrate 1 at a predetermined distance are shown. The upper electrode 13 formed at a predetermined distance on the 14, the via part 2 connecting the lower electrode 14 and the upper electrode 13, and the post 5 supporting the lower electrode 14. It consists of.

이와 같이 솔레노이드 타입의 마이크로 인덕터는 금속 포스트(metal post)(5)를 지지대로 기판과 일정거리를 가짐에 따라서 기판으로부터 발생되는 나쁜 영향을 줄일 수 있다.As described above, the solenoid type micro inductor may have a predetermined distance from the substrate by supporting the metal post 5, thereby reducing the adverse effect generated from the substrate.

그리고 도 8 은 도 7의 마이크로 인덕터의 평면도로써, 도 8 (a)는 와인딩(windings) 또는 턴(turns)수가 적어서 전도성 라인 중간에 지지대 없이도 구부러짐없이 공중에 떠있는 솔레노이드 타입 전도성 라인 구조이다.FIG. 8 is a plan view of the micro inductor of FIG. 7, and FIG. 8 (a) shows a solenoid type conductive line structure floating in the air without bending even without a support in the middle of the conductive line due to the low number of windings or turns.

그리고 도 8 (b)는 도 8 (a)보다 높은 인덕턴스를 갖기 위해서 와인딩수를 늘린 솔레노이드 타입 전도성 라인 구조이다.8 (b) is a solenoid type conductive line structure having increased winding number in order to have a higher inductance than FIG. 8 (a).

도 8 (b)와 같이 와인딩수가 늘어남에 따라 전도성 라인의 중간이 탄성력이 약해져서 기판 쪽으로 구부러지게 되는데, 이를 해결하기 위해 포스트(posts)(5)를 이용하여 지지대 역할을 함으로써 구부러짐없이 공중에 떠있는 전도성 라인을 형성한다.As the number of windings increases, as shown in FIG. 8 (b), the middle of the conductive line is weakened in the elastic force and bent toward the substrate. To solve this problem, the posts 5 serve as a support using the posts 5 to float in the air without bending. Form conductive lines.

이와 같은 구조를 가진 본 발명에 따른 마이크로 수동소자의 제조 방법을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.When described in detail with reference to the accompanying drawings a method for manufacturing a micro passive device according to the present invention having such a structure as follows.

도 9와 도 10은 도 2에서 보여진 나선형 타입의 마이크로 인덕터의 구현을 위한 공정도로써, 도 9 는 도 2 (a)와 같이 포스트(5) 없이 공중에 떠있게 형성된 마이크로 인덕터를 만드는 공정도이고, 도 10 은 도 2 (b)(c)(d)와 같이 포스트(5)가 있어서 공중에 떠있게 형성된 마이크로 인덕터를 만드는 공정도이다.9 and 10 are process diagrams for implementing the spiral type micro inductor shown in FIG. 2, which is a process diagram of making a micro inductor formed in the air without a post 5 as shown in FIG. 10 is a process diagram of making a micro inductor having a post 5 floating in the air as shown in FIG. 2 (b) (c) (d).

상기 도 9와 도 10의 공정 순서는 동일하고 단지 디자인(design)할 때 포스트(5)형성을 위한 패턴이 도 9 는 형성되지 않고, 도 10 은 형성되는 것이 다르다.The process sequence of FIGS. 9 and 10 is the same, and when designing, the pattern for forming the posts 5 is different from that of FIG. 9 and that of FIG.

그러면 공정 순서를 보면 먼저, 도 9 (a)(도 10 (a))와 같이 절연 기판(1) 위에 씨드 금속층(15)을 코팅한 후 희생층(16)인 포토레지스트나 폴리이미드를 형성하고 패터닝하여 신호 연결부(4)와 포스트(post)(5)를 위한 전기 도금 몰드(mold)를 형성한다.Then, in the process sequence, first, as shown in FIG. 9 (a) (FIG. 10 (a)), the seed metal layer 15 is coated on the insulating substrate 1, and then a photoresist or polyimide, which is a sacrificial layer 16, is formed. Patterning forms an electroplating mold for the signal connection 4 and the post 5.

이어 도 9 (b)(도 10 (b))와 같이 상기 형성된 몰드에 전기도금을 이용하여 Au, Cu, Ag과 같은 금속(17)을 증착하고, 도 9 (c)(도 10 (c))와 같이 다시 희생층(18)인 포토레지스트나 폴리이미드를 형성하고 패터닝하여 전기도금을 위한 몰드를 형성한다.Subsequently, as shown in FIG. 9 (b) (FIG. 10 (b)), a metal 17 such as Au, Cu, and Ag is deposited on the formed mold by electroplating, and FIG. 9 (c) (FIG. 10 (c)). The photoresist or polyimide, which is the sacrificial layer 18, is again formed and patterned to form a mold for electroplating.

그리고 도 9 (d)(도 10 (d))와 같이 상기 형성된 몰드에 전기도금을 이용하여 Au, Cu, Ag과 같은 금속(19)을 증착한다.And as shown in Figure 9 (d) (Fig. 10 (d)) by depositing a metal 19, such as Au, Cu, Ag using the electroplating in the formed mold.

이때 전기도금으로 형성된 패턴은 비아(via)부(2)와 포스트(post)(5)이다.At this time, the pattern formed by the electroplating is the via (2) and the post (post) (5).

이어 도 9 (e)(도 10 (e))와 같이 희생층인 포토레지스트나 폴리이미드를 형성하고 나선형 타입의 전도성 라인(3)을 형성하기 위해 패터닝하여 몰드를 형성하고, 상기 형성된 몰드에 전기도금을 이용하여 Au, Cu, Ag과 같은 금속(20)을 증착한다.Subsequently, as shown in FIG. 9 (e) (FIG. 10 (e)), a sacrificial layer is formed to form a mold by forming a photoresist or polyimide and patterning to form a helical conductive line 3. Metal plating, such as Au, Cu, Ag, is deposited using plating.

그리고 도 9 (f)(도 10 (f))와 같이 멀티 레이어(multi layer)로 형성되어 있는 희생층(16)(18)은 아세톤(acetone)이나 건식 식각(dry etching)등을 이용하여 씨드 금속층(15)이 노출될 때까지 제거하고, 이어 상기 노출된 씨드 금속층(15)은 습식 식각(wet etching) 기법을 이용하여 제거한다.9 (f) (FIG. 10 (f)), the sacrificial layers 16 and 18, which are formed of a multi layer, are seeded using acetone or dry etching. The metal layer 15 is removed until it is exposed, and then the exposed seed metal layer 15 is removed using a wet etching technique.

이때 도 6 (c)(d)와 같이 보호막이 코팅된 전도성 라인(3)을 이용한 마이크로 인덕터를 제작하고자 할 때는 노출된 씨드 금속층(15)이 제거되기 전에 전해전기도금을 이용하여 Ni과 같은 박막층(cladding)(11)과 Au과 같은 보호층(12)을 순차적으로 형성하고 나서 상기 노출된 씨드 금속층(15)을 제거한다.At this time, when manufacturing a micro inductor using the conductive line (3) coated with a protective film as shown in Fig. 6 (c) (d) before the exposed seed metal layer 15 is removed using a thin film layer such as Ni using electrolytic electroplating A cladding 11 and a protective layer 12 such as Au are sequentially formed, and then the exposed seed metal layer 15 is removed.

또 다른 방법으로 노출된 씨드 금속층(15)을 제거하고 나서 비전해 전기도금을 이용하여 Ni과 같은 박막층(11)과 Au과 같은 보호층(12)을 순차적으로 형성한다.After removing the exposed seed metal layer 15 by another method, the thin film layer 11 such as Ni and the protective layer 12 such as Au are sequentially formed by using electroless electroplating.

이와 같이 두 가지 방법 중 하나를 이용하여 보호막이 코팅된 전도성 라인을 사용한 나선형 타입의 마이크로 수동소자가 완성된다.As described above, a spiral type micro passive device using a conductive line coated with a protective film is completed by using one of two methods.

도 11과 도 12 는 도 4에 나타낸 나선형 타입의 마이크로 인덕터 구현을 위한 공정도로써, 도 11 은 도 4 (a)와 같이 포스트(5) 없이 공중에 떠있는 마이크로 인덕터를 형성하는 공정도이고, 도 12 는 도 4 (b)(c)(d)와 같이 포스트(5)가 있어서 공중에 떠있는 마이크로 인덕터를 만드는 공정도이다.11 and 12 are process diagrams for implementing the spiral type micro inductor shown in FIG. 4, and FIG. 11 is a process diagram of forming a micro inductor floating in the air without a post 5 as shown in FIG. 4 (b) is a process diagram of making a micro inductor having a post 5 floating in the air as shown in FIG. 4 (b) (c) (d).

상기 도 11과 도 12의 공정 순서는 동일하고 단지 디자인(design)할 때 포스트(5)형성을 위한 패턴이 다르다.The process sequence of FIGS. 11 and 12 is the same and the patterns for forming the posts 5 are different only when designed.

그러면 공정 순서를 보면 다음과 같다.The process sequence is as follows.

먼저, 도 11 (a)(도 12 (a))과 같이 절연 기판(1) 위에 씨드 금속층(15)을 코팅한 후 희생층(16)인 포토레지스트나 폴리이미드를 형성하고 패터닝하여 포스트(5)를 위한 몰드(mold)를 형성한다.First, as shown in FIG. 11A (FIG. 12A), the seed metal layer 15 is coated on the insulating substrate 1, and then the photoresist or polyimide, which is the sacrificial layer 16, is formed and patterned to form a post 5. To form a mold.

이어 상기 형성된 몰드에 전기도금을 이용하여 Au, Cu, Ag, Ni, 합금(alloys)과 같은 금속(17)으로 증착한다.Subsequently, the formed mold is deposited with a metal 17 such as Au, Cu, Ag, Ni, or alloys using electroplating.

그리고 도 11 (b)(도 12 (b))와 같이 전면에 씨드 금속층(22)과 희생층(18)인 포토레지스트나 폴리이미드를 순차적으로 형성하고 패터닝하여 신호 연결부(4), 비아(via)부(2), 그리고 포스트(post)(5)를 위한 전기도금 몰드를 형성한다.As shown in FIG. 11B and FIG. 12B, the seed metal layer 22 and the sacrificial layer photoresist or polyimide are sequentially formed and patterned to form the signal connection part 4 and the via. ) Forms an electroplating mold for the part 2 and the post 5.

이어 상기 형성된 몰드에 전기도금을 사용하여 Au, Cu, Ag과 같은 금속(19)을 증착한다.Subsequently, a metal 19 such as Au, Cu, and Ag is deposited using electroplating on the formed mold.

그리고 도 11 (c)(도 12 (c))와 같이 희생층(21)인 포토레지스트나 폴리이미드를 형성하고 패터닝하여 전기도금을 위한 몰드를 형성하고 상기 몰드에 전기도금을 이용하여 Au, Cu, Ag과 같은 금속(23)으로 증착한다.And as shown in Fig. 11 (c) (Fig. 12 (c)) by forming and patterning the photoresist or polyimide as the sacrificial layer 21 to form a mold for electroplating and using the electroplating in the mold Au, Cu And deposited with a metal (23), such as Ag.

이때 전기도금으로 형성된 패턴은 비아(via)(2)와 포스트(post)(5)이다.In this case, the patterns formed by electroplating are vias 2 and posts 5.

이어 도 11 (d)(도 12 (d))와 같이 전면에 희생층인 포토레지스트나 폴리이미드를 형성하고 나선형 타입의 전도성 라인(3) 형성을 위해 패터닝하여 전기도금을 위한 몰드를 만들고, 상기 몰드에 전기도금을 이용하여 Au, Cu, Ag과 같은금속(20)으로 증착한다.Subsequently, a photoresist or polyimide, which is a sacrificial layer, is formed on the front surface as shown in FIG. 11 (d) (FIG. 12 (d)), and patterned to form a spiral conductive line 3 to form a mold for electroplating. Electroplating is used to mold metals such as Au, Cu, and Ag.

그리고 도 11 (e)(도 12 (d))와 같이 멀티 레이어(multi layer)로 형성되어 있는 희생층(16)(18)(21)은 아세톤이나 건식 식각(dry etching)등을 이용하여 제거하고, 상기 씨드 금속층(15)(22)은 습식 식각(wet etching) 기법을 이용하여 제거한다.And the sacrificial layers 16, 18, 21 formed of a multi layer as shown in Fig. 11 (e) (Fig. 12 (d)) is removed using acetone, dry etching, or the like. In addition, the seed metal layers 15 and 22 are removed using a wet etching technique.

이때 도 6 (c)(d)와 같이 보호막이 코팅된 전도성 라인(3)을 이용한 마이크로 인덕터를 제작하고자 할 때는 상기 씨드 금속층(15)이 제거되기 전에 전해전기도금을 이용하여 Ni과 같은 박막층(cladding)(11)과 Au과 같은 보호층(12)을 순차적으로 형성하고 나서 상기 씨드 금속층(15)을 제거한다.At this time, when manufacturing a micro inductor using the conductive line 3 is coated with a protective film as shown in Fig. 6 (c) (d) before the seed metal layer 15 is removed using a thin film layer such as Ni (electrolytic electroplating) cladding) 11 and a protective layer 12 such as Au are sequentially formed, and then the seed metal layer 15 is removed.

또 다른 방법으로 상기 씨드 금속층(15)을 제거하고 나서 비전해 전기도금을 이용하여 Ni과 같은 박막층(11)과 Au과 같은 보호층(12)을 순차적으로 형성한다.Alternatively, the seed metal layer 15 is removed, and then a thin film layer 11 such as Ni and a protective layer 12 such as Au are sequentially formed by using electroless electroplating.

이와 같이 두 가지 방법 중 하나를 이용하여 보호막이 코팅된 전도성 라인을 사용한 나선형 타입의 마이크로 수동소자가 완성된다.As described above, a spiral type micro passive device using a conductive line coated with a protective film is completed by using one of two methods.

도 13 은 도 8에서 보여진 솔레노이드 타입의 마이크로 인덕터 공정도로써, 도 13 (a)와 같이 먼저, 절연 기판(1) 위에 씨드 금속층(15)을 코팅한 후 희생층(16)인 포토레지스트나 폴리이미드를 형성하고 패터닝하여 포스트(post)(5)를 위한 몰드(mold)를 형성한다.FIG. 13 is a process diagram of the solenoid type micro inductor shown in FIG. 8. First, as shown in FIG. 13 (a), the seed metal layer 15 is coated on the insulating substrate 1, and then the sacrificial layer 16 is a photoresist or polyimide. And pattern to form a mold for post 5.

이어 도 13 (b)와 같이 상기 형성된 몰드에 전기도금을 이용하여 Au, Cu, Ag, Ni, 그리고 합금(alloys)과 같은 금속(5)을 증착한다.Subsequently, a metal 5 such as Au, Cu, Ag, Ni, and an alloy is deposited on the formed mold as shown in FIG. 13 (b) by using electroplating.

그리고 도 13 (c)와 같이 희생층(18)인 포토레지스트나 폴리이미드를 형성하고 패터닝하여 하부 전도성 라인(14)을 위한 몰드를 형성한다.As shown in FIG. 13C, a mold for the lower conductive line 14 is formed by forming and patterning the photoresist or polyimide, which is the sacrificial layer 18.

그리고 도 13 (d)와 같이 상기 형성된 몰드에 전기도금을 이용하여 Au, Cu, Ag과 같은 금속(14)을 증착한다.And as shown in Figure 13 (d) by depositing a metal 14, such as Au, Cu, Ag using the electroplating in the formed mold.

이어 도 13 (e)와 같이 희생층(18)인 포토레지스트나 폴리이미드를 형성하고 패터닝하여 전기도금을 위한 몰드를 형성하고, 도 13 (f)와 같이 상기 몰드에 전기도금을 이용하여 Au, Cu, Ag과 같은 금속(2)을 증착한다.Subsequently, as shown in (e) of FIG. 13, a sacrificial layer 18 is formed of photoresist or polyimide and patterned to form a mold for electroplating, and as shown in FIG. Metals 2 such as Cu and Ag are deposited.

이때 전기도금으로 형성된 패턴은 하부 전도성 라인(14)과 상부 전도성 라인(13)을 전기적으로 연결시키기 위한 비아(via)부(2)이다.In this case, the pattern formed by electroplating is a via part 2 for electrically connecting the lower conductive line 14 and the upper conductive line 13.

그리고 도 13 (g)와 같이 희생층을 형성하고 패터닝하여 상부 전도성 라인(13)을 형성하기 위한 몰드를 형성한 후 상기 몰드에 전기도금을 이용하여 Au, Cu, Ag과 같은 금속(13)을 증착한다.Then, as shown in FIG. 13 (g), a sacrificial layer is formed and patterned to form a mold for forming the upper conductive line 13, and then metals such as Au, Cu, and Ag are formed using electroplating on the mold. Deposit.

이어 도 13 (h)와 같이 멀티 레이어(multi layer)로 형성되어 있는 희생층(16)(18)(21)은 아세톤이나 건식 식각(dry etching)을 이용하여 상기 씨드 금속층(15)이 노출될 때까지 제거하고, 이어 노출된 씨드 금속층(15)은 습식 식각(wet etching) 기법을 이용하여 제거한다.Subsequently, the seed metal layer 15 may be exposed to the sacrificial layers 16 and 18 and 21 formed of a multi layer as shown in FIG. 13 (h) using acetone or dry etching. Until it is removed, and then the exposed seed metal layer 15 is removed using a wet etching technique.

이때 도 6 (c)(d)와 같이 보호막이 코팅된 전도성 라인(3)을 이용한 마이크로 인덕터를 제작하고자 할 때는 상기 씨드 금속층(15)이 제거되기 전에 전해전기도금을 이용하여 Ni과 같은 박막층(cladding)(11)과 Au과 같은 보호층(12)을 순차적으로 형성하고 나서 상기 씨드 금속층(15)을 제거한다.At this time, when manufacturing a micro inductor using the conductive line 3 is coated with a protective film as shown in Fig. 6 (c) (d) before the seed metal layer 15 is removed using a thin film layer such as Ni (electrolytic electroplating) cladding) 11 and a protective layer 12 such as Au are sequentially formed, and then the seed metal layer 15 is removed.

또 다른 방법으로 상기 씨드 금속층(15)을 제거하고 나서 비전해 전기도금을이용하여 Ni과 같은 보호 박막층(11)과 Au과 같은 보호층(12)을 순차적으로 형성한다.In another method, the seed metal layer 15 is removed, and then a protective thin film layer 11 such as Ni and a protective layer 12 such as Au are sequentially formed by using electroless electroplating.

이와 같이 두 가지 방법 중 하나를 이용하여 보호막이 코팅된 전도성 라인을 사용한 솔레노이드 타입의 마이크로 수동소자가 완성된다.As described above, a solenoid type micro passive device using conductive lines coated with a protective film is completed by using one of two methods.

이상에서 설명한 바와 같은 본 발명에 따른 마이크로 수동소자 및 제조 방법은 다음과 같은 효과가 있다.The micro passive device and the manufacturing method according to the present invention as described above has the following effects.

첫째, 기판과 일정거리를 두고 인덕터 소자를 형성하기 때문에 기판으로부터 발생되는 기생용량, 유전체 손실, 그리고 전도성(conductive)의 손실등과 같은 나쁜 영향을 줄일 수 있고, 그에 따라 전도성의 성능을 높일 수 있다.First, since the inductor device is formed at a certain distance from the substrate, adverse effects such as parasitic capacitance, dielectric loss, and conductive loss generated from the substrate can be reduced, thereby improving the performance of the conductivity. .

둘째, 값비싼 Au을 기판상에 두껍게 형성하지 않고, 포스트를 이용하여 전도성 라인이 기판과 일정공간을 가지도록 형성되므로 낮은 단가의 시스템을 구현할 수 있다.Second, it is possible to realize a low cost system because expensive lines are not formed thick on a substrate, and conductive lines are formed to have a predetermined space with the substrate by using posts.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 이탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다.Those skilled in the art will appreciate that various changes and modifications can be made without departing from the spirit of the present invention.

따라서, 본 발명의 기술적 범위는 실시 예에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의하여 정해져야 한다.Therefore, the technical scope of the present invention should not be limited to the contents described in the embodiments, but should be defined by the claims.

Claims (10)

기판과,Substrate, 상기 기판상에 형성된 신호 연결부와,A signal connection portion formed on the substrate; 상기 기판상의 일정높이에 소정의 형상으로 형성된 도전성 라인과,Conductive lines formed in a predetermined shape at a predetermined height on the substrate; 상기 신호연결부와 도전성 라인을 연결하는 비아(via)부와,A via part connecting the signal connection part and the conductive line; 상기 도전성 라인을 지지하는 다수개의 제 1 포스트(posts)들을 포함하여 구성되는 것을 특징으로 하는 마이크로 수동소자.And a plurality of first posts supporting the conductive line. 삭제delete 제 1 항에 있어서,The method of claim 1, 상기 도전성 라인은 나선형 타입(spiral-type) 또는 솔레노이드 타입(solenoid-type) 중 어느 하나의 형상을 가지고 구성되는 것을 특징으로 하는 마이크로 수동소자.The conductive line is a micro-passive device, characterized in that it is configured having a shape of any one of the spiral-type (soleal-type) or (solenoid-type). 제 1 항에 있어서,The method of claim 1, 상기 도전성 라인은 표면에 전도성물질인 박막층과 높은 전도성을 갖는 보호층으로 구성되는 것을 특징으로 하는 마이크로 수동소자.The conductive line is a micro passive device, characterized in that consisting of a protective layer having a high conductivity and a thin film layer of a conductive material on the surface. 제 4 항에 있어서,The method of claim 4, wherein 상기 박막층은 Ni로 형성된 것을 특징으로 하는 마이크로 수동소자.The thin film layer is a micro passive device, characterized in that formed of Ni. 제 4 항에 있어서,The method of claim 4, wherein 상기 보호층은 Au, Ag로 형성된 것을 특징으로 하는 마이크로 수동소자.The protective layer is a micro passive device, characterized in that formed of Au, Ag. 제 1 항에 있어서,The method of claim 1, 상기 신호 연결부는 기판상에 일정 두께로 형성된 제 2 포스트(posts)들에 의해 지지되어 기판상에 일정 높이를 가지고 구성되는 것을 특징으로 하는 마이크로 수동소자.The signal connection part is supported by the second posts (posts) formed in a predetermined thickness on the substrate is a micro passive device, characterized in that configured to have a predetermined height on the substrate. 소정 형상을 갖는 도전성 라인과, 신호 연결부, 비아(via)부, 그리고 포스트(post)로 구성된 마이크로 수동소자에 있어서,In a micro passive device consisting of a conductive line having a predetermined shape, a signal connection portion, a via portion, and a post, 씨드 금속층이 형성된 기판상에 희생층을 형성하고 패터닝하여 신호 연결부와 포스트(post)를 위한 제 1 몰드를 형성하는 공정과,Forming and patterning a sacrificial layer on the substrate on which the seed metal layer is formed to form a first mold for signal connection and a post; 상기 제 1 몰드에 전도성 금속을 증착한 후 전면에 희생층을 형성하고 패터닝하여 비아(via)부와 포스트(post)를 위한 제 2 몰드를 형성하는 공정과,Depositing a conductive metal on the first mold and then forming and patterning a sacrificial layer on the entire surface to form a second mold for the via portion and the post; 상기 제 2 몰드에 전도성 금속을 증착한 후 전면에 희생층을 형성하고 패터닝하여 소정형상의 전도성 라인을 위한 제 3 몰드를 형성하는 공정과,Depositing a conductive metal on the second mold and then forming and patterning a sacrificial layer on the entire surface to form a third mold for a conductive line having a predetermined shape; 상기 제 3 몰드에 전도성 금속을 증착한 후 희생층을 제거하고 씨드 금속층을 선택적으로 제거하는 공정을 포함하여 이루어지는 것을 특징으로 하는 마이크로 수동소자 제조 방법.And depositing a conductive metal on the third mold to remove the sacrificial layer and selectively removing the seed metal layer. 제 8 항에 있어서,The method of claim 8, 상기 전도성 금속은 Au, Cu, Ag, Ni, 또는 합금(alloys) 중 어느 하나로 형성되는 것을 특징으로 하는 마이크로 수동소자 제조 방법.The conductive metal is Au, Cu, Ag, Ni, or a method of manufacturing a micro passive device, characterized in that formed of any one of the alloys (alloys). 제 8 항에 있어서,The method of claim 8, 상기 희생층은 포토레지스트 또는 폴리이미드로 형성되는 것을 특징으로 하는 마이크로 수동소자 제조 방법.And the sacrificial layer is formed of photoresist or polyimide.
KR1019990040801A 1999-09-21 1999-09-21 micro passive element and fabrication method KR100348247B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990040801A KR100348247B1 (en) 1999-09-21 1999-09-21 micro passive element and fabrication method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990040801A KR100348247B1 (en) 1999-09-21 1999-09-21 micro passive element and fabrication method

Publications (2)

Publication Number Publication Date
KR20010028522A KR20010028522A (en) 2001-04-06
KR100348247B1 true KR100348247B1 (en) 2002-08-09

Family

ID=19612546

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990040801A KR100348247B1 (en) 1999-09-21 1999-09-21 micro passive element and fabrication method

Country Status (1)

Country Link
KR (1) KR100348247B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100477547B1 (en) * 2002-08-09 2005-03-18 동부아남반도체 주식회사 Method for forming inductor of semiconductor device
KR100897815B1 (en) * 2007-11-08 2009-05-18 주식회사 동부하이텍 Structure of pad in semiconductor device

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5880805A (en) * 1981-11-09 1983-05-16 Hitachi Ltd Wiring board equipped with inductance coil
JPH05190333A (en) * 1992-01-13 1993-07-30 Sharp Corp Multilayered type spiral inductor
US5373112A (en) * 1992-02-25 1994-12-13 Hitachi, Ltd. Multilayered wiring board having printed inductor
JPH07106514A (en) * 1993-10-07 1995-04-21 Toshiba Corp Semiconductor integrated circuit device
US5446311A (en) * 1994-09-16 1995-08-29 International Business Machines Corporation High-Q inductors in silicon technology without expensive metalization
JPH09181264A (en) * 1995-12-27 1997-07-11 Nec Corp Semiconductor device and manufacture thereof
JPH104015A (en) * 1996-06-17 1998-01-06 Matsushita Electric Ind Co Ltd Electronic part

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5880805A (en) * 1981-11-09 1983-05-16 Hitachi Ltd Wiring board equipped with inductance coil
JPH05190333A (en) * 1992-01-13 1993-07-30 Sharp Corp Multilayered type spiral inductor
US5373112A (en) * 1992-02-25 1994-12-13 Hitachi, Ltd. Multilayered wiring board having printed inductor
JPH07106514A (en) * 1993-10-07 1995-04-21 Toshiba Corp Semiconductor integrated circuit device
US5446311A (en) * 1994-09-16 1995-08-29 International Business Machines Corporation High-Q inductors in silicon technology without expensive metalization
JPH09181264A (en) * 1995-12-27 1997-07-11 Nec Corp Semiconductor device and manufacture thereof
JPH104015A (en) * 1996-06-17 1998-01-06 Matsushita Electric Ind Co Ltd Electronic part

Also Published As

Publication number Publication date
KR20010028522A (en) 2001-04-06

Similar Documents

Publication Publication Date Title
US6008102A (en) Method of forming a three-dimensional integrated inductor
CN100499361C (en) Electronic device and method of manufacturing the same
US6249039B1 (en) Integrated inductive components and method of fabricating such components
US6518165B1 (en) Method for manufacturing a semiconductor device having a metal layer floating over a substrate
JP4948756B2 (en) Inductor formed in integrated circuit and method of manufacturing the same
US5478773A (en) Method of making an electronic device having an integrated inductor
CN104733154B (en) Chip electronic component and its manufacture method
TW557583B (en) A multi-layer inductor formed in a semiconductor substrate
CN104733155A (en) Chip electronic component and manufacturing method thereof
US20100225436A1 (en) Microfabricated inductors with through-wafer vias
CN101447276B (en) Electric device
CN104934187A (en) Chip Electronic Component And Manufacturing Method Thereof
US10699839B2 (en) Thin film-type inductor
JP2000277693A (en) Integrated circuit with incorporated inductive element and manufacture of the same
CN108987039A (en) Coil block and its manufacturing method
JP2982193B2 (en) Manufacturing method of high frequency coil
US5215866A (en) Broadband printed spiral
KR100348247B1 (en) micro passive element and fabrication method
KR102016496B1 (en) Coil component and manufacturing method the same
KR100394875B1 (en) Integrated three-dimensional solenoid inductor and fabrication method thereof
JP2002280219A (en) Inductor and/or circuit wiring near in vicinity and its manufacturing method
JPH08222695A (en) Inductor element and manufacture thereof
TW506045B (en) Method for forming high performance system-on-chip using post passivation process
KR100348250B1 (en) fabrication method for micro passive element
US6617665B2 (en) High-frequency integrated inductive winding

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
N231 Notification of change of applicant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070629

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee