KR100344648B1 - Land Grid Array(LGA) package - Google Patents
Land Grid Array(LGA) package Download PDFInfo
- Publication number
- KR100344648B1 KR100344648B1 KR1019990054460A KR19990054460A KR100344648B1 KR 100344648 B1 KR100344648 B1 KR 100344648B1 KR 1019990054460 A KR1019990054460 A KR 1019990054460A KR 19990054460 A KR19990054460 A KR 19990054460A KR 100344648 B1 KR100344648 B1 KR 100344648B1
- Authority
- KR
- South Korea
- Prior art keywords
- external connection
- substrate
- semiconductor chip
- connection terminal
- terminal
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
본 발명은 랜드 그리드 어레이(Land Grid Array; LGA) 패키지에 관한 것으로, 랜드 그리드 어레이 패키지의 인쇄회로기판에 대한 양호한 납땜성과 납땜 이후에 랜드 그리드 어레이 패키지의 외부접속단자가 인쇄회로기판의 랜드 패턴에 정확히 정렬되어 납땜되었는지의 여부를 외부에서 쉽게 확인하기 위하여, 본 발명은 복수개의 전극 패드를 갖는 반도체 칩과; 상부면에 상기 반도체 칩이 실장되고, 하부면의 마주보는 가장자리를 따라서 형성되며 상기 반도체 칩과 전기적으로 연결된 복수개의 외부접속단자가 형성된 기판; 및 상기 기판의 상부면에 형성된 반도체 칩을 봉합하여 형성한 수지 봉합부;를 포함하며, 상기 외부접속단자와 인쇄회로기판의 랜드 패턴 사이의 납땜성을 향상시키기 위하여 상기 외부접속단자와 연결되어 상기 외부접속단자에 근접한 상기 기판의 외측면으로 각기 뻗은 단자 이음부를 갖는 것을 특징으로 하는 랜드 그리드 어레이 패키지를 제공한다.The present invention relates to a land grid array (LGA) package, in which a good solderability to the printed circuit board of the land grid array package and external connection terminals of the land grid array package after the soldering are applied to the land pattern of the printed circuit board. In order to easily check from the outside whether it is correctly aligned and soldered, the present invention is a semiconductor chip having a plurality of electrode pads; A substrate on which an upper surface of the semiconductor chip is mounted, a substrate formed along opposite edges of the lower surface, and having a plurality of external connection terminals electrically connected to the semiconductor chip; And a resin encapsulation portion formed by sealing a semiconductor chip formed on an upper surface of the substrate, wherein the resin encapsulation portion is connected to the external connection terminal to improve solderability between the external connection terminal and a land pattern of the printed circuit board. Provided is a land grid array package having a terminal joint portion extending to an outer surface of the substrate in proximity to an external connection terminal.
Description
본 발명은 랜드 그리드 어레이 패키지에 관한 것으로, 더욱 상세하게는 랜드 그리드 어레이 패키지와 인쇄회로기판 사이의 양호한 납땜성과 정확히 납땜되었지의 여부를 외부에서 쉽게 확인할 수 있는 랜드 그리드 어레이(Land Grid Array; LGA) 패키지에 관한 것이다.The present invention relates to a land grid array package, and more particularly, to a land grid array (LGA), in which a good solderability between a land grid array package and a printed circuit board can be easily confirmed from the outside. It's about packages.
전자기기들의 경박단소화 추세에 따라 그의 핵심 소자인 패키지의 고밀도, 고실장화가 중요한 요인으로 대두되고 있으며, 또한 컴퓨터의 경우 기억 용량의 증가에 따른 대용량의 램(Random Access Memory; RAM) 및 프레쉬 메모리(Flash Memory)와 같이 칩의 크기는 자연적으로 증대되지만 패키지는 상기의 요건에 따라 소형화되는 경향으로 연구되고 있다.With the trend toward thinner and shorter electronic devices, high-density and high-mounted packages are becoming important factors, and in the case of computers, large amounts of random access memory (RAM) and fresh memory are increasing as memory capacity increases. Like the Flash Memory, the size of the chip grows naturally, but the package is being studied to be smaller in accordance with the above requirements.
여기서, 패키지의 크기를 줄이기 위해서 제안되어 온 여러 가지 방안 예를 들면, 인쇄회로기판의 하부면에 형성되는 회로 배선 패턴을 외부접속단자로 활용하는 LGA 패키지가 있다. 즉, LGA 패키지는 회로 배선 패턴의 두께로 외부접속단자를 형성할 수 있기 때문에, 통상적인 리드 또는 솔더 볼과 같은 외부접속단자를 활용하는 반도체 칩 패키지에 비하여 박형화를 구현할 수 있는 장점이 있다.Here, for example, there are LGA packages that utilize circuit wiring patterns formed on the lower surface of the printed circuit board as external connection terminals. That is, since the LGA package can form the external connection terminal with the thickness of the circuit wiring pattern, there is an advantage that the thinner than the semiconductor chip package using the external connection terminal, such as a conventional lead or solder ball.
그러나, LGA 패키지가 외부전자장치의 기판 예를 들면, 모듈용 인쇄회로기판 등에 솔더(solder)로 납땜한 이후에, LGA 패키지가 인쇄회로기판에 정확히 정렬되어 납땜되었는지의 여부를 육안으로 확인하는 것이 용이하지 않았다. 도 1 및 도 2를 참조하여 좀더 상세하게 설명하겠다.However, after the LGA package is soldered to a board of an external electronic device, for example, a module printed circuit board, etc., it is visually checked whether the LGA package is correctly aligned and soldered to the printed circuit board. It was not easy. A more detailed description will be made with reference to FIGS. 1 and 2.
도 1은 종래 기술에 따른 LGA 패키지(200)를 나타내는 부분 절개 사시도이다. 도 2는 도 1의 저면도이다.1 is a partial cutaway perspective view showing an LGA package 200 according to the prior art. FIG. 2 is a bottom view of FIG. 1.
도 1 및 도 2를 참조하면, LGA 패키지(200)는 기판(180; substrate)의 상부면(182a)에 반도체 칩(170)이 실장되고, 반도체 칩(170)의 전극 패드(172; electrode pad)와 기판(180)의 기판 패드(181; substrate pad)는 본딩 와이어(185; bonding wire)에 의해 전기적으로 연결된다. 기판 상부면(182a)의 반도체 칩(170)과 본딩 와이어(185)를 성형수지로 봉합하여 수지 봉합부(188; resin encapsulation part)를 형성한다.1 and 2, the LGA package 200 includes a semiconductor chip 170 mounted on an upper surface 182a of a substrate 180, and an electrode pad 172 of the semiconductor chip 170. ) And a substrate pad 181 of the substrate 180 are electrically connected by a bonding wire 185. The semiconductor chip 170 and the bonding wire 185 of the upper surface 182a of the substrate are sealed with a molding resin to form a resin encapsulation part 188.
기판(180)은 기판 몸체(182; substrate body)의 양면에 회로 배선 패턴이 형성된 인쇄회로기판으로서, 잘 알려져 있다시피, 소정의 두께를 가지는 절연판 즉, 기판 몸체(182)의 양면에 회로 배선 패턴이 인쇄된 기판이다. 회로 배선 패턴은 기판의 상부면(182a)에 형성되며 반도체 칩(170)이 접착될 부분에 근접하게 형성되어 본딩 와이어(185)에 의해 전기적으로 연결되는 기판 패드(181)들을 포함하는 배선 패턴(186; trace pattern)과, 기판 하부면(182b)에 형성된 외부접속단자(183)들을 포함한다. 이때, 하부면(182b)의 외부접속단자(183)들은 소정의 패턴을 형성하는 배선 패턴(186)과 기판 몸체(182)를 관통하는 비아 홀(187; via hole)을 통하여 서로 전기적으로 연결된다. 그리고, 기판 하부면(182b)에 형성된 외부접속단자(183)들은 마주보는 양측의 가장자리를 따라서 소정의 간격을 두고 복수개가 형성되어 있으며, 기판의 외측면(182c)의 안쪽에 형성된다.The substrate 180 is a printed circuit board having circuit wiring patterns formed on both surfaces of the substrate body 182. As is well known, an insulating plate having a predetermined thickness, that is, a circuit wiring pattern formed on both surfaces of the substrate body 182, is well known. This is a printed board. The circuit wiring pattern is formed on the upper surface 182a of the substrate and includes a wiring pattern including substrate pads 181 that are formed in close proximity to the portion where the semiconductor chip 170 is to be bonded and electrically connected by the bonding wire 185. 186 and external connection terminals 183 formed on the substrate lower surface 182b. In this case, the external connection terminals 183 of the lower surface 182b are electrically connected to each other through a wiring pattern 186 forming a predetermined pattern and a via hole 187 passing through the substrate body 182. . In addition, a plurality of external connection terminals 183 formed on the lower surface 182b of the substrate are formed at predetermined intervals along the edges of both sides facing each other, and are formed inside the outer surface 182c of the substrate.
이와 같은 구조를 갖는 LGA 패키지(100)가 인쇄회로기판(110)에 납땜된 상태가 도 3 및 도 4에 도시되어 있다. 여기서, 도 3은 LGA 패키지(200)의 단변에서 인쇄회로기판(110)에 납땜된 상태를 확대하여 나타내는 부분 단면도이고, 도 4는 LGA 패키지(200)의 장변에서 인쇄회로기판(110)에 납땜된 상태를 확대하여 나타내는 부분 단면도이다. 납땜 방법은 LGA 패키지(200)의 외부접속단자(183)들에 대응되게 형성된 인쇄회로기판의 랜드 패턴(112)에 솔더크림(solder cream)을 프린트한 이후에, LGA 패키지(200)를 탑재시키고 솔더크림을 리플로우(reflow)하여 LGA 패키지(200)를 인쇄회로기판(110)에 실장하게 된다.3 and 4 show a state in which the LGA package 100 having such a structure is soldered to the printed circuit board 110. 3 is an enlarged partial cross-sectional view of a soldered state on the printed circuit board 110 at the short side of the LGA package 200, and FIG. 4 is soldered to the printed circuit board 110 at the long side of the LGA package 200. It is a partial cross section which shows the enlarged state. In the soldering method, after the solder cream is printed on the land pattern 112 of the printed circuit board formed to correspond to the external connection terminals 183 of the LGA package 200, the LGA package 200 is mounted. The solder cream is reflowed to mount the LGA package 200 on the printed circuit board 110.
그런데, 외부접속단자(183)의 두께가 얇으며, 도 3에 도시된 바와 같이 기판의 외측면(182c)에 대하여 소정의 간격을 두고 안쪽으로 배치되기 때문에, 인쇄회로기판(110)에 LGA 패키지(200)를 탑재한 이후에 리플로우하게 되면, 외부접속단자(183)와 기판의 외측면(182c) 사이의 기판의 하부면(182b)과 솔더(120) 사이에 틈이 형성되고, 기판의 외측면(182c) 밖에 위치하는 랜드 패턴(112)에 솔더(120)가 볼록하게 형성된다. 즉, 솔더(120)가 LGA 패키지의 외측면(182c) 밖에 위치하는 랜드 패턴(112)에 편중되기 때문에, 외부접속단자(183)와 랜드 패턴(112) 사이의 양호한 납땜성을 확보하기가 용이하지 않다. 여기서, 도면부호 121은 솔더(120)의 볼록한 부분을 가리킨다.However, since the external connection terminal 183 is thin and is disposed inwardly at a predetermined interval with respect to the outer surface 182c of the substrate, as shown in FIG. 3, the LGA package is provided on the printed circuit board 110. When the reflow is performed after the 200 is mounted, a gap is formed between the lower surface 182b of the substrate and the solder 120 between the external connection terminal 183 and the outer surface 182c of the substrate, The solder 120 is convexly formed on the land pattern 112 positioned outside the outer surface 182c. That is, since the solder 120 is biased to the land pattern 112 located outside the outer surface 182c of the LGA package, it is easy to ensure good solderability between the external connection terminal 183 and the land pattern 112. Not. Here, reference numeral 121 denotes a convex portion of the solder 120.
그리고, 납땜 공정 이후에 외부접속단자(183)가 그에 대응되는 랜드 패턴(112)에 정확히 정렬되어 납땜되었는지의 여부를 확인해야 하지만, 도 3에 도시된 바와 같이 외부접속단자(183)가 기판의 외측면(182c)의 안쪽에 위치하고, 도 4에 도시된 바와 같이 솔더의 볼록한 부분(121)에 의해 외부접속단자(183)와 랜드패턴(112) 사이의 부분이 가려지기 때문에, 외부접속단자(183)와 랜드 패턴(112) 사이의 정렬 여부를 확인하는 것이 용이하지 않다.After the soldering process, it is necessary to check whether the external connection terminal 183 is correctly aligned and soldered to the land pattern 112 corresponding thereto, but as shown in FIG. 3, the external connection terminal 183 is connected to the substrate. Located inside the outer surface 182c, the portion between the external connection terminal 183 and the land pattern 112 is covered by the convex portion 121 of the solder, as shown in FIG. It is not easy to check the alignment between the land pattern 112 and 183.
따라서, 본 발명의 목적은 LGA 패키지의 외부접속단자와 랜드 패턴 사이의 양호한 납땜성을 확보할 수 있는 LGA 패키지를 제공하는 데 있다.Accordingly, an object of the present invention is to provide an LGA package that can ensure good solderability between an external connection terminal and a land pattern of the LGA package.
본 발명의 다른 목적은 LGA 패키지가 랜드 패턴에 납땜된 이후에 외부접속단자와 랜드 패턴 사이의 정렬 여부를 외부에서 확인할 수 있는 LGA 패키지를 제공하는 데 있다.Another object of the present invention is to provide an LGA package which can externally check the alignment between the external connection terminal and the land pattern after the LGA package is soldered to the land pattern.
도 1은 종래 기술에 따른 랜드 그리드 어레이 패키지를 나타내는 부분 절개 사시도,1 is a partial cutaway perspective view showing a land grid array package according to the prior art,
도 2는 도 1의 저면도,2 is a bottom view of FIG. 1;
도 3 및 도 4는 도 1의 랜드 그리드 어레이 패키지가 인쇄회로기판에 납땜된 상태를 나타내는 부분 단면도,3 and 4 are partial cross-sectional views illustrating a state in which the land grid array package of FIG. 1 is soldered to a printed circuit board;
도 5는 본 발명의 실시예에 따른 랜드 그리드 어레이 패키지의 저면도,5 is a bottom view of a land grid array package according to an embodiment of the present invention;
도 6 및 도 7은 도 5의 랜드 그리드 어레이 패키지가 인쇄회로기판에 납땜된 상태를 나타내는 부분 단면도이다.6 and 7 are partial cross-sectional views illustrating a state in which the land grid array package of FIG. 5 is soldered to a printed circuit board.
* 도면의 주요 부분에 대한 설명 *Description of the main parts of the drawing
10, 110 : 인쇄회로기판 12, 112 : 랜드 패턴10, 110: printed circuit board 12, 112: land pattern
20, 120 : 솔더 80, 180 : 기판20, 120: solder 80, 180: substrate
81, 181 : 기판 패드 82, 182 : 기판 몸체81, 181: substrate pad 82, 182: substrate body
83, 183 : 외부접속단자 84 : 단자 이음부83, 183: External connection terminal 84: Terminal joint
86, 186 : 배선 패턴 88, 188 : 수지 봉합부86, 186: wiring pattern 88, 188: resin sealing portion
100, 200 : 랜드 그리드 어레이 패키지100, 200: land grid array package
상기 목적을 달성하기 위하여, 본 발명은 복수개의 전극 패드를 갖는 반도체 칩과; 상부면에 상기 반도체 칩이 실장되고, 하부면의 마주보는 가장자리를 따라서 형성되며 상기 반도체 칩과 전기적으로 연결된 복수개의 외부접속단자가 형성된 기판; 및 상기 기판의 상부면에 형성된 반도체 칩을 봉합하여 형성한 수지 봉합부;를 포함하며, 상기 외부접속단자와 인쇄회로기판의 랜드 패턴 사이의 납땜성을 향상시키기 위하여 상기 외부접속단자와 연결되어 상기 외부접속단자에 근접한 상기 기판의 외측면으로 각기 뻗은 단자 이음부를 갖는 것을 특징으로 하는 랜드 그리드 어레이 패키지를 제공한다.In order to achieve the above object, the present invention is a semiconductor chip having a plurality of electrode pads; A substrate on which an upper surface of the semiconductor chip is mounted, a substrate formed along opposite edges of the lower surface, and having a plurality of external connection terminals electrically connected to the semiconductor chip; And a resin encapsulation portion formed by sealing a semiconductor chip formed on an upper surface of the substrate, wherein the resin encapsulation portion is connected to the external connection terminal to improve solderability between the external connection terminal and a land pattern of the printed circuit board. Provided is a land grid array package having a terminal joint portion extending to an outer surface of the substrate in proximity to an external connection terminal.
본 발명에 따른 기판은, 소정의 두께를 가지며, 반도체 칩이 접착되는 상부면과, 그 상부면에 반대되는 하부면을 갖는 기판 몸체와; 기판 몸체의 양면에 형성되는 회로 배선 패턴으로, 상부면 상에 형성되며 반도체 칩이 접착될 부분에 근접하게 형성되어 반도체 칩의 전극 패드와 전기적으로 연결되는 기판 패드를 포함하는 배선 패턴과, 하부면의 마주보는 가장자리를 따라서 형성된 복수개의 외부접속단자를 포함하는 회로 배선 패턴; 및 배선 패턴과 외부접속단자를 각기 연결하기 위하여 기판 몸체를 관통하여 형성된 비아 홀;을 더 포함하며, 단자 이음부는 외부접속단자와 일체로 형성되는 회로 배선 패턴의 일 부분이다.A substrate according to the present invention includes a substrate body having a predetermined thickness, and having a top surface to which a semiconductor chip is bonded and a bottom surface opposite to the top surface; A circuit wiring pattern formed on both sides of the substrate body, the wiring pattern including a substrate pad formed on an upper surface and adjacent to a portion to which the semiconductor chip is bonded, and electrically connected to an electrode pad of the semiconductor chip; A circuit wiring pattern including a plurality of external connection terminals formed along opposite edges of the circuit board; And a via hole formed through the substrate body to connect the wiring pattern and the external connection terminal, respectively, wherein the terminal joint is a part of the circuit wiring pattern integrally formed with the external connection terminal.
본 발명에 따른 단자 이음부는 외부접속단자보다는 작은 폭을 갖도록 형성되고, 외부접속단자에 평행하게 기판의 외측면으로 뻗어 있다.The terminal joint according to the present invention is formed to have a smaller width than the external connection terminal, and extends to the outer surface of the substrate in parallel to the external connection terminal.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 보다 상세하게 설명하고자 한다.Hereinafter, with reference to the accompanying drawings will be described in detail an embodiment of the present invention.
도 5는 본 발명의 실시예에 따른 랜드 그리드 어레이 패키지의 저면도이다. 도 6 및 도 7은 도 5의 랜드 그리드 어레이 패키지가 인쇄회로기판에 납땜된 상태를 나타내는 부분 단면도이다.5 is a bottom view of a land grid array package according to an embodiment of the invention. 6 and 7 are partial cross-sectional views illustrating a state in which the land grid array package of FIG. 5 is soldered to a printed circuit board.
도 5 내지 도 7을 참조하면, 본 발명에 따른 LGA 패키지(100)의 기판(80)의 상부면에 반도체 칩이 실장되고 본딩 와이어에 의해 반도체 칩의 전극 패드와 기판의 기판 패드가 전기적으로 연결되고, 기판(80) 상부면에 형성된 반도체 칩과 본딩 와이어를 포함한 전기적 연결 부분을 성형수지로 봉합하여 수지 봉합부(88)가 형성된 구조를 가지며, 기판(80) 상부면에 형성되는 수지 봉합부(80)의 구조는 도 1에 도시된 것과 동일하다. 그리고, 도 5에 도시된 바와 같이, 비아 홀(87)에 의해 기판 하부면(82b)의 외부접속단자(83)들과 기판(80) 상부면에 실장된 반도체 칩이 전기적으로 연결된다.5 to 7, the semiconductor chip is mounted on the upper surface of the substrate 80 of the LGA package 100 according to the present invention, and the electrode pad of the semiconductor chip and the substrate pad of the substrate are electrically connected by bonding wires. And a resin sealing portion 88 is formed by sealing an electrical connection portion including a semiconductor chip and a bonding wire formed on the upper surface of the substrate 80 with a molding resin, and a resin sealing portion formed on the upper surface of the substrate 80. The structure of 80 is the same as that shown in FIG. As illustrated in FIG. 5, the via holes 87 electrically connect the external connection terminals 83 of the lower surface 82b of the substrate and the semiconductor chip mounted on the upper surface of the substrate 80.
특히, 본 발명에 따른 LGA 패키지(100)는 도 5에 도시된 바와 같이, 기판의 하부면(82b)에 형성된 외부접속단자(83)에 각기 연결된 단자 이음부(84)를 가지며, 단자 이음부(84)는 외부접속단자(83)들과 각기 일체로 형성되어 외부접속단자(83)들에 근접한 기판의 외측면(82c)으로 각기 뻗어 있다. 단자 이음부(83)는 기판(80)을 제조하는 공정에서 외부접속단자(83)들과 일체로 형성하는 것이 바람직하다. 통상적으로 기판의 하부면(82b)에 형성되는 외부접속단자(83)를 포함한 단자 이음부(84)는 얇은 구리박(Copper foil)을 기판 몸체(82)에 접착하고 나서 통상적인 포토 에칭(photo etching)과 같은 방법으로서 소정의 패턴 형상으로 형성한다. 즉, 단자 이음부(84)는 외부접속단자(83)와 일체로 형성되는 회로 배선 패턴의 일부분으로 형성할 수 있다. 그리고, 기판 몸체(82)의 상부면에 형성되는 배선 패턴 또한 동일한 방법으로 형성한다.In particular, the LGA package 100 according to the present invention, as shown in Figure 5, has a terminal joint 84, respectively connected to the external connection terminal 83 formed on the lower surface 82b of the substrate, the terminal joint 84 are formed integrally with the external connection terminals 83, respectively, and extend to the outer surface 82c of the substrate proximate the external connection terminals 83, respectively. The terminal coupling portion 83 may be formed integrally with the external connection terminals 83 in the process of manufacturing the substrate 80. Typically, the terminal joint 84 including an external connection terminal 83 formed on the lower surface 82b of the substrate adheres a thin copper foil to the substrate body 82 and then conventional photo etching. etching) to form a predetermined pattern. That is, the terminal coupling portion 84 may be formed as part of a circuit wiring pattern that is integrally formed with the external connection terminal 83. The wiring pattern formed on the upper surface of the substrate body 82 is also formed in the same manner.
본 발명의 실시예에 따른 단자 이음부(84)는 외부접속단자(83)보다는 작은 폭을 갖도록 형성하였으며, 외부접속단자(83)에 평행하게 기판의 외측면(82c)으로 뻗어 있다. 하지만, 단자 이음부를 외부접속단자와 동일한 폭을 갖도록 형성할 수도 있다.The terminal fitting portion 84 according to the embodiment of the present invention is formed to have a smaller width than the external connection terminal 83 and extends to the outer surface 82c of the substrate in parallel to the external connection terminal 83. However, the terminal joint portion may be formed to have the same width as the external connection terminal.
이와 같은 단자 이음부(84)를 형성한 이유는 도 6 및 도 7을 참조하여 설명하겠다. 여기서, 도 6은 LGA 패키지(100)의 단변에서 인쇄회로기판(10)에 납땜된 상태를 확대하여 나타내는 부분 단면도이고, 도 7은 LGA 패키지(100)의 장변에서 인쇄회로기판(10)에 납땜된 상태를 확대하여 나타내는 부분 단면도이다. 그리고, 인쇄회로기판(10)은 복수개의 LGA 패키지를 실장할 수 있는 모듈용 인쇄회로기판을수도 있고, 통상적인 외부전자장치용 기판일 수도 있다.The reason why the terminal coupling portion 84 is formed will be described with reference to FIGS. 6 and 7. 6 is an enlarged partial cross-sectional view of a soldered state on the printed circuit board 10 at the short side of the LGA package 100, and FIG. 7 is soldered to the printed circuit board 10 at the long side of the LGA package 100. It is a partial cross section which shows the enlarged state. The printed circuit board 10 may be a printed circuit board for a module that can mount a plurality of LGA packages, or may be a conventional external electronic device board.
먼저 도 6을 참조하면, 외부접속단자(83)와 단자 이음부(84)가 그에 대응되는 랜드 패턴(12) 상에 배치되기 때문에, 솔더(20)에 의해 인쇄회로기판의 랜드 패턴(12)에 접합된다. 그리고, 단자 이음부(84)가 기판의 외측면(82c)까지 뻗어 있기 때문에, 단자 이음부(84)를 포함한 외부접속단자(83)와 인쇄회로기판의 랜드 패턴(12) 사이에 솔더(20)가 균일하게 형성된다.First, referring to FIG. 6, since the external connection terminal 83 and the terminal joint portion 84 are disposed on the land pattern 12 corresponding thereto, the land pattern 12 of the printed circuit board is formed by the solder 20. Is bonded to. Since the terminal joint portion 84 extends to the outer side surface 82c of the substrate, the solder 20 is connected between the external connection terminal 83 including the terminal joint portion 84 and the land pattern 12 of the printed circuit board. ) Is formed uniformly.
그리고, 도 7에 도시된 바와 같이, 종래와 같이 솔더의 볼록한 부분이 형성되지 않고, 단자 이음부(84)가 기판(80)의 외측면까지 뻗어 있기 때문에, LGA 패키지(100)가 인쇄회로기판(10)에 납땜된 이후에 외부에서 외부접속단자(83)와 랜드 패턴(83) 사이의 정렬 상태를 쉽게 확인할 수 있다. 즉, 기판(80)의 외측면으로 노출된 단자 이음부(84)의 말단과 랜드 패턴(12) 사이의 정렬 여부를 확인함으로써, 단자 이음부(84)와 평행하게 형성된 외부접속단자(83)와 랜드 패턴(12) 사이의 정렬 여부를 쉽게 확인할 수 있다.As shown in FIG. 7, since the convex portion of the solder is not formed as in the related art, and the terminal joint 84 extends to the outer surface of the substrate 80, the LGA package 100 is a printed circuit board. After soldering to (10), it is possible to easily check the alignment between the external connection terminal 83 and the land pattern 83 from the outside. That is, the external connection terminal 83 formed in parallel with the terminal joint portion 84 by checking whether the end of the terminal joint portion 84 exposed to the outer surface of the substrate 80 and the land pattern 12 are aligned. And alignment between the land pattern 12 can be easily confirmed.
따라서, 본 발명의 구조를 따르면 외부접속단자와 연결된 단자 이음부가 LGA 패키지의 외측면까지 뻗어 있기 때문에, 외부접속단자를 인쇄회로기판의 랜드 패턴에 접속시키는 솔더를 단자 이음부를 포함한 외부접속단자와 랜드 패턴 사이에 균일하게 분포시킬 수 있다. 즉, LGA 패키지와 인쇄회로기판 사이의 양호한 납땜성을 유지할 수 있다.Therefore, according to the structure of the present invention, since the terminal joint connected to the external connection terminal extends to the outer surface of the LGA package, the external connection terminal and the land including the solder joint connecting the external connection terminal to the land pattern of the printed circuit board are connected. It can distribute uniformly between patterns. That is, good solderability between the LGA package and the printed circuit board can be maintained.
그리고, LGA 패키지의 외측면으로 단자 이음부의 말단이 노출되어 있기 때문에, LGA 패키지가 인쇄회로기판에 납땜된 이후에 LGA 패키지의 외부에서 LGA 패키지의 외부접속단자가 인쇄회로기판의 랜드 패턴에 정확히 정렬되어 납땜되었는지의 여부를 쉽게 확인할 수 있다.Since the end of the terminal joint is exposed to the outer surface of the LGA package, after the LGA package is soldered to the printed circuit board, the external connection terminal of the LGA package is exactly aligned with the land pattern of the printed circuit board after the LGA package is soldered. You can easily check whether or not it is soldered.
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990054460A KR100344648B1 (en) | 1999-12-02 | 1999-12-02 | Land Grid Array(LGA) package |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990054460A KR100344648B1 (en) | 1999-12-02 | 1999-12-02 | Land Grid Array(LGA) package |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010053902A KR20010053902A (en) | 2001-07-02 |
| KR100344648B1 true KR100344648B1 (en) | 2002-07-25 |
Family
ID=19623186
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990054460A KR100344648B1 (en) | 1999-12-02 | 1999-12-02 | Land Grid Array(LGA) package |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100344648B1 (en) |
-
1999
- 1999-12-02 KR KR1019990054460A patent/KR100344648B1/en active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010053902A (en) | 2001-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7396702B2 (en) | Module assembly and method for stacked BGA packages | |
| US5615089A (en) | BGA semiconductor device including a plurality of semiconductor chips located on upper and lower surfaces of a first substrate | |
| US6734557B2 (en) | Semiconductor device | |
| US8143713B2 (en) | Chip-on-board package | |
| JP2002510148A (en) | Semiconductor component having a plurality of substrate layers and at least one semiconductor chip and a method for manufacturing the semiconductor component | |
| KR100344648B1 (en) | Land Grid Array(LGA) package | |
| US6734546B2 (en) | Micro grid array semiconductor die package | |
| KR200231862Y1 (en) | Semiconductor package | |
| KR100247641B1 (en) | Package and method of manufacturing the same | |
| KR100891538B1 (en) | Chip stack package | |
| KR20000025382A (en) | Piled semiconductor package | |
| KR100206977B1 (en) | Vertical type ball grid array | |
| JPH11102991A (en) | Semiconductor element mounting frame | |
| KR200249560Y1 (en) | BLP and stack package with such BLP | |
| KR20000040734A (en) | Stacked micro bga package | |
| KR200278535Y1 (en) | Chip size package | |
| KR100548592B1 (en) | Stacked Micro Visual Package | |
| KR20010038940A (en) | Stacked buttom leaded plastic package and manufacturing method thereof | |
| KR100413475B1 (en) | film adhesive having circuit pattern and multi chip module semiconductor package using the same | |
| CN116598265A (en) | System-in-package (SIP) module and assembly method thereof | |
| KR20000011420U (en) | Stacked Semiconductor Packages | |
| KR20040045696A (en) | method for fabricating semiconductor package | |
| KR20010018964A (en) | Non-leaded semiconductor package | |
| KR19990055508A (en) | Area array package and its manufacturing method | |
| KR19980034141A (en) | Via Grid Array Package |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130702 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20140704 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20150629 Year of fee payment: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20160624 Year of fee payment: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20190702 Year of fee payment: 18 |