KR100343865B1 - 비동기전송모드의전송층과전송교환기의동작방법 - Google Patents

Abstract

ATM 형식의 전송층이 교환기(216)와 N개의 채널 사이에 사용된다. 각각의 채널(218)은 셀 줄(cell queue)을 저장하기 위해 제 2 저장 장치 B_o,...,B_N-1을 가지며 상기 셀 줄은 P 셀까지의 길이를 가지며 제 2 저장장치중 하나는 셀의 최대의 수 M이 저장되면 비지 모드(busy mode)에 있으며 여기서 상기 M은 P보다 작다. 각각의 통신 채널은 교환기 줄(swich queue)중 하나에 할당된다. 상기 전송층(217)은 셀 줄의 저장을 위해 제 3 저장 장치 T를 가지며 상기 셀 줄은 L 까지의 길이를 갖는다. 게다가 상기 전송층(217)은 상기 제 2 저장 장치가 비지 모드에 있는 경우에 상기 교환기 줄중 하나로부터 상기 제 3 저장 장치로의 셀의 입력을 선택적으로 디에이블시킨다.

Description

비동기 전송 모드의 전송층과 전송 교환기의 동작 방법{Transfer layer of the ATM type and method for operating a transfer switch}

본 발명은 교환기 수단과 다수의 통신 채널 사이에 사용되는 형태의 전송층에 관한다. 또한 본 발명은 그러한 형태의 전송층을 갖는 전송 교환기의 동작 방법에 관한다.

전송 교환기는 통신 네트워크에서 주로 사용된다. 이더넷(eternet), 토큰링(token ring), FDDI와 같은 여러 가지 형태의 통신 네트워크가 있다. 몇몇 네트워크는 비동기 전송 모드 통신 개념을 사용한다. 이 개념은 고속의 가상 네트워킹에 특히 이점이 있다.

비동기 전송 모드(ATM)는 광역 통합 서비스 디지탈 네트워크 프로토콜 스택내의 언더라잉 전송 기술(underlying transport technology)로서 표준 위원회에 의해 선택되어 왔다. 본 문헌에서의 "전송(transport)"은 네트워크내의 시작지점에서 목적지까지 엔드-사용자 트래픽(end-user traffic)을 보내기 위해 데이터 링크 층에서 ATM 교환 및 멀티플렉싱 기술을 사용하는 것을 말한다. 표준화된 ATM 통신 개념에 대한 기술은 1993년에 PTR Prentice Hall에 의해 출판된 "ATM 사용자-네트워크 인터페이스 설명(ATM user-network interface specification)"라는 제목의 ATM 포럼에서 발견할 수 있다.

도 1은 표준 ATM 네트워크의 예 도시도.

도 2는표준 ATM 셀의 개략도.

도 3은 종래의 ATM 교환기의 블록도.

도 4는 본 발명의 제 1 실시예에 따른 전송 교환기의 블록도.

도 5는 본 발명의 제 2 실시예에 따른 전송 교환기의 블록도.

* 도면의 주요 부호에 대한 설명 *

2, 3, 4 : 전송 교환기 5, 6, 7 : 통신 링크

14 : 페이로드 15 : 셀헤더

도 1은 비동기 전송모드 네트워크의 예를 나타낸다. ATM 네트워크 자체는 네트워크 영역(1)내에 개략적으로 묘사되어 있다. 네트워크 영역(1)은 ATM 교환기(2,3,4)를 포함한다. 네트워크 영역(1)은 도면에서는 도시되지 않았지만 더 많은 수의 전송 교환기를 포함한다. 전송 교환기(2,3,4)는 통신 링크(5,6,7)를 통해 상호 접속되어 있다. 통신 링크(5,6,7) 각각은 하나 이상의 전송 교환기를 포함한다. 이에 의해 네트워크가 확립된다. 개인 네트워크(11,12,13)가 통신링크(8,9,10)를 통해 네트워크 영역(1)의 ATM 네트워크에 접속되어 있음을 예를 들어 도 1에 도시하고 있다. 정보는 소위 셀이라는 수단에 의해 그러한 네트워크상에서 상호교환된다. 도 2는 ATM표준에 따라 상기 셀의 구조를 도시한다. 셀은 네트워크의 가상 접속을 통해 전송할 정보조각을 포함하는 페이로드(payload)(14)를 이동시킨다. 게다가 셀은 제어 정보를 이동시키는 셀 헤더(15)를 포함한다. ATM 표준에 따라 셀의 GFC 필드는 일반적인 흐름 제어 데이터를 이동시키고 VCI는 가상 접속 식별기를 포함하고 VPI는 가상 경로 식별기를 포함하며 PT 필드는 페이로드형을 식별한다.

또한 제어 필드는 셀에 대한 외적 손상 우선을 선택적으로 나타내는 CLP 필드와 에러 정정에 사용되는 HEC 필드이다.

도 3은 표준화에 사용될 수 있는 전송 교환기형에 대한 개락도이다. 도 3에 도시된 바와 같은 형태의 전송 교환기는 종래 기술에 알려져 있으며 네트워크상의 교환에서 폭넓게 사용된다. 전송 교환기는 물리적 링크를 통한 가상 접속에 속하는 데이터 셀을 전송하는데 사용된다.

전송 교환기는 교환기(16), 전송층(17), 통신 채널(18)을 포함한다. 교환기(16) 자체의 교환은 단지 S_o내지 S_N-1만을 도면에 도시하고 있다. 교환기(16)의 N개의 FIFO S₀‥‥‥S_N-1은 N개의 교환기 줄(switch queses)을 저장하기 위한 저장 수단이다. 교환기 줄은 교환기(16)의 출력을 버퍼하는 역할을 한다.

FIFO S₀는 저장 위치 C_0l, C₀₂‥‥ C₀₆를 포함한다. 이들 각각의 저장 위치는완전한 ATM 셀(도 2 참조)을 유지할 수 있는 능력이 있다. 똑같은 상황이 교환기(16)의 다른 S₁, S₂‥‥‥S_N특히 C_N-1,0및 C_N-1,6에 적용될 수 있다. FTFO S₀, 내지 S_N-1각각은 6 ATM 셀을 버퍼할 능력이 있다. 그러므로 6개까지의 셀의 길이를 갖는 N개의 교환기 줄 각각은 교환기(16)의 FIFO에 저장될 수 있다.

FIFO S₀, 내지 S_N-1의 각각의 출력은 셀 버스(19)를 통해 전송층(17)에 접속된다. 전송층(17)은 L=6 ATM 셀의 길이를 갖는 셀 줄의 저장을 위해 FIFO(20)을 포함한다. FIFO(20)는 교환기(16)의 FIFO S에서 실현되는 상기 교환기 줄로부터 버스(19)를 통해 ATM 셀을 수신하여 이들 셀에 대해 ATM 층 기능을 실행하고 원래의 교환기 줄에 따라 통신 채널(18)로 그것들을 제공한다.

전송층(17)의 FIFO(20)는 L=6 저장위치(21,22,23,24,25,26)을 포함한다. 저장 위치(21 내지 26) 각각은 완전한 ATM 셀을 유지할 수 있는 능력이 있다.

FIFO(20 )의 출력은 셀 버스(27)을 통해 통신 채널(18)에 접속되어 있다. 셀 버스는 1995년 4월 10일에 ATM 포럼에서 발표된 레벨 2, 버전 0.8의 "UTOPIA, ATM-PHY 인터페이스 설명"에서 규정된 UTOPIA 셀 버스의 형태가 될 수 있다. 전송층(17)은 모토로라 MC 92500과 같은 마이크로프로세서 수단에 의해 실현될 수 있다.

통신 채널(18)은 N개의 물리적 라인 L₀내지 L_N-1을 포함한다. 라인 L_O내지 L_N-1은 소위 물리적 층(PHY) 접속을 확립하는 역할을 한다. 그러한 물리적 접속의예는 도 1에 도시된 바와 같은 통신 링크(5,6,7,8)이다.

물리적 라인 L_O내지 L_N-1각각은 출력 버퍼에 접속되어 있다. 도 3에 도시된 예에서 출력 버퍼 B_o, B_l‥‥ B_N-1는 FIFO 이다. FIFO B₀내지 B_N-1각각은 10개의 저장위치를 가지며 저장 위치 각판은 완전한 ATM 셀을 유지할 수 있는 충분한 능력이 갖는다. 출력 버퍼 B₀는 저장 위치 D_0l, D₀₂‥‥ D₁₀를 가지며 반면에 FIFO B_N-1는 저장위치 D_N-1,0, D_N-1,1,... D_N-1,10를 갖는다. 그러므로 이 경우에 FIFO에 의해 실현되는 통신 채널(18)의 저장 수단은 P=10 셀까지의 길이를 갖는 출력 셀 줄을 각각 유지할 수 있다. 셀은 전송층(17)으로부터 셀 버스(27)를 통해 통신 채널(18)의 FIFO로 입력된다.

통상적으로 ATM 교환 시스템에서 스위치(16)의 FIFO S₀내지 S_N-1와 통신 채널(18)의 FIFO B₀내지 B_N-1사이에 일대일 관계가 성립하는데 FIFO S_x로터 유래되는 셀은 버스(19), FIFO(20), 버스(27) 를 거쳐 그 대응하는 FIFO B_x로 전송되며, 여기서 0≥x>N 이다. 다른 워드에 있어서는 물리적 라인 L_O내지 L_N-1각각이 스위치(16)의 FIFO S₀내지 S_N-1중 하나에 확실하게 할당되며 그 반대로도 성립한다.

FIFO(20)의 저장 위치(21-26)에 나타나는 수들은 FIFO(20)의 특정 저장위치에 현재 저장된 셀의 처음 위치(origin)를 상징화한다. 예를 들어 저장 위치(21)에 저장된 셀은 FIFO S₀에서 출발한 것이며 저장 위치(22)에 저장된 셀은 FIFO S₅에서 출발하 것이며(이것은 도면에 도시되지는 않았다) 저장 위치(26)에 저장된 셀은 FIFO S₀에서 출발한 것이다. 그러므로 도 3은 전송 교환기의 동작에 대한 스냅 샷(snap shoot)을 나타낸다.

본 발명은 개선된 전송층과 ATM 교환기와 같은 개선된 전송 교환기를 제공하며 이것은 데이터를 더 빠른 속도로 전송하게 해준다. 본 발명은 전송 교환기의 개선된 동작 방법을 제공한다.

본 발명에 따라 교환 수단과 N개의 통신 채널 사이에 사용되는 전송층이 제공되며, 상기 교환 수단은 다수의 교환 줄을 저장하는 제 1 저장 수단을 가지며 상기 통신 채널 각각은 P 셀까지의 길이를 갖는 셀 줄을 저장하는 제 2 저장 수단을 가지며, 상기 제 2 저장 수단 각각은 최소수 M의 셀이 저장되면 비지 모드로 되며, 여기서 M은 P보다 작거나 같으며, 상기 통신 채널 각각은 상기 교환기 줄중 하나에 할당되며 상기 전송층은 L 셀까지의 길이를 갖는 셀 줄을 저장하는 제 3 저장 수단과 상기 할당되 통신 채널의 제 2 저장 수단이 비지 모드이면 상기 교환기 줄중 하나로부터 상기 전송층의 상기 제 3 저장 수단으로 셀의 입력을 디스에이블시키는 논리 수단을 포함한다.

또한 본 발명은 교환 수단과 N개의 통신 채널 사이에 사용되는 전송층을 제공하며, 상기 교환 수단은 다수의 교환기 줄을 저장하는 제 1 저장 수단을 가지며, 상기 통신 채널 각각은 P 셀까지의 길이를 갖는 셀 줄을 저장하느 제 2 저장 수단을 가지며, 상기 제 2 저장 수단 각각은 최소수 M의 셀이 저장되면 비지 상태로 되며 여기서 M은 P 보다 작거나 같으며, 상기 통신 채널 각각은 상기 교환기 줄중 하나에 할당되며, 상기 전송층은 상기 교환기 줄에 L 셀까지의 길이를 갖는 셀 줄을 저장하기 위해 제 3 저장 수단을 갖는다.

본 발명은 또한 상기 전송 교환기 동작 방법을 제공하며, 상기 전송 교환기는 교환 수단, N개의 통신 채널, 전송층을 포함하며, 상기 통신 채널 각각은 P 셀까지의 길이를 갖는 셀 줄을 저장하기 위해 저장 수단을 가지며, 상기 저장 수단 각각은 최소수 M의 셀이 저장되면 비지 상태로 되며 여기서 M은 P보다 작거나 같으며, 상기 방법은 상기 비지 상태의 발생을 위해 저장 수단을 조정하는 단계와 상기 비지 상태의 발생에 따라 상기 교환 수단으로부터 상기 전송층으로 셀의 입력을 디스에이블시키는 단계를 포함한다.

또한 본 발명은 전송 교환기의 동작 방법을 제공하며, 상기 전송 교환기는 교환 수단, N개의 통신 채널, 전송층을 포함하며, 상기 교환 수단은 N개의 교환기 줄을 저장하는 제 1 저장 수단을 가지며, 상기 통신 채널 각각은 셀 줄을 저장하기 위한 제 2 저장 수단을 가지며, 상기 통신 채널 각각은 상기 교환기 줄중 하나에 할당되며, 상기 전송층은 셀 줄을 저장하기 위한 제 3 저장 수단을 포함하며, 상기 셀 줄 각각은 상기 통신 채널중 하나에 할당되며 또한 L 셀까지의 길이를 가지며, 상기 방법은 상기 교환기 줄로부터 상기 할당된 셀 줄로 셀을 입력하는 단계를 포함한다. 본 발명은 ATM 표준과 호환되는 시스템을 교환하는데 특히 이점이 있다.

본 발명은 표준화된 ATM 층과 같은 종래 기술의 전송층의 데이터 전송 속도가 FIFO(도 3의 FIFO(20) 참조)에서 발생하는 장애(blockage)에 의해 제한받는 것을 인식하는 것으로부터 출발한다. 종래 기술의 전송층에서의 그러한 장애는 예를 들어 물리적 라인이 꽉 차있고 동시에 동일한 물리적 라인으로 출력 줄(output queue)의 출력을 시작할 때 상기 전송충의 FIFO에 셀이 저장되면 발생한다. 예를 들어 -다시 도 3을 참조하여- 물리적 라인 L₀의 출력 버퍼 B₀가 꽉 차있으면 전송층(17)의 FIFO(20)의 저장 위치(21)에 저장된 셀은 버퍼 B₀로 출력되지 못한다. 연속적으로 저장 위치(22-26)에 저장된 다른 모든 셀들은 저장 위치(20)에 저장된 셀이 그 대응하는 버퍼 B₀로 출력될 때까지 FIFO(20)의 셀 줄에서 기다려야만 한다. 이러한 상황을 이후로는 "줄 장애 상황의 헤드(head-of-queue blocking situation)"이라 칭하기로 한다.

그러한 줄 상황의 헤드는 본 발명에 따르면 더 이상 발생하지 않는다. 기본적으로 본 발명은 두가지의 상이한 접근을 취한다.

제 1 접근은 전송층의 저장 수단의 저장 능력을 증가시켜서 교환기 줄 각각에 있어서 개별의 줄이 전송층에 저장될 수 있도록 하는 것이다. 결과적으로, 교환기 줄 S_x중 하나로부터 나타나는 셀은 전송층 T_x의 대응하는 셀 줄에 입력된다. 전송층의 셀 줄 T_x로부터 출력되는 셀은 물리적 라인 L_x의 할당된 출력 버퍼 B_x로 배타적으로 입력된다. 바꿔 말하면 물리적 라인 L_x의 출력 버퍼당 전송층과 교환 수단에 하나의 셀 줄이 존재한다. 출력 버퍼중 하나 예를 들어 출력 버퍼 B0가 꽉 차 있으면 다른 출력 버퍼 B는 전송층의 각 전송 줄에 의해 여전히 서비스받을 수 있는 동안 출력 버퍼 B에 속해 있는 셀은 그들의 전송 줄 T₀에서 대기한다.

본 발명의 제 1 접근에 따라 실행된 전송층이 성능의 관점에서 다루어질지라도, 전송층에 많은 수의 FIFO가 필요하기 때문에 그러한 전송층을 실행하는데는 비교적 큰 실리콘 공간이 필요하다. 이것은 만약 전송층이 하나의 단일 집적회로에서 실행되어야 한다면 단점이 될 수 있다.

본 발명의 제 2 접근은 종래기술의 경우에서와 같이 전송층의 하나의 셀 줄의 저장만을 요구한다. 줄 장애 상황의 헤드를 방지하기 위하여 셀의 대응하는 출력 버퍼가 꽉 차있거나 또는 거의 차있을 때 교환기 줄로부터의 셀의 입력이 디스에이블된다. 출력 버퍼가 꽉 차있거나 또는 거의 차있는 상황은 출력 버퍼의 각각에 대해 "비지(busy)" 신호에 의해 전송될 수 있다.

본 발명의 양호한 실시예에 따라 전송층의 논리에 접속되며 이것은 그 셀의 대응하는 출력 버퍼가 비지 상태를 보낼 때 교환기 줄로부터의 셀의 입력을 디스에이블시킨다.

본 발명의 다른 양호한 실시예에 따라 상기 비지 신호는 그 출력 줄이 여전히 L 개의 텅빈 셀을 가질 때 버퍼에 의해 이미 주장되며 여기서 L은 전송층의 전송 줄의 최대 길이이다. 이것은 전송층의 전송 줄에 있는 모든 셀이 비지 상태의 신호로 전송되는 동일한 출력 버퍼에 속하는 최악의 경우일지라도 상기 출력 버퍼가 장애 상황이 없이 전송 줄의 셀을 여전히 수신할 수 있다는 이점을 갖는다.

ATM 표준에 따라 각각의 물리적 라인에 셀은 연속적으로 흐른다. 연속적으로출력 버퍼가 비워져 있는 상황은 ATM 교환기가 ATM 표준과 호환되는 것이 보장되도록 방지되어야만 한다. 본 발명의 양호한 실시예중 하나에 따라 출력 버퍼가 그 비지 신호를 주장할 때 출력 버퍼는 더 이상 셀을 수신할 수 없다. 비지 상태가 지나면 그 출력 버퍼에 속하는 새로운 셀이 대응하는 교환기로부터 전송층을 거쳐 출력 버퍼로 전송될 수 있도록 출력 버퍼는 비지 신호를 끊어버린다.

그렇지만 이 전송은 확실한 시간 간격을 필요로 한다. 물리적 라인상의 데이터 전송 속도가 매우 빠르면 이것은 상기 출력 버퍼의 교환기 줄로부터 상기 새로운 셀이 도착할 때 비지 신호를 끊어버린 출력 버퍼가 이미 비워져 있게 되는 문제를 야기할 수 있는데 왜냐하면 셀 전송에 필요한 시간 간격이 비지 신호를 끊어 버린 출력 버퍼를 비우는데 필요한 시간 간격보다 더 길기 때문이다. 그러한 상황을 예방하기 위하여 최대수 M이 그 출력 줄에 있을 때 비지 신호를 출력 버퍼로 주장한다.

상기 출력 버퍼의 M 셀의 출력 줄을 비우는데 필요한 시간 간격이 동일한 출력 버퍼에 의해 비지 신호가 끊어질 때부터 전송층을 거쳐 대응하는 교환기 줄로부터 새로운 셀이 도착할 때까지의 시간 간격과 일치하도록 상기 M을 선택한다.

도 4에는 본 발명의 전송 교환기의 부분에 있어서 도 3의 종래 전송 교환기 부분에서 사용된 것과 유사한 도면 부호를 사용하며 단지 도면 부호의 맨처음에 "1"이 부가되어 있다. 도 4에 도시된 본 발명의 제 1 실시예의 전송 교환기는 FIFO S₀내지 S_n-1을 갖는 교환기(116)을 포함한다. 스위치(116)의 FIFO의 저장위치는 도3의 교환기(16)의 저장위치와 동일한 방법으로 참조된다.

교환기(116)는 셀 버스(119)에 의해 전송층(117)에 접속된다. 전송층(117)은 N개의 T_o내지 T_N-1를 갖는다. FIFO T_o내지 T_n-1의 입력은 셀 버스(119)에 접속되어 있으며 반면에 이들 FIFO의 출력은 셀 버스(127)을 거쳐 통신 채널(118)에 접속되어 있다. 통신 채널(118)은 N개의 물리적 라인을 포함하며 각각의 라인은 자신의 출력 버퍼를 갖는다. 물리적 라인과 이들의 출력 버퍼와 이 출력 버퍼내의 저장 위치는 도 3의 통신 채널과 대응하는 부분과 동일한 방법으로 참조된다.

종래의 기술에서와 같이, FIFO S_x에 저장된 셀 줄에 있는 셀은 속해 있는 물리적 라인 L_x의 그 할당된 출력 버퍼로 항상 전송된다. 도 4에 도시된 본 발명의 양호한 실시예에 따라 교환기(116)의 FIFO Sx 로부터 나타나는 셀은 셀 버스(119)를 거쳐 그 할당된 전송 줄 T_x로 입력된다. 다른 워드와 함께 FIFO S₀, T₀, B₀; S₁, T₁, B₁; S₂, T₂, B₂; ...; S_N-1, T_N-1, B_N-1는 세 개의 FIFO 조합을 구성한다. 교환기(116)로부터 통신 채널(118)로 셀이 전송되어 특정한 셀이 속해 있는 하나의 조합의 FIFO의 FIFO가 배타적으로 활용된다.

예를 들어 교환기(116)의 FIFO S₀에 있는 저장 위치 C_O3에 셀이 저장되어 있다면 물리적 라인 L₀을 통해 전송시키기 위해 전송층의 그 할당된 FIFO T₀와 통신 채널의 B₀로 항상 전송된다. FIFO T₀내지 T_N-1에 저장된 각각의 전송 줄에서 셀들 만이 교환기 줄중 특정한 하나로부터 나타나서 입력되기 때문에 줄 장애 상황의 헤드의 발생은 배제된다.

예를 들어 출력 버퍼 B₀가 꼭 차있다면 전송층(17의 FIFO T₀에 저장된 전송줄의 셀들은 더 이상 FIFO T₀로부터 출력될 수 없다. FIFO T₀에 저장된 이 전송 줄의 셀들은 FIFO T₀에서 출력 버퍼 B₀로 새로운 셀이 입력될 수 있는 공간이 존재하도록 버퍼 B₀비워지기 시작할 때까지 기다려야만 한다. FIFO T₀의 셀줄에 있는 다른 셀들이 셀 버스(127)을 통해 새로운 셀이 입력될 수 있는 공간이 존재할 때까지 대기 상기로 있는 동안 다른 출력 버퍼 B₀내지 B_N-1는 그들의 대응하는 셀들 FIFO T₁내지 T_N-1로부터 셀 버스(127)를 통해 그들의 할당된 출력 버퍼로 출력될 수 있도록 채워져 있으면 안된다. FIFO B₀가 비지 상태에 있기 때문에 FIFO T₀의 셀 줄이 대기 상태에 있을지라도 대기상태에 있지 않은 다른 FIFO T₁내지 T_N-1에 저장된 다른 셀 줄은 그들의 할당된 출력 버퍼 B_l내지 B_N-1로 계속해서 출력될 수 있다. 그러므로, 원리적으로 줄 장애 상황의 헤드는 배제된다.

도 5를 참조하여 본 발명의 상세한 설명을 다음과 같이 상세히 설명한다. 도 5에서 도 3의 전송 교환기의 부분에 대응하는 부분에 대해서는 유사한 도면 부호가 사용되며 단지 도면부호의 맨처음에 "2"를 부가하여 나타낸다.

도 5에 도시된 전송 교환기는 교환기(216)와, 도 3의 교환기(16)와 통신 채널(18)에 대응하는 통신 채널(218)을 각각 포함한다. 교환기(210)와 통신채널(218)의 FIFO에 있는 개별의 저장 위치는 도 3에 도시된 대응하는 저장 위치와 동일한 방법으로 참조된다. 교환기(216)는 셀 버스(219)를 거쳐 전송층(217)에 접속되어 있다. 전송층(217)은 L 셀까지의 길이를 갖는 셀 줄을 저장하는데 충분한 저장 능력이 있는 FIFO T를 포함한다. FIFO T의 입력은 셀 버스(219)에 접속되어 있다. FIFO T의 출력은 셀 버스(227)을 거쳐 FIFO B₀내지 B_N-1의 입력에 접속되어 있다.

부가하여 전송층(217)은 논리 회로(229)와 논리 회로(230)을 포함한다. 논리 회로(230)는 비지 버스(228)를 통해 FIFO B₀내지 B_N-1의 신호 출력에 접속되어 있다. 신호 "비지"는 FIFO가 비지 상태에 있으면 통신 채널(218)의 FIFO 중 하나의 신호 출력에서 발생된다. 통신 채널(218)의 각각의 FIFO는 그러한 비지 상태를 나타내도록 그 자신의 신호 출력을 갖는다. 비지 상태가 통신 채널(218)의 특정한 FIFO에서 경과되면 신호 "비지"는 이 FIFO의 출력에서 끊어진다.

논리 회로(229)는 N개의 플립플롭 F₀내지 F_N-1에 접속된 N개의 출력을 갖는다. 플립플롭 F₀와 F_N-1만이 도면에 도시되어 있다. 플립플립 F₀내지 F_N-1출력은 논리 회로(230)에 접속되어 있다. 논리 회로(230)의 출력은 버스(231)을 거쳐 FIFO S₀내지 S_N-1의 디스에이블 입력에 접속되어 있다.

FIFO B₀내지 B_N-1중의 하나의 출력 버퍼 FIFO B_x이 비지 상태에 있다면 이 FIFO B_x의 신호 출력은 버스(228)을 거쳐 논리 회로(229)로 전송되는 신호"비지"를발생한다. FIFO Bx로부터의 "비지"신호의 수신에 응답해서 논리 회로(229)는 플립 플롭 F_x에 대한 설정(set)"신호를 발생한다. 이에 의해 출력 버퍼 FIFO B_x의 비지 상태는 FIFO F₀내지 F_N-1중 하나인 FIFO F_x에 저장된다. 연속적으로 FIFO B_x가 비지 상태에 있다는 정보는 플립플롭 F_x를 출력에 나타나서 논리 회로(230)로 전송된다. 플립플롭 F_x의 설정과 대응 신호의 수신에 응답해서 논리 회로(230)는 FIF0 S₀내지 S_N-1중 하나의 FIFO S_x에 대한 디스에이블 신호를 발생한다. FIFO S_x에 의한 디스에이블 신호의 수신은 셀 버스(219)를 거쳐 FIFO S_x에 저장된 교환기 줄로부터의 셀 출력을 디스에이블시킨다. 계속해서 디스에이블된 교환기(216)의 다른 FIFO부터의 셀만이 전송층(217)의 FIFO T로 입력된다.

이에 의해 FIFO S_x로부터 발생된 셀에 의해 FIFO에 저장된 전송 줄에 장애를 일으킬 위험은 줄어든다. 그러므로, 줄 장애 상황의 헤드의 발생확률이 낮아진다.

도 5에 도시된 본 발명의 양호한 실시예에서 줄 장애 상황의 헤드에 대한 위험은 다음과 같은 이유로 거의 제로로 감소된다.

출력 버퍼 FIFO S₀내지 S_N-1각각은 P 셀까지의 길이를 갖는 셀 줄을 저장할 수 있는 능력을 가지며 이 경우에 P=10이다. 고려된 실시예에서 전송층(217)의 FIFO 는 L까지의 길이를 갖는 셀 줄을 저장할 수 있는 능력을 가지며 여기서 L=6이다. 셀의 최대값 M이 특정한 FIFO B_x에 저장되면 통신 채널(216)의 FIFO B0 내지B_N-1중 하나인 FIFO B_x는 비지 상태로 되도록 규정되며, 여기서 M은 P와 L 사이의 차이이며 이 경우에는 4이다.

이것은 FIFO B_x에 적어도 4개의 셀이 저장되자마자 이 FIFO는 비지 상태에 있다는 것을 의미한다. 이 비지 상태는 상기 특정한 FIFO B_x의 신호 출력을 통해 비지 버스(228)를 거쳐 플립플롭 F_x를 설정한 논리 회로(229)로 전송된다. 계속해서 논리 회로(230)는 교환기(216)의 FIFO S_x를 디스에이블시킴으로써 더 이상의 셀이 물리적 라인 L_x에 할당되지 않으며 그래서 FIFO B_x는 전송층(217)의 FIFO 에 입력된다.

줄 장애 상황의 헤드와 관련하여 여기서 고려된 예에서의 최악의 경우는 전송층(217)의 FIFO T에 저장된 셀 줄이 비지 상태인 통신 채널(218)의 FIF0 B_x에 할당된 셀로 배타적으로 구성되는 경우이다. 이 경우에 셀 버스(227)를 거쳐 FIFO B_x로의 출력을 위해 FIFO T에서 대기중인 셀을 수신하기 위해 FIFO B_x는 자유 저장 위치, 즉 저장 위치 D_X,5, D_X,6, D_X,7‥‥ D_X,10를 충분히 갖는다. 그러므로, 줄 장애 상황의 헤드는 여기서 고려된 최악의 경우일지라도 배제된다.

도 5에 도시된 전송 스위치가 ATM 표준과 부합한다면, 물리적 라인 L₀내지 L_N-1상의 셀은 모든 환경하에서 계속해서 흐른다. 이것은 비지 상태가 끝난 후라도대응하는 통신 채널의 불연속이 허용되지 않는다는 것을 의미한다. 여기서 고려된 예에서 FIFO B_x의 비지 상태는 저장 위치 D_x,1, D_x,2, D_x,3상의 FIFO에 저장된 셀이 단지 3개 밖에 없을 때 종료된다.

계속해서 "비지" 신호는 FIFO B_x으 신호 출력에서 끊어지므로 논리 회로(230)는 플립플롭 F_x을 리셋시키며 논리 회로(230)는 계속적으로 물리적 라인 L_x에 할당된 셀의 입력을 인에이블시킨다. 3개의 남아있는 저장 셀로부터 FIFO B_x를 완전하게 비우기 위해서는 시간 간격 T1이 걸리며, "비지" 신호가 끊어지는 시간과 FIFO B_x에 새로운 셀이 입력되는 시간 사이의 시간 간격은 시간 간격 T₂이다.

FIFO B_x가 완전하게 비워지는 것을 방지하기 위해 시간 간격 T₂는 시간 간격 T₁보다 짧거나 같다. 이것은 물리적 라인 L_x상의 전송 속도 뿐만 아니라 교환기의 내부 성분들, 즉 비지 버스(228), 논리 회로(229), 플립플롭 F, 논리 히로(230), 버스(231), 셀 버스(219), FIFO T, 셀 버스(227)의 전송 속도를 고려하여 M을 선택함으로써 이루어진다. 그래서, M의 선택은 교환기의 하드웨어적인 특성뿐만 아니라 무릴적 라인의 전송속도에 의존한다.

실제로는 수 L, M, P는 위에서 언급된 예에서도 보다 훨씬 클수도 있음을 유념해야 한다.

Claims (16)

1. 교환 수단(216)과 N개의 통신 채널(218) 사이에 사용되며,

   상기 교환 수단은 N개의 교환기 줄(switch queue)을 저장하기 위해 제 1 저장 수단(S)을 가지며,

   상기 통신 채널 각각은 P셀까지의 길이를 갖는 셀 줄을 저장하기 위해 제 2 저장 수단(B)을 가지며, 상기 제 2 저장 수단 각각은 셀의 최소수 M이 저장되면 비지 상태로 되며 여기서 M은 P보다 작거나 같으며,

   상기 통신 채널 각각은 상기 교환기 줄 중 하나에 할당되는, 전송층(217)에 있어서,

   L-셀까지의 길이를 갖는 셀 줄을 저장하기 위한 제 3 저장 수단(T)과 상기 할당된 통신 채널의 제 2 저장 수단이 비지 상태에 있으면 상기 교환기 줄중 하나로부터 상기 제 3 저장 수단으로 셀의 입력을 디스에이블시키는 논리 수단(229,230)을 포함하는 전송층.
2. 제 1 항에 있어서,

   상기 논리 수단은 상기 제 2 저장 수단의 상기 비지 상태를 조정하기 위해 논리 회로(229)를 포함하는 전송층.
3. 제 1 또는 2 항에 있어서,

   상기 전송층은 상기 제 2 저장 수단 각각에 비지 상태를 저장하기 위해 플립플롭 수단(F)를 더 포함하는 전송층.
4. 제 2 항에 있어서,

   상기 제 1 논리 회로는 비지 상태의 검출에 응답해서 상기 제 2 저장 수단중 하나의 상기 플립플롭 수단을 설정하는 전송층.
5. 제 4 항에 있어서,

   상기 논리 수단은 상기 플립플롭 수단중 하나의 설정에 응답해서 상기 교환 수단에 디스에이블 신호를 발생하는 제 2 논리 회로(230)를 더 포함하는 전송층.
6. 제 1, 2, 4 또는 5항 중 어느 한 항에 있어서,

   상기 최소수 M은 P 와 L의 차이인 전송층.
7. 제 1, 2, 4 또는 5항 중 어느 한 항에 있어서,

   상기 최소수 M은 비지 상태가 종료된 후 상기 대응하는 통신 채널에서의 불연속이 일어나지 않도록 선택되는 전송층.
8. 제 7 항에 있어서,

   길이가 M인 셀줄이 저장되어 있는 상기 제 2 저장 수단을 비우는데 필요한제 1 시간 간격은 상기 비지 상태가 사라진 후 상기 교환기 줄중 하나로부터 상기 제 2 저장 수단으로 셀을 전송하는데 필요한 제 2 시간 간격보다 크거나 같도록 상기 최소수 M이 선택되는 전송층.
9. 교환 수단(116)과 N개의 통신 채널(118) 사이에 사용되며,

   상기 교환 수단은 N개의 교환기 줄을 저장하기 위해 제 1 저장 수단(S)을 가지며,

   상기 통신 채널 각각은 P셀까지의 길이를 갖는 셀 줄을 저장하기 위해 제 2 저장 수단(B)을 가지며, 상기 제 2 저장 수단 각각은 셀의 최소수 M이 저장되면 비지 상태로 되며 여기서 M은 P보다 작거나 같으며,

   상기 통신 채널 각각은 상기 교환기 줄중 하나에 할당되는, 전송층에 있어서,

   상기 교환기 줄의 각각에 대해 L셀까지의 길이를 갖는 셀 줄을 저장하기 위한 제 3 저장 수단(T)을 포함하는 전송층.
10. 교환 수단(116,216)과 N개의 통신 채널(118,218)을 포함하며,

    상기 교환 수단은 N개의 교환기 줄을 저장하기 위해 제 1 저장 수단(S)을 가지며,

    상기 통신 채널 각각은 P셀까지의 길이를 갖는 셀 줄을 저장하기 위해 제 2 저장 수단(B)을 가지며, 상기 제 2 저장 수단 각각은 셀의 최소수 M이 저장되면 비지 상태로 되며 여기서 M은 P보다 작거나 같으며,

    상기 통신 채널 각각은 상기 교환기 줄중 하나에 할당되며,

    상기 교환 수단과 상기 통신 채널 사이에 선행항 중 어느 한 항에 따른 전송층(117,217)을 포함하는 전송 교환기.
11. 제 10항에 따른 전송 교환기를 적어도 하나 포함하는 통신 네트워크.
12. 교환 수단(116)과 N개의 통신 채널(218)과 전송층(217)을 포함하는 전송 교환기의 동작 방법에 있어서,

    상기 통신 채널 각각은 P셀까지의 길이를 갖는 셀 줄을 저장하기 위해 제 2 저장 수단(B)을 가지며, 상기 제 2 저장 수단 각각은 셀의 최소수 M이 저장되면 비지 상태로 되며 여기서 M은 P보다 작거나 같으며,

    상기 전송 교환기의 동작 방법은,

    상기 비지 상태를 발생하기 위해 상기 저장 수단을 모니터링하는 단계와,

    상기 비지 상태의 발생에 응답해서 상기 교환 수단으로부터 상기 전송층으로의 입력을 디스에이블시키는 단계를 포함하는 전송 교환기 동작 방법.
13. 제 12 항에 있어서,

    상기 최소수 M은 P와 L의 차이이며, 상기 L은 상기 전송층의 셀 줄의 최대길이인 전송 교환기 동작 방법.
14. 제 12 항 또는 13 항에 있어서,

    상기 최소수 M은 비지 상태의 종료후 대응하는 통신 채널의 비연속성이 발생되지 않도록 선택되는 전송 교환기 동작 방법.
15. 제 12 항 또는 13 항에 있어서,

    길이가 M인 셀줄이 저장되어 있는 상기 제 2 저장 수단을 비우는데 필요한 제 1 시간 간격은 상기 비지 상태가 사라진 후 상기 교환기 줄중 하나로부터 상기 제 2 저장 수단으로 셀을 전송하는데 필요한 제 2 시간 간격보다 크거나 같도록 상기 최소수 M이 선택되는 전송 교환기 동작 방법.
16. 교환 수단(116), N개의 통신 채널(118), 전송층(117)을 포함하는 전송 교환기의 동작 방법에 있어서,

    상기 교환 수단은 N개의 교환기 줄을 저장하기 위해 제 1 저장 수단(S)을 가지며,

    상기 통신 채널 각각은 셀 줄을 저장하기 위해 제 2 저장 수단(B)을 가지며,

    상기 전송층은 셀 줄을 저장하기 위해 제 3 저장 수단(T)을 가지며, 상기 셀 줄 각각은 상기 통신 채널중 하나에 할당되고 L 셀까지의 길이를 가지며,

    상기 전송 교환기 동작 방법은,

    상기 교환기 줄로부터 상기 할당된 셀 줄로 셀을 입력하든 단계를 포함하는전송 교환기 동작 방법.

Images