KR100343448B1 - 레벨 쉬프터 - Google Patents

레벨 쉬프터 Download PDF

Info

Publication number
KR100343448B1
KR100343448B1 KR1019990045039A KR19990045039A KR100343448B1 KR 100343448 B1 KR100343448 B1 KR 100343448B1 KR 1019990045039 A KR1019990045039 A KR 1019990045039A KR 19990045039 A KR19990045039 A KR 19990045039A KR 100343448 B1 KR100343448 B1 KR 100343448B1
Authority
KR
South Korea
Prior art keywords
node
gate
source
supply voltage
transistor
Prior art date
Application number
KR1019990045039A
Other languages
English (en)
Other versions
KR20010037479A (ko
Inventor
이재구
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1019990045039A priority Critical patent/KR100343448B1/ko
Publication of KR20010037479A publication Critical patent/KR20010037479A/ko
Application granted granted Critical
Publication of KR100343448B1 publication Critical patent/KR100343448B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors
    • H03K3/356113—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/012—Modifications of generator to improve response time or to decrease power consumption

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)

Abstract

본 발명은 레벨 쉬프터에 관한 것으로, 종래에는 전원전압이 낮은 회로에서 전원전압이 높은 회로로의 신호 전달시 리키지 전류를 발생하지 않도록 낮은 신호 레벨을 높은 신호 레벨로 변환시킬 때 오버랩 전류가 발생하여 동작속도가 저하되는 문제점이 있었다. 따라서, 본 발명은 입력신호(IN)를 반전시키는 인버터(INV0)와, 게이트에 상기 인버터(INV0)의 출력(V0)이 인가되고, 소스가 접지전압(VSS)에, 드레인이 노드B에 연결된 엔모스 트랜지스터(MN0)와, 상기 인버터(INV0)의 출력(V0)을 반전시키는 인버터(INV1)와, 소스가 접지전압(VSS)에, 게이트에 상기 인버터(INV1)의 출력이 인가되고, 드레인이 노드C에 연결된 엔모스트랜지스터(MN1)와, 소스에 공급전압(VPP)이 인가되고, 게이트가 상기 노드C에, 드레인이 상기 노드B에 연결된 피모스트랜지스터(MP0)와, 드레인에 공급전압(VPP)이, 게이트에 인버터(INV1)의 출력이 인가되고, 소스가 노드B에 연결된 엔모스트랜지스터(MN3)와, 소스에 공급전압(VPP)이 인가되고, 게이트가 노드B에, 드레인이 노드C에 연결된 피모스트랜지스터(MP1)와, 드레인에 공급전압(VPP)이, 게이트에 상기 인버터(INV0)의 출력이 인가되고, 소스가 상기 노드C에 연결된 엔모스트랜지스터 (MN4)와, 소스에 공급전압(VPP)이 인가되고, 게이트에 노드C가, 드레인이 노드D에 연결된 피모스트랜지스터(MP2)와, 소스에 접지전압(VSS)이 인가되고, 게이트에 노드C가, 드레인이 노드D에 연결된 엔모스트랜지스터(MN2)로 구성하여 트랜지스터 1단에 해당되는 시간만큼의 오버랩 전류를 줄일 수 있고, 또한 풀업용 엔모스트랜지스터를 사용함으로써 챠지를 보조하여 동작속도를 개선할 수 있는 효과가 있다.

Description

레벨 쉬프터{LEVEL SHIFTER}
본 발명은 레벨 쉬프터에 관한 것으로, 특히 전원전압이 낮은 회로에서 전원전압이 높은 회로로의 신호 전달시 리키지 전류를 발생하지 않도록 낮은 신호 레벨을 높은 신호 레벨로 변환시킬 때 발생하는 오버랩 전류를 최소화 할 수 있도록 한 레벨 쉬프터에 관한 것이다.
도1은 종래 레벨 쉬프터에 대한 구성을 보인 회로도로서, 이에 도시된 바와같이 입력신호(IN)를 반전시키는 인버터(INV0)와, 게이트에 상기 인버터(INV0)의 출력(V0)이 인가되고, 소스가 접지전압(VSS)에, 드레인이 노드B에 연결된 엔모스 트랜지스터(MN0)와, 상기 인버터(INV0)의 출력(V0)을 반전시키는 인버터(INV1)와, 소스가 접지전압(VSS)에, 게이트에 상기 인버터(INV1)의 출력이 인가되고, 드레인이 노드C에 연결된 엔모스트랜지스터(MN1)와, 소스에 공급전압(VPP)이 인가되고, 게이트가 상기 노드C에, 드레인이 상기 노드B에 연결된 피모스트랜지스터(MP0)와, 소스에 공급전압(VPP)이 인가되고, 게이트가 노드B에, 드레인이 노드C에 연결된 피모스트랜지스터(MP1)와, 소스에 공급전압(VPP)이 인가되고, 게이트에 노드C가, 드레인이 노드D에 연결된 피모스트랜지스터(MP2)와, 소스에 접지전압(VSS)이 인가되고, 게이트에 노드C가, 드레인이 노드D에 연결된 엔모스트랜지스터(MN2)로 구성되어 노드D에서 출력신호(OUT)가 출력된다.
이와같이 구성된 종래 레벨 쉬프터의 동작을 첨부한 도면을 참조하여 설명한다.
먼저, 입력신호(IN)가 '로우' 일 경우, 인버터(INV0)는 상기 '로우'인 입력신호 (IN)를 반전하여 낮은 레벨의 전원전압(VDD)으로 출력하고, 따라서, 엔모스트랜지스터(MN0)는 턴온되어 노드B를 '로우' 레벨로 만든다.
여기서, 인버터(INV1)는 상기 인버터(INV0)의 출력(V0)을 다시 반전하여 '로우'를출력하므로 엔모스트랜지스터(MN1)는 턴오프된다.
이때, 상기 노드B의 '로우' 레벨에 의해 피모스트랜지스터(MP1)는 턴온되어 노드C를 공급전압(VPP-Vt)(높은 전압) 레벨로 만든다. 여기서, Vt는 문턱전압으로 약 0.7V이다.
상기 노드C가 공급전압(VPP-Vt)(높은 전압) 레벨이기 때문에 엔모스트랜지스터 (MN2)가 턴온되어 노드D는 접지전압(VSS) 레벨에 있게 된다. 즉, 출력신호(OUT) 레벨이 접지전압(VSS)이 된다.
만약, 입력신호(IN)가 '하이'일 경우, 인버터(INV0)는 상기 '하이'인 입력신호(IN)를 반전하여 '로우'를 출력하고, 따라서, 엔모스트랜지스터(MN0)는 턴오프되고, 여기서, 인버터(INV1)는 상기 인버터(INV0)의 출력(V0)을 다시 반전하여 '하이'를 출력하므로 엔모스트랜지스터 (MN1)는 턴온되므로 노드C는 로우 레벨이 된다.
이때, 상기 노드C의 '로우' 레벨에 의해 피모스트랜지스터(MP0)는 턴온되어 노드B를 공급전압(VPP-Vt)(높은 전압) 레벨로 만든다.
상기 노드B가 공급전압(VPP-Vt)(높은 전압) 레벨이기 때문에 피모스트랜지스터 (MP1)가 턴오프되어 상기 노드C는 접지전압(VSS) 레벨에 있게 되고, 이에 따라 피모스트랜지스터(MP2)가 턴온되어 노드D는 공급전압(VPP) 레벨이 되게 된다. 즉, 출력신호(OUT) 레벨이 공급전압(VPP)이 된다.
그러나, 상기와 같이 동작하는 종래 장치는 전원전압이 낮은 회로에서 전원전압이 높은 회로로의 신호 전달시 리키지 전류를 발생하지 않도록 낮은 신호 레벨을 높은 신호 레벨로 변환시킬 때 오버랩 전류가 발생하여 동작속도가 저하되는 문제점이 있었다.
따라서, 상기와 같은 문제점을 감안하여 창안한 본 발명은 낮은 신호 레벨을 높은 신호 레벨로 변환시킬 때 발생하는 오버랩 전류를 최소화하여 전류소모를 줄임과 아울러 동작속도를 향상시킬 수 있도록 한 레벨 쉬프터를 제공함에 그 목적이 있다.
도1은 종래 레벨 쉬프터의 구성을 보인 회로도.
도2는 본 발명 레벨 쉬프터의 구성을 보인 회로도.
도3은 도2에 있어서, 동작속도에 대한 파형도.
도4는 도2에 있어서, 오버랩 전류에 대한 파형도.
*****도면의 주요부분에 대한 부호의 설명*****
INV0,INV1:인버터 MN0~MN4:엔모스트랜지스터
MP0,MP1:피모스트랜지스터
상기와 같은 목적을 달성하기 위한 본 발명은 입력신호를 반전시키는 제1 인버터와, 게이트에 상기 제1 인버터의 출력이 인가되고, 소스가 접지전압에, 드레인이 노드B에 연결된 제1 엔모스 트랜지스터와, 상기 제1 인버터의 출력을 반전시키는 제2 인버터와, 소스가 접지전압에, 게이트에 상기 인버터의 출력이 인가되고, 드레인이 노드C에 연결된 제2 엔모스트랜지스터와, 소스에 공급전압이 인가되고, 게이트가 상기 노드C에, 드레인이 상기 노드B에 연결된 제1 피모스트랜지스터와, 드레인에 공급전압이, 게이트에 제2 인버터의 출력이 인가되고, 소스가 노드B에 연결된 제4 엔모스트랜지스터와, 소스에 공급전압이 인가되고, 게이트가 노드B에, 드레인이 노드C에 연결된 제2 피모스트랜지스터와, 드레인에 공급전압이, 게이트에 상기제1 인버터의 출력이 인가되고, 소스가 상기 노드C에 연결된 제5 엔모스트랜지스터 와, 소스에 공급전압이 인가되고, 게이트에 노드C가, 드레인이 노드D에 연결된 제3 피모스트랜지스터와, 소스에 접지전압이 인가되고, 게이트에 노드C가, 드레인이 노드D에 연결된 제3 엔모스트랜지스터로 구성되어 노드D에서 출력신호가 출력되는 것을 특징으로 한다.
이하, 본 발명에 의한 레벨 쉬프터에 대한 작용및 효과를 첨부한 도면을 참조하여 상세히 설명한다.
도2는 본 발명 레벨 쉬프터에 대한 구성을 보인 회로도로서, 이에 도시한 바와같이 입력신호(IN)를 반전시키는 인버터(INV0)와, 게이트에 상기 인버터(INV0)의 출력(V0)이 인가되고, 소스가 접지전압(VSS)에, 드레인이 노드B에 연결된 엔모스 트랜지스터(MN0)와, 상기 인버터(INV0)의 출력(V0)을 반전시키는 인버터(INV1)와, 소스가 접지전압(VSS)에, 게이트에 상기 인버터(INV1)의 출력이 인가되고, 드레인이 노드C에 연결된 엔모스트랜지스터(MN1)와, 소스에 공급전압(VPP)이 인가되고, 게이트가 상기 노드C에, 드레인이 상기 노드B에 연결된 피모스트랜지스터(MP0)와,
드레인에 공급전압(VPP)이, 게이트에 인버터(INV1)의 출력이 인가되고, 소스가 노드B에 연결된 엔모스트랜지스터(MN3)와, 소스에 공급전압(VPP)이 인가되고, 게이트가 노드B에, 드레인이 노드C에 연결된 피모스트랜지스터(MP1)와, 드레인에 공급전압(VPP)이, 게이트에 상기 인버터(INV0)의 출력이 인가되고, 소스가 상기 노드C에 연결된 엔모스트랜지스터(MN4)와, 소스에 공급전압(VPP)이 인가되고, 게이트에 노드C가, 드레인이 노드D에 연결된 피모스트랜지스터(MP2)와, 소스에 접지전압(VSS)이 인가되고, 게이트에 노드C가, 드레인이 노드D에 연결된 엔모스트랜지스터(MN2)로 구성되어 노드D에서 출력신호가 출력된다.
이와같이 구성한 본 발명 레벨 쉬프터의 동작을 첨부한 도면을 참조하여 상세히 설명한다.
먼저, 입력신호(IN)가 '로우' 일 경우, 인버터(INV0)는 상기 '로우'인 입력신호 (IN)를 반전하여 낮은 레벨의 전원전압(VDD)으로 출력하고, 따라서, 엔모스트랜지스터(MN0)(MN4)는 턴온되어 노드B는 '로우' 레벨로 만들고, 노드C를 공급전압(VPP-Vt) 레벨로 만든다.
여기서, 인버터(INV1)는 상기 인버터(INV0)의 출력(V0)을 다시 반전하여 '로우'를출력하므로 엔모스트랜지스터(MN1)(MN3)는 턴오프된다.
이때, 상기 노드C의 '공급전압' 레벨에 의해 피모스트랜지스터(MP0)는 턴오프되고, 상기 노드B는 신속히 '로우' 레벨이 되고, 이 노드B의 '로우' 레벨에 의해 피모스트랜지스터(MP1)가 턴온되어 노드C를 신속하게 공급전압(VPP-Vt)(높은 전압) 레벨로 만든다. 여기서, Vt는 문턱전압으로 약 0.7V이다.
따라서, 도4에 도시된 바와같이 상기 피모스트랜지스터(MP0) 및 엔모스트랜지스터 (MN0)를 통해 흐르는 오버랩 전류를 줄일 수 있게 된다.
상기 노드C가 공급전압(VPP-Vt)(높은 전압) 레벨이기 때문에 엔모스트랜지스터 (MN2)가 턴온되어 노드D는 접지전압(VSS) 레벨에 있게 된다. 즉, 출력신호(OUT) 레벨이 접지전압(VSS)이 된다.
만약, 입력신호(IN)가 '하이'일 경우, 인버터(INV0)는 상기 '하이'인 입력신호(IN)를 반전하여 '로우'를 출력하여 엔모스트랜지스터(MN0)(MN4)는 턴오프되고, 인버터(INV1)는 상기 인버터(INV0)의 출력(V0)을 다시 반전하여 '하이'를 출력하므로 엔모스트랜지스터(MN1)(MN3)는 턴온된다.
이에 따라, 노드C는 '로우' 레벨로 되고, 노드B는 공급전압(VPP-Vt) 레벨로 된다.이때, 상기 노드B의 '공급전압' 레벨에 의해 피모스트랜지스터(MP1)는 턴오프되고, 상기 노드C는 신속히 '로우' 레벨이 되고, 이 노드C의 '로우' 레벨에 의해 피모스트랜지스터(MP0)가 턴온되어 노드B를 신속하게 공급전압(VPP-Vt)(높은 전압) 레벨로 만든다. 여기서, Vt는 문턱전압으로 약 0.7V이다.
따라서, 도4에 도시된 바와같이 상기 피모스트랜지스터(MP1) 및 엔모스트랜지스터 (MN1)를 통해 흐르는 오버랩 전류를 줄일 수 있고, 이에 따라 동작속도도 도3에 도시된 바와같이 향상된다.
상기 노드C가 '로우' 레벨이기 때문에 피모스트랜지스터 (MP2)가 턴온되어 노드D는 공급전압(VPP) 레벨에 있게 된다. 즉, 출력신호(OUT) 레벨이 공급전압(VPP)이 된다.
이상에서 상세히 설명한 바와같이 본 발명은 트랜지스터 1단에 해당되는 시간만큼의 오버랩 전류를 줄일 수 있고, 또한 풀업용 엔모스트랜지스터를 사용함으로써 챠지를 보조하여 동작속도를 개선할 수 있는 효과가 있다.

Claims (4)

  1. 입력신호(IN)를 순차로 반전시키는 인버터(INV0),(INV1)와, 게이트에 상기 인버터(INV0),(INV1)의 출력(V0),(V1)이 각기 인가되고 소스가 접지전압(VSS)에 공통 연결된 엔모스 트랜지스터(MN0),(MN1)와, 공급전압(VPP)이 소스에 공통인가되고 드레인이 상기 엔모스 트랜지스터(MN0),(MN1)의 드레인에 각기 연결됨과 아울러 게이트가 상기 엔모스트랜지스터(MN1),(MN0)의 드레인에 각기 연결된 피모스트랜지스터(MP0),(MP1)와, 상기 피모스 트랜지스터(MP1) 및 엔모스 트랜지스터(MN1)의 드레인측 접속점 신호를 반전하여 출력하는 피모스 트랜지스터(MP2) 및 엔모스 트랜지스터(MN2)로 구성된 레벨 시프터에 있어서, 상기 인버터(INV1),(INV0)의 출력신호를 게이트에 각기 인가받고 상기 피모스 트랜지스터(MP0),(MP1)에 각기 병렬 연결된 엔모스트랜지스터(MN3),(MN4)를 포함하여 구성된 것을 특징으로 하는 레벨 쉬프터.
  2. 삭제
  3. 삭제
  4. 삭제
KR1019990045039A 1999-10-18 1999-10-18 레벨 쉬프터 KR100343448B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990045039A KR100343448B1 (ko) 1999-10-18 1999-10-18 레벨 쉬프터

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990045039A KR100343448B1 (ko) 1999-10-18 1999-10-18 레벨 쉬프터

Publications (2)

Publication Number Publication Date
KR20010037479A KR20010037479A (ko) 2001-05-07
KR100343448B1 true KR100343448B1 (ko) 2002-07-11

Family

ID=19615710

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990045039A KR100343448B1 (ko) 1999-10-18 1999-10-18 레벨 쉬프터

Country Status (1)

Country Link
KR (1) KR100343448B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101532271B1 (ko) * 2008-11-10 2015-06-29 삼성전자주식회사 저전력 고속 레벨 쉬프터

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113726330A (zh) * 2021-09-07 2021-11-30 上海集成电路研发中心有限公司 一种电平转换电路及芯片

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0974348A (ja) * 1995-09-06 1997-03-18 Seiko Epson Corp 半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0974348A (ja) * 1995-09-06 1997-03-18 Seiko Epson Corp 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101532271B1 (ko) * 2008-11-10 2015-06-29 삼성전자주식회사 저전력 고속 레벨 쉬프터

Also Published As

Publication number Publication date
KR20010037479A (ko) 2001-05-07

Similar Documents

Publication Publication Date Title
EP0935346B1 (en) Level shifter circuit certainly operable although a power supply voltage is a low voltage
US6930518B2 (en) Level shifter having low peak current
DE59205707D1 (de) Integrierte Pufferschaltung
KR100348931B1 (ko) 노이즈 면역성이 개선된 저전력 디지털 회로
KR100218336B1 (ko) 레벨 시프터
KR970051206A (ko) 저전력용 센스앰프회로
KR970051131A (ko) 반도체 메모리의 센스 앰프 출력 제어 회로
US5986463A (en) Differential signal generating circuit having current spike suppressing circuit
KR100287186B1 (ko) 반도체 메모리 장치의 상보형 차동 입력 버퍼
KR100273206B1 (ko) 문턱전압 변화에 둔감한 레벨쉬프터
KR100343448B1 (ko) 레벨 쉬프터
KR20030001926A (ko) 레벨 쉬프터
TWM586017U (zh) 低功率電位轉換器
TWM565921U (zh) 電壓位準移位器
TWM639384U (zh) 用於具有多個電源的積體電路之高速低功率電位轉換器電路
KR20000043230A (ko) 데이타 입력버퍼
TWM643204U (zh) 用於轉換小幅度輸入信號之電位轉換器
KR0179916B1 (ko) 입력버퍼회로
KR100223764B1 (ko) 전압레벨 변환기
TWM517481U (zh) 電壓位準轉換器
TWM625120U (zh) 減少漏電流之電壓位準轉換器
KR100714013B1 (ko) 가변적인 입력 레벨을 갖는 입력버퍼
TWM598007U (zh) 高性能電壓位準轉換器
KR100233381B1 (ko) 입력버퍼회로
TWM587403U (zh) 低功率電壓位準轉換器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110526

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee