KR100338818B1 - Method of forming capacitor of storage node in semiconductor device - Google Patents
Method of forming capacitor of storage node in semiconductor device Download PDFInfo
- Publication number
- KR100338818B1 KR100338818B1 KR1019990064614A KR19990064614A KR100338818B1 KR 100338818 B1 KR100338818 B1 KR 100338818B1 KR 1019990064614 A KR1019990064614 A KR 1019990064614A KR 19990064614 A KR19990064614 A KR 19990064614A KR 100338818 B1 KR100338818 B1 KR 100338818B1
- Authority
- KR
- South Korea
- Prior art keywords
- amorphous silicon
- charge storage
- storage electrode
- silicon film
- film
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 64
- 238000003860 storage Methods 0.000 title claims abstract description 43
- 239000004065 semiconductor Substances 0.000 title claims abstract description 29
- 239000003990 capacitor Substances 0.000 title claims description 14
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 60
- 238000004519 manufacturing process Methods 0.000 claims abstract description 30
- 238000000151 deposition Methods 0.000 claims abstract description 28
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 24
- 229920005591 polysilicon Polymers 0.000 claims abstract description 24
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 23
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 21
- 239000010703 silicon Substances 0.000 claims abstract description 21
- 238000011065 in-situ storage Methods 0.000 claims abstract description 12
- 238000000137 annealing Methods 0.000 claims description 24
- 230000008021 deposition Effects 0.000 claims description 14
- RLOWWWKZYUNIDI-UHFFFAOYSA-N phosphinic chloride Chemical compound ClP=O RLOWWWKZYUNIDI-UHFFFAOYSA-N 0.000 claims description 13
- 238000004140 cleaning Methods 0.000 claims description 8
- 150000002500 ions Chemical class 0.000 claims description 8
- 239000000758 substrate Substances 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 238000009792 diffusion process Methods 0.000 claims description 4
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 4
- 241000252506 Characiformes Species 0.000 claims description 3
- 239000012298 atmosphere Substances 0.000 claims description 3
- 239000012299 nitrogen atmosphere Substances 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims description 2
- 239000010408 film Substances 0.000 abstract description 68
- 239000010409 thin film Substances 0.000 abstract description 11
- 238000005137 deposition process Methods 0.000 abstract description 6
- 238000002425 crystallisation Methods 0.000 abstract description 5
- 230000008025 crystallization Effects 0.000 abstract description 5
- 238000004148 unit process Methods 0.000 abstract description 2
- 230000001737 promoting effect Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 3
- 238000000427 thin-film deposition Methods 0.000 description 3
- 238000005406 washing Methods 0.000 description 3
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 235000012431 wafers Nutrition 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 230000006911 nucleation Effects 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/84—Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3215—Doping the layers
- H01L21/32155—Doping polycristalline - or amorphous silicon layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 반도체장치의 전하저장전극 형성방법에 관한 것으로서, 특히 이 방법은 SiH4또는 Si2H6를 소스 가스로 하여 언도프트 비정질 실리콘막을 일부 증착하고, PH3가스를 소량 흘려주어 증착된 비정질 실리콘박막의 표면위에 실리콘 시드에서의 핵 성장과 결정화를 촉진시켜 반구형의 준안정성 폴리실리콘 그레인을 형성함으로써 전하저장전극용 실리콘막의 단면적을 증가시킨다. 그리고, 상기 실리콘막에 PH3처리한 후에 소정 형태로 상기 실리콘막을 패터닝하여 전하저장전극을 형성한다. 그러므로, 본 발명은 비정질 실리콘막 증착 공정과 MPS 공정을 인시튜(in-situ)로 진행하기 때문에 제조 공정 횟수 및 단위 공정시간를 줄일 수 있으며 실리콘막의 요철형태의 그레인 성장을 극대화하여 전하저장전극의 표면적을 크게 증가시킬 수 있다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming a charge storage electrode of a semiconductor device. In particular, the method includes depositing a portion of an undoped amorphous silicon film using SiH 4 or Si 2 H 6 as a source gas, and depositing a small amount of PH 3 gas to deposit an amorphous layer. The cross-sectional area of the silicon film for charge storage electrodes is increased by promoting nuclei growth and crystallization in the silicon seed on the surface of the silicon thin film to form hemispherical metastable polysilicon grains. After the PH 3 is treated on the silicon film, the silicon film is patterned to form a charge storage electrode. Therefore, since the present invention proceeds in-situ with the amorphous silicon film deposition process and the MPS process, the number of manufacturing processes and the unit process time can be reduced, and the surface area of the charge storage electrode can be maximized by maximizing grain growth of the uneven shape of the silicon film. Can be greatly increased.
Description
본 발명은 반도체장치의 제조방법에 관한 것으로서, 특히 준안정 폴리실리콘(Meta-stable Poly Silicon: 이하 MPS라 함) 제조 공정시 단위 공정 수를 줄이면서 그 단면적을 크게 증가시킬 수 있는 반도체장치의 전하저장전극 형성방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device, and more particularly, to a charge of a semiconductor device that can greatly increase its cross-sectional area while reducing the number of unit processes in a metastable polysilicon (MPS) manufacturing process. The present invention relates to a storage electrode forming method.
현재 반도체 소자는 고집적화를 달성하기 위하여 셀 면적의 감소 및 동작 전압의 저전압화에 관한 연구/개발이 활발하게 진행되고 있다. 더구나, 반도체 소자의 고집적화가 이루어질수록 커패시터의 면적은 급격하게 감소하고 있기 때문에 기억소자의 동작에 필요한 전하 즉, 단위 면적에 확보되는 커패시턴스를 더욱 증가시켜야만 한다.At present, in order to achieve high integration of semiconductor devices, research / development has been actively conducted on reduction of cell area and reduction of operating voltage. In addition, since the area of the capacitor decreases rapidly as the integration of semiconductor devices increases, the charge required for the operation of the memory device, that is, the capacitance secured in the unit area must be further increased.
한편, 메모리 셀에 사용되는 커패시터의 기본 구조는 스토리지노드(storage node)인 전하저장전극, 유전체막 및 플레이트노드(plate node) 전극으로 구성된다. 이러한 구조를 가지는 커패시터는 작은 면적 내에서 보다 큰 고정전용량을 얻기 위해서 첫째 얇은 유전체막 두께를 확보하거나, 둘째 3차원적인 커패시터의 구조를 통해서 유효 면적을 증가하거나, 셋째 유전율이 높은 물질을 사용하여 유전체막을 형성하는 등의 몇 가지 조건이 만족되어야만 한다.Meanwhile, a basic structure of a capacitor used in a memory cell includes a storage node, a charge storage electrode, a dielectric layer, and a plate node electrode. Capacitors having such a structure have a first thin dielectric film thickness to increase the fixed capacitance in a small area, increase the effective area through the structure of the three-dimensional capacitor, or use a high dielectric constant material. Some conditions, such as forming a dielectric film, must be satisfied.
반도체장치의 커패시터는 통상적으로 주어진 유전체막의 두께에서 누설 전류가 적어지면 적어질수록, 파괴 전압이 커지면 커질수록 좋은 유전체막을 얻지만 유전체막의 두께가 100Å 이하로 박막화될 경우 파울러-노드하임(Fowler-Nordheim) 터널링에 의하여 누설 전류가 증가하여 신뢰성이 저하되기 때문에 이 방법은 한계가 있다. 또한, 고집적화 메모리장치의 좁은 면적에서도 고정전용량의 확보가 충분히 이루어질 수 있도록 메모리 셀의 커패시터에서 높은 유전율을 갖는 물질을 이용하는 방법이 계속 연구중에 있다.Capacitors in semiconductor devices generally obtain better dielectric films with less leakage current and larger breakdown voltages at a given dielectric film thickness, but Fowler-Nordheim when the dielectric film becomes thinner than 100 Å. This method is limited because the leakage current increases due to tunneling, which lowers the reliability. In addition, a method of using a material having a high dielectric constant in a capacitor of a memory cell is being studied continuously so that a fixed capacitance can be sufficiently secured even in a narrow area of a highly integrated memory device.
그리고, 마지막으로 커패시터의 유효 면적을 증가시키기 위해서 3차원 구조로 전하저장전극의 단면적을 증가시키는 방법이 진행중에 있다.Finally, in order to increase the effective area of the capacitor, a method of increasing the cross-sectional area of the charge storage electrode in a three-dimensional structure is in progress.
이러한 방법들 중에서도, 셀 동작에 필요로 하는 일정량 이상의 전하 보전 용량의 확보를 위해서는 최근에 전하저장전극의 표면적을 반구형으로 요철(凹凸)화시켜 커패시터의 표면적으로 증가시키는 기술이 널리 이용되고 있다. 이러한 기술은 전하저장전극을 510∼530℃에서 증착시킨 저농도 도프트(low doped) 또는 언도프트(undpoed) 비정질 실리콘 박막 위에 Si2H6가스를 이용하여 비정질 실리콘막 표면에 실리콘을 시딩(seeding)한 후에 고진공에서 어닐링 공정을 실시한다. 그러면, 실리콘 원자의 이동 성질에 의해 실리콘 박막의 표면이 요철화되는데, 이러한 공정을 선택적 MPS라고 한다.Among these methods, a technique of increasing the surface area of a capacitor by increasing the surface area of the charge storage electrode into a hemispherical shape in order to secure a certain amount of charge holding capacity required for cell operation has recently been widely used. This technique seeded silicon on the surface of an amorphous silicon film using Si 2 H 6 gas on a low doped or undoped amorphous silicon thin film on which charge storage electrodes were deposited at 510-530 ° C. After the annealing process is carried out at high vacuum. Then, the surface of the silicon thin film is uneven due to the mobility of the silicon atoms, which is called selective MPS.
이렇게 형성된 반구형 실리콘 박막에 RF 전원을 이용한 플라즈마 PH3어닐링처리를 실시하면 전극 표면에 전도성을 주고 이를 소정의 구조(예컨대, 실린더, 스택 등)로 패터닝해서 전하저장전극을 완성하게 된다.Plasma PH 3 annealing treatment using an RF power source on the hemispherical silicon thin film thus formed provides conductivity to the electrode surface and is patterned into a predetermined structure (eg, cylinder, stack, etc.) to complete the charge storage electrode.
한편, 선택적 MPS를 이용한 전하저장전극 제조 방법은 크게 비정질 실리콘박막 증착⇒ MPS의 형성⇒ PH3어닐 공정 등의 3단계로 나누어 진행된다. 하지만, PH3어닐 공정을 실시하기에 앞서, 요철이 형성된 실리콘박막의 불순물 및 잔여 산화막 등을 제거하기 위한 세정 공정을 실시해야만 하는 번거로움이 있었다.On the other hand, the method of manufacturing a charge storage electrode using a selective MPS is largely divided into three steps, such as amorphous silicon thin film deposition → MPS formation → PH 3 annealing process. However, prior to performing the PH 3 annealing process, there is a hassle of having to perform a cleaning process for removing impurities, residual oxide films, and the like of the uneven silicon thin film.
본 발명의 목적은 커패시터의 단면적을 증가시키기 위해서 전하저장전극 제조 공정시 MPS를 이용할 경우 SiH4또는 Si2H6를 소스 가스로 하여 언도프트 비정질막을 일부 증착하고 이후 PH3가스를 소량 흘려주어 증착된 비정질 박막의 표면위에 실리콘 시드에서의 핵 성장과 결정화를 촉진시켜 반구형의 폴리실리콘 그레인을 형성함으로써 비정질 실리콘막 증착 공정과 MPS 공정을 인시튜(in-situ)로 진행하여 제조 공정 수를 줄일 수 있으며 실리콘막의 요철형태의 그레인 성장을 극대화하여 그 표면적을 증대할 수 있는 반도체장치의 전하저장전극 형성방법을 제공하는데 있다.An object of the present invention is to deposit a portion of the undoped amorphous film using SiH 4 or Si 2 H 6 as the source gas when MPS is used in the manufacturing process of the charge storage electrode in order to increase the cross-sectional area of the capacitor, and then deposit a small amount of PH 3 gas Promote nuclei growth and crystallization in the silicon seed on the surface of the amorphous thin film to form hemispherical polysilicon grains, thereby reducing the number of manufacturing processes by proceeding the amorphous silicon film deposition process and the MPS process in-situ. In addition, the present invention provides a method for forming a charge storage electrode of a semiconductor device that can increase the surface area by maximizing the grain growth of the irregularities of the silicon film.
도 1a 내지 도 1c는 본 발명에 따른 반도체장치의 전하저장전극 형성방법을 설명하기 위한 공정 순서도,1A to 1C are flowcharts illustrating a method of forming a charge storage electrode of a semiconductor device according to the present invention;
도 2는 본 발명의 제조방법에 의한 전하저장전극 표면의 요철 형태를 나타낸 구조도,2 is a structural diagram showing the irregularities of the surface of the charge storage electrode according to the manufacturing method of the present invention
도 3a 및 도 3b는 본 발명의 일실시예에 따른 반도체장치의 이너 실린더(inner cylinder) 구조의 전하저장전극의 제조 과정을 나타낸 단면도들.3A and 3B are cross-sectional views illustrating a process of manufacturing a charge storage electrode having an inner cylinder structure of a semiconductor device according to an embodiment of the present invention.
* 도면의 주요 부분에 대한 부호 설명 *Explanation of symbols on the main parts of the drawings
10: 기판의 하부 구조물10: substructure of the substrate
20: 언도프트 비정질 실리콘박막20: undoped amorphous silicon thin film
30: 저농도 도프트 비정질 실리콘막30: low concentration doped amorphous silicon film
31: 그레인 가장자리의 홈 형태의 굴곡면31: curved surface with grooves at grain edges
32: 반구형 그레인32: hemispherical grain
B: 준안정 폴리실리콘막 하부의 비정질 실리콘막B: Amorphous Silicon Film Under Metastable Polysilicon Film
상기 목적을 달성하기 위하여 본 발명은 반도체장치의 고용량 커패시터의 전하저장전극 제조 방법에 있어서, 반도체소자가 형성된 반도체 기판의 하부 구조물 상부에 준안정 상태의 언도프트 비정질 실리콘을 증착하는 단계와, 인시튜로 P 소스 가스를 첨가하여 언도프트 비정질 실리콘막 상부에 저농도 도프트 비정질 실리콘을 증착함과 동시에 하부의 준안정 비정질 실리콘막의 시드로부터 실리콘을 성장시켜 요철 표면을 갖는 준안정 폴리실리콘막을 형성하는 단계와, 준안정 폴리실리콘막에 P 이온을 주입하는 단계와, 준안정 폴리실리콘막을 패터닝하여 소정 구조의 전하저장전극을 형성하는 단계를 포함한다.In order to achieve the above object, the present invention provides a method of manufacturing a charge storage electrode of a high capacity capacitor of a semiconductor device, the method comprising: depositing an undoped amorphous silicon in a metastable state on an upper structure of a semiconductor substrate on which a semiconductor device is formed; Forming a metastable polysilicon film having an uneven surface by adding a P source gas to deposit low concentration doped amorphous silicon on the undoped amorphous silicon film and growing silicon from the seed of the lower metastable amorphous silicon film; And implanting P ions into the metastable polysilicon film, and patterning the metastable polysilicon film to form a charge storage electrode having a predetermined structure.
본 발명의 제조 방법에 있어서, 상기 준안정 상태의 언도프트 비정질 실리콘막을 증착하는 단계에서는, LPCVD 장비내에서 로딩/언로딩 온도를 500∼550℃로 하고, Si2H6또는 SiH4가스를 500∼1000sccm 정도 흘리면서 증착률을 10∼20Å/min을 유지하며 550∼555℃ 사이의 온도에서 200∼400Å정도의 두께로 증착한다. 또, 상기 언도프트 비정질 실리콘막을 증착하는 단계에서는, 0.2∼1Torr의 압력 조건에서 실시한다.In the manufacturing method of the present invention, in the step of depositing the undoped amorphous silicon film in the metastable state, the loading / unloading temperature is 500 ~ 550 ℃ in LPCVD equipment, Si 2 H 6 or SiH 4 gas 500 The deposition rate is maintained at 10 to 20 mW / min while flowing at about -1000 sccm, and is deposited at a thickness of about 200 to 400 mW at a temperature between 550 to 555 ° C. Further, in the step of depositing the undoped amorphous silicon film, it is carried out under a pressure condition of 0.2 to 1 Torr.
그리고, 본 발명의 제조 방법에 있어서, 상기 인시튜로 P 소스 가스를 첨가할 때 흘려주는 P소스 가스는 1% PH3/SiH4또는 1% PH3/N2를 이용한다.In the manufacturing method of the present invention, the P source gas flowing when the P source gas is added to the in situ uses 1% PH 3 / SiH 4 or 1% PH 3 / N 2 .
또한, 본 발명의 제조 방법에 있어서, 상기 저농도 도프트 비정질 실리콘막을 증착시 언도프트 비정질 실리콘막 증착 온도, 압력 및 Si2H6또는 SiH4가스양을 동일하게 유지하면서 P소스 가스를 20∼100sccm 흘려주고 200∼300Å 두께로 형성한다.In addition, in the manufacturing method of the present invention, the P source gas is flowed by 20 to 100 sccm while maintaining the same undoped amorphous silicon film deposition temperature, pressure, and Si 2 H 6 or SiH 4 gas amount during deposition of the low concentration doped amorphous silicon film. Give a thickness of 200 ~ 300Å.
또한, 본 발명의 제조 방법에 있어서, 상기 비정질 실리콘막에 P 이온을 주입하는 단계는, 플라즈마 PH3어닐링, 열 PH3어닐링 또는 POCl3도핑 공정을 이용한다. 여기서, 플라즈마 PH3어닐로 도핑을 하는 경우에 300∼500W이상의 고 RF 전원을 이용하여 압력을 10-7Torr 이하로, 온도는 620∼670℃로 일정하게 유지하여 100초이상 어닐하는 것이 바람직하다. 열 PH3어닐로 도핑을 하는 경우에는 3Torr 이하의 압력 분위기아래에서 650∼750℃의 온도 조건에서 1% PH3/SiH4또는 1% PH3/N2소스 가스를 50∼100sccm 정도 흘리면서 20∼30분 정도 어닐하는 것이 바람직하다. POCl3도핑하는 경우에는 상압에서 POCl3가스와 O2가스를 2:3의 비율로 흘리면서 N2분위기아래에서 850℃에서 6∼10분 정도 증착하고 이후 900℃에서 20분 정도 어닐링을 통해 P의 확산을 촉진하는 것이 더욱 바람직하다.In the manufacturing method of the present invention, the step of implanting the P ions into the amorphous silicon film, using a plasma PH 3 annealing, thermal PH 3 annealing or POCl 3 doping process. Here, in the case of doping with plasma PH 3 annealing, it is preferable to anneal 100 seconds or more by maintaining the pressure at 10 −7 Torr or less and the temperature at 620 to 670 ° C. using a high RF power source of 300 to 500 W or more. . In the case of doping with thermal PH 3 annealing, it is 20 to 20% while flowing 1% PH 3 / SiH 4 or 1% PH 3 / N 2 source gas at a temperature of 650 to 750 ° C. under a pressure atmosphere of 3 Torr or less. It is preferable to anneal for about 30 minutes. In the case of POCl 3 doping, POCl 3 gas and O 2 gas were flowed at a ratio of 2: 3 at atmospheric pressure, and deposited for 6 to 10 minutes at 850 ° C. under N 2 atmosphere, followed by annealing at 900 ° C. for 20 minutes. It is more desirable to promote diffusion.
상기POCl3도핑 공정 이후에 생성된 P2O5막을 세정공정으로 제거하되, 세정 공정은 Piranha + 50: 1HF + NH4OH를 이용하도록 한다.The P 2 O 5 film generated after the POCl 3 doping process is removed by a washing process, but the washing process uses Piranha + 50: 1HF + NH 4 OH.
또한, 본 발명의 제조 방법에 있어서, 상기인시튜에서 저농도 도프트 비정질 실리콘막을 증착한 후에는, 추가의 세정 공정을 거치지 않고 바로 요철표면을 갖는 준안정 폴리실리콘막에 P 이온을 주입하도록 한다.In addition, in the manufacturing method of the present invention, after depositing the low concentration doped amorphous silicon film in the in situ, P ions are implanted into the metastable polysilicon film having an uneven surface immediately without undergoing an additional cleaning process.
또한, 본 발명의 제조 방법에 있어서, 상기요철표면을 갖는 준안정 폴리실리콘막은 그레인이 결정 상태이고 하부 막은 비정질 상태이다. 그리고, 표면 위에는 반구형 폴리실리콘 그레인이 돌출되어 있으며 상기 그레인 주위에는 표면 보다 아래로 움푹패인 굴곡면을 갖는다.In the manufacturing method of the present invention, the metastable polysilicon film having the uneven surface has grains in a crystalline state and an underlying film in an amorphous state. Hemispherical polysilicon grains protrude above the surface and have curved surfaces recessed below the surface around the grains.
본 발명의 커패시터의 전하저장전극 제조 방법에 따르면, 비정질 실리콘 증착시에 SiH4또는 Si2H6를 소스 가스로 하여 550℃의 온도에서 언도프트 비정질 실리콘막을 증착하고 이후 PH3가스를 소량 흘려주어 증착된 박막의 표면위에 실리콘 시드에서의 핵 성장과 결정화를 촉진시켜 인-시튜로 반구형의 폴리실리콘 그레인을 형성하는 것이다. 그리고, 종래 기술에서는 비정질 실리콘 증착 및 MPS 공정을 다른 반응 챔버에서 나누어 실시한데 반하여, 본 발명에서는 비정질 실리콘 증착 및 MPS 공정을 인-시튜로 진행하기 때문에 제조 공정의 단위수를 줄일 수 있으며 또한, 세정 공정을 생략할 수 있다.According to the method of manufacturing the charge storage electrode of the capacitor of the present invention, during deposition of amorphous silicon, SiH 4 or Si 2 H 6 as a source gas to deposit an undoped amorphous silicon film at a temperature of 550 ℃ and then a small flow of PH 3 gas It promotes nucleation and crystallization in the silicon seed on the surface of the deposited thin film to form hemispherical polysilicon grains in-situ. In addition, in the prior art, the amorphous silicon deposition and MPS processes are divided into different reaction chambers, whereas in the present invention, the amorphous silicon deposition and MPS processes are performed in-situ, thereby reducing the number of units of the manufacturing process and cleaning. The process can be omitted.
이하, 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세하게 설명하고자 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 1a 내지 도 1c는 본 발명에 따른 반도체장치의 전하저장전극 형성방법을 설명하기 위한 공정 순서도로서, 본 발명의 선택적 MPS 공정을 이용한 전하저장전극 제조 방법은 다음과 같다.1A to 1C are flowcharts illustrating a method of forming a charge storage electrode of a semiconductor device according to the present invention. The method of manufacturing a charge storage electrode using the selective MPS process of the present invention is as follows.
우선, 도 1a에 도시된 바와 같이, 반도체소자가 형성된 반도체 기판의 하부 구조물(10) 상부에 소스 가스로서 Si2H6또는 SiH4가스를 이용하여 준안정(metastable) 상태의 언도프트 비정질 실리콘막(20)을 200∼400Å정도의 두께로 증착한다.First, as shown in FIG. 1A, an undoped amorphous silicon film in a metastable state is formed by using Si 2 H 6 or SiH 4 gas as a source gas on the lower structure 10 of a semiconductor substrate on which a semiconductor device is formed. (20) is deposited to a thickness of about 200 to 400 kPa.
이때, 증착 공정은 LPCVD(Low Pressure Chemical Vapor Deposition) 장비에서 이루어지며 로딩/언로딩 온도를 500∼550℃로 한다.At this time, the deposition process is made in a low pressure chemical vapor deposition (LPCVD) equipment and the loading / unloading temperature is 500 ~ 550 ℃.
보다 상세하게는, 상기 증착 공정은 550∼555℃ 사이의 온도에서 Si2H6또는 SiH4가스를 500∼1000sccm 정도 흘리면서 증착률을 10∼20Å/min로 유지한다. 또, 반응 챔버의 증착 압력은 0.2∼1Torr으로 한다.More specifically, the deposition process maintains the deposition rate at 10 to 20 mW / min while flowing Si 2 H 6 or SiH 4 gas at a temperature between 550 to 555 ° C. for about 500 to 1000 sccm. The deposition pressure of the reaction chamber is set to 0.2 to 1 Torr.
이어서, 도 1b에 도시된 바와 같이, 상기 언도프트 비정질 실리콘막(20)의 증착 온도, 압력 및 Si2H6또는 SiH4가스량을 동일하게 유지하면서 인시튜(in-situ)로 P(phosphorus)계 소스 가스(예컨대, PH3가스)를 첨가하여 언도프트 비정질 실리콘박막(20) 상부에 저농도 도프트 비정질 실리콘막(30)을 200∼300Å 두께로 증착한다. 이로 인해, 하부의 준안정 비정질 실리콘막(20)의 시드로부터 실리콘을 성장시켜 요철(凹凸)(32) 표면을 갖는 준안정 폴리 실리콘막이 형성된다. 도면 부호 B 는 준안정 폴리실리콘막 하부의 비정질 실리콘막(30,20)을 가르키는 것이다.Subsequently, as shown in FIG. 1B, P (phosphorus) in-situ is maintained while maintaining the deposition temperature, pressure, and Si 2 H 6 or SiH 4 gas amount of the undoped amorphous silicon film 20 in the same manner. A low concentration doped amorphous silicon film 30 is deposited on the undoped amorphous silicon thin film 20 to a thickness of 200 to 300 占 퐉 by adding a system source gas (for example, a PH 3 gas). For this reason, silicon is grown from the seed of the lower metastable amorphous silicon film 20 to form a metastable polysilicon film having a concave-convex (32) surface. Reference numeral B denotes the amorphous silicon films 30 and 20 under the metastable polysilicon film.
여기서, P 소스 가스는 1% PH3/SiH4또는 1% PH3/N2를 이용하고, 20∼100sccm 정도 흘려준다.Here, the P source gas is flowed about 20 to 100 sccm using 1% PH 3 / SiH 4 or 1% PH 3 / N 2 .
이와 같이, 본 발명은 비정질 실리콘막 증착 공정과 MPS 공정을 인시튜(in-situ)로 진행하기 때문에 별도의 세정 공정을 생략할 수 있으며 선택적 MPS 실리콘막의 그레인(32) 성장을 극대화하여 그 표면적을 증대할 수 있다.As such, since the present invention proceeds the amorphous silicon film deposition process and the MPS process in-situ, a separate cleaning process can be omitted, and the surface area is maximized by maximizing the growth of grain 32 of the selective MPS silicon film. It can increase.
그 다음, 도 1c에 도시된 바와 같이, 선택적 MPS 공정에 의한 공핍영역을 줄이고 비정질 실리콘막(B)에 도전성을 주어 정전용량을 높이기 위하여 인시튜로 P이온을 주입한다. 그러면, 요철 표면의 실리콘막(B)은 하부에 비정질 실리콘막이 공존하므로 도핑시 P 이온의 확산을 촉진시켜 고농도 도핑을 실현할 수 있으며 커패시터의 정전용량을 증가시킬 수 있다.Next, as illustrated in FIG. 1C, P ions are implanted in-situ to reduce the depletion region by the selective MPS process and give conductivity to the amorphous silicon film B to increase capacitance. Then, since the silicon film B on the uneven surface coexists with the amorphous silicon film at the lower portion, it is possible to promote the diffusion of P ions at the time of doping, thereby realizing high concentration doping and increasing the capacitance of the capacitor.
한편, 상기 P 도핑 공정은 플라즈마 PH3어닐링, 열 PH3어닐링 또는 POCl3도핑 공정을 이용한다. 플라즈마 PH3어닐로 도핑을 하는 경우에 300∼500W이상의 고 RF 전원을 이용하여 압력을 10-7Torr 이하로, 온도는 620∼670℃로 일정하게 유지하여 100초이상 어닐링한다. 그리고, 열 PH3어닐로 도핑을 하는 경우에는 3Torr 이하의 압력 분위기아래에서 650∼750℃의 온도 조건에서 1% PH3/SiH4또는 1% PH3/N2소스 가스를 50∼100sccm 정도 흘리면서 20∼30분 정도 어닐링한다. 또, POCl3도핑하는 경우에는 상압에서 POCl3가스와 O2가스를 2:3의 비율로 흘리면서 N2분위기아래에서 850℃에서 6∼10분 정도 증착하고, 이후 900℃에서 20분 정도 어닐링을 통해 P의 확산을 촉진한다. 상기POCl3도핑 공정 이후에 생성된 P2O5막을 세정공정으로 제거할 경우 Piranha + 50: 1HF + NH4OH를 이용하도록 한다.On the other hand, the P doping process uses a plasma PH 3 annealing, thermal PH 3 annealing or POCl 3 doping process. In the case of doping with plasma PH 3 annealing, annealing is performed for 100 seconds while maintaining the pressure at 10 −7 Torr or less and the temperature at 620 to 670 ° C. using a high RF power source of 300 to 500 W or more. In the case of doping with thermal PH 3 annealing, while flowing 1% PH 3 / SiH 4 or 1% PH 3 / N 2 source gas at a temperature of 650 to 750 ° C. under a pressure atmosphere of 3 Torr or less, about 50 to 100 sccm Anneal for 20 to 30 minutes. In the case of POCl 3 doping, POCl 3 gas and O 2 gas were flowed in a ratio of 2: 3 at atmospheric pressure, and deposited for 6 to 10 minutes at 850 ° C. under N 2 atmosphere, followed by annealing at 900 ° C. for 20 minutes. Promotes the spread of P through. When the P 2 O 5 film generated after the POCl 3 doping process is removed by a washing process, Piranha + 50: 1HF + NH 4 OH is used.
그리고, 이와 같은 MPS 비정질 실리콘막 제조 공정을 실시한 후에 소정 구조(예컨대, 실린더, 스택형)의 패턴 형태로 MPS 비정질 실리콘막(B)을 패터닝하여 전하저장전극을 완성한다.After the MPS amorphous silicon film manufacturing process is performed, the MPS amorphous silicon film B is patterned in a pattern form of a predetermined structure (eg, a cylinder or a stack) to complete the charge storage electrode.
도 2는 본 발명의 제조방법에 의한 전하저장전극 표면의 요철 형태를 나타낸구조도이다.2 is a structural diagram showing the irregularities of the surface of the charge storage electrode according to the manufacturing method of the present invention.
본 발명의 제조 방법으로 성장된 요철, 즉 반구형 폴리실리콘막은 반구형 요철 그레인이 폴리 실리콘 구조의 격자 배열이지만, 반구형 그레인(32) 하부에는 비정질 상태의 실리콘막(30)이 놓여 있다. 그리고, 그레인(32) 가장자리 하부에는 50∼100Å정도로 움푹 패인 홈 형태의 굴곡면(31)이 형성되어 있다.The unevenness, that is, the hemispherical polysilicon film grown by the manufacturing method of the present invention, is a lattice arrangement of hemispherical uneven grains of polysilicon structure, but an amorphous silicon film 30 is disposed under the hemispherical grains 32. The groove 32 is formed with a recessed surface 31 in the form of a recess in the lower portion of the edge of the grain 32.
본 발명에 따른 전하저장전극 표면이 이러한 요철 구조를 갖는 이유는, PH3가스를 흘려서 도프트 비정질 실리콘을 증착할 때 먼저 증착된 준안정의 언도프트 비정질 실리콘막의 실리콘 시드(seed)에서 핵성장과 결정화가 촉진되어 막 표면에서 300∼500Å 크기의 그레인이 성장하게 되기 때문이다. 이에, 하부의 비정질 실리콘막으로 실리콘 원자가 이동되어 상기 반구형 폴리실리콘 그레인 주위에는 표면보다 아래로 움푹 패인 굴곡면(31)이 형성된다. 이에 따라, 선택적 비정질 실리콘막(B)의 표면적이 증가하게 된다.The reason why the surface of the charge storage electrode according to the present invention has such a concave-convex structure is that when the doped amorphous silicon is deposited by flowing a PH 3 gas, the nucleus growth and the growth of the silicon seed of the metastable un-doped amorphous silicon film are first deposited. This is because crystallization is accelerated, and grains of 300 to 500 mm 3 grow on the surface of the membrane. As a result, silicon atoms are moved to the lower amorphous silicon film to form a curved surface 31 recessed below the surface around the hemispherical polysilicon grain. As a result, the surface area of the selective amorphous silicon film B is increased.
도 3a 및 도 3b는 본 발명의 일실시예에 따른 반도체장치의 이너 실린더(inner cylinder) 구조의 전하저장전극의 제조 과정을 나타낸 단면도들이다.3A and 3B are cross-sectional views illustrating a process of manufacturing a charge storage electrode having an inner cylinder structure of a semiconductor device according to an embodiment of the present invention.
64M DRAM급 이상의 반도체장치에서 이너 실린더(inner cylinder) 구조를 채택하여 본 발명의 전하저장전극 제조 공정을 적용하면 다음과 같다.The process of manufacturing the charge storage electrode of the present invention using an inner cylinder structure in a semiconductor device of 64M DRAM or higher is as follows.
우선, 도 3a에 도시된 바와 같이, 필드 산화막(12)이 형성된 반도체기판으로서 실리콘기판(10)에 일련의 소자 공정으로 게이트산화막(14), 게이트전극(15), 스페이서(16) 및 소스/드레인 영역(17)을 갖는 셀 트랜지스터를 형성한다. 그리고,상기 결과물에 층간 절연막(18)을 형성한 후에 소스/드레인 영역(17) 중 어느 한 영역이 개방되는 콘택홀을 형성한다.First, as shown in FIG. 3A, the gate oxide film 14, the gate electrode 15, the spacer 16, and the source / source are formed as a series of device processes on the silicon substrate 10 as the semiconductor substrate on which the field oxide film 12 is formed. A cell transistor having a drain region 17 is formed. In addition, after the interlayer insulating layer 18 is formed on the resultant, a contact hole in which any one of the source / drain regions 17 is opened is formed.
그 다음, 본 발명의 이너 실린더형 전하저장전극 제조 공정을 실시한다. 이에, 비정질 실리콘 박막을 증착시 1Torr 이하의 압력에서 550℃의 온도 조건으로 SiH4또는 Si2H6가스를 500∼1000sccm 정도 흘려주어 준안정성 언도프트 비정질 실리콘막을 200∼400Å 두께로 증착한 후에, PH3밸브를 열어 20∼100sccm 정도 흘려주어 200∼300Å 두께의 도프트 비정질 실리콘을 증착한다. 그러면, 도면부호 32와 같이, 비정질 실리콘막(B) 표면의 철(凸) 부분(32)은 폴리실리콘으로 결정화되고, 요(凹)(32) 표면은 아래가 홈모양으로 움푹 패인 굴곡면을 갖도록 그레인이 성장되어 종래 MPS 공정에 의한 비정질 실리콘막 단면적보다 증가된다. 그리고, 상기 요철 표면(32)을 갖는 비정질 실리콘막(B) 내에 플라즈마 PH3도핑이나 열 PH3어닐링, POCl3도핑 등의 방법으로 막내에 도전성을 준다.Then, the inner cylinder type charge storage electrode manufacturing process of the present invention is carried out. Accordingly, after depositing an amorphous silicon thin film by flowing 500 to 1000 sccm of SiH 4 or Si 2 H 6 gas at a temperature of 550 ° C. at a pressure of 1 Torr or less, the metastable undoped amorphous silicon film was deposited to a thickness of 200 to 400 kPa. Open the PH 3 valve and let it flow about 20 to 100 sccm to deposit 200-300 mm thick doped amorphous silicon. Then, as indicated by reference numeral 32, the iron portion 32 on the surface of the amorphous silicon film B is crystallized from polysilicon, and the surface of the yaw 32 has a groove-shaped curved surface beneath. The grain is grown so as to increase the cross-sectional area of the amorphous silicon film by the conventional MPS process. In the amorphous silicon film B having the uneven surface 32, conductivity is imparted to the film by plasma PH 3 doping, thermal PH 3 annealing, POCl 3 doping, or the like.
그 다음, 전면 식각(etch back) 또는 CMP(Chemical Mechanical Polishing)을 실시하여 층간 절연막(18) 표면이 드러날때까지 비정질 실리콘막(B)을 연마해서 이너 실린더 구조의 전하저장전극(B')을 형성한다.Next, the amorphous silicon film B is polished until the surface of the interlayer insulating film 18 is exposed by performing etch back or chemical mechanical polishing (CMP) to form the inner cylinder-type charge storage electrode B '. Form.
종래 비정질 실리콘박막 증착과 선택적 MPS막 제조 공정을 구분하여 진행할 경우에는 선택적 MPS막 증착시 어닐링 공정에 의해 막의 결정화가 이루어지는 반면에, 본 발명에 따른 전하저장전극 제조방법을 이용하게 되면, MPS 그레인을 제외하고는 하부막이 비정질 상태로 존재하게 된다. 그러므로, 본 발명은 후속 P 도핑처리시 벌크내로의 P 확산이 활성화되어 동일한 도핑 시간으로도 고농도 도핑을 실현할 수 있어서 종전보다 제조 공정의 횟수 및 단위 시간을 줄일 수 있는 이점이 있다.In the case where the conventional amorphous silicon thin film deposition and the selective MPS film manufacturing process are performed separately, the crystallization of the film is performed by the annealing process during the selective MPS film deposition, whereas the charge storage electrode manufacturing method according to the present invention is used to obtain the MPS grain Except for this, the lower layer is in an amorphous state. Therefore, the present invention has the advantage that the P diffusion into the bulk is activated during the subsequent P doping treatment to realize high concentration doping even at the same doping time, thereby reducing the number of manufacturing processes and unit time than before.
또, 본 발명의 제조 방법을 이용하게 되면, 전하저장전극으로 사용되는 실리콘 박막의 두께를 약 400Å정도까지 줄여도 본 발명의 MPS 그레인 성장에 의해 증가된 단면적으로 원하는 정전용량을 달성할 수 있어 반도체소자의 축소가 가능하다.In addition, when the manufacturing method of the present invention is used, even if the thickness of the silicon thin film used as the charge storage electrode is reduced to about 400 kV, the desired capacitance can be achieved by increasing the cross-sectional area of the semiconductor device due to the growth of MPS grain of the present invention. The reduction of is possible.
또한, 본 발명은 종래 장비를 수정하여 그대로 사용할 수 있으며 한 배쓰(batch)에서 다수개의 웨이퍼에 MPS 공정을 실시하여 웨이퍼 사이의 MPS막의 균일성 및 대량 생산에 큰 효과가 있다. 추가적으로, 종래 기술에서 비정질 실리콘 박막 증착과 MPS 증착 공정 사이에 진행하던 세정 공정을 생략할 수 있어 이에 따른 수율 증가와 원가 절감에 기여할 수 있다.In addition, the present invention can be used by modifying the conventional equipment as it is, by performing the MPS process on a plurality of wafers in a batch (batches) has a great effect on the uniformity and mass production of the MPS film between the wafers. In addition, in the prior art, the cleaning process performed between the amorphous silicon thin film deposition and the MPS deposition process may be omitted, thereby contributing to the increase in yield and cost reduction.
Claims (15)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990064614A KR100338818B1 (en) | 1999-12-29 | 1999-12-29 | Method of forming capacitor of storage node in semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990064614A KR100338818B1 (en) | 1999-12-29 | 1999-12-29 | Method of forming capacitor of storage node in semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010064418A KR20010064418A (en) | 2001-07-09 |
| KR100338818B1 true KR100338818B1 (en) | 2002-05-31 |
Family
ID=19631885
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990064614A KR100338818B1 (en) | 1999-12-29 | 1999-12-29 | Method of forming capacitor of storage node in semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100338818B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101036899B1 (en) * | 2008-07-04 | 2011-05-25 | 주식회사 제이엠씨 | Grill system |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0645521A (en) * | 1992-07-24 | 1994-02-18 | Miyazaki Oki Electric Co Ltd | Manufacture of semiconductor element |
| JPH06151753A (en) * | 1992-10-30 | 1994-05-31 | Nec Corp | Manufacture of semiconductor element |
-
1999
- 1999-12-29 KR KR1019990064614A patent/KR100338818B1/en not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0645521A (en) * | 1992-07-24 | 1994-02-18 | Miyazaki Oki Electric Co Ltd | Manufacture of semiconductor element |
| JPH06151753A (en) * | 1992-10-30 | 1994-05-31 | Nec Corp | Manufacture of semiconductor element |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010064418A (en) | 2001-07-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6624069B2 (en) | Methods of forming integrated circuit capacitors having doped HSG electrodes | |
| KR960012256B1 (en) | Method for manufacturing a polysilicon layer | |
| US5753559A (en) | Method for growing hemispherical grain silicon | |
| KR100351450B1 (en) | Non-volatile memory device and method for fabricating the same | |
| JPH08139288A (en) | Semiconductor device and manufacture thereof | |
| KR20010008510A (en) | Method of forming high efficiency capacitor in semiconductor device | |
| KR20010029868A (en) | A Semiconductor integrated circuit device and method of manufacturing the same | |
| KR100338818B1 (en) | Method of forming capacitor of storage node in semiconductor device | |
| KR100505441B1 (en) | Method for fabricating capacitor of semiconductor device | |
| US9099472B2 (en) | Semiconductor constructions, methods of forming conductive structures and methods of forming DRAM cells | |
| KR100255662B1 (en) | Method for manufacturing semiconductor device having polysilicon layer of hemisphere grain | |
| KR100338822B1 (en) | Method of forming storage node electorde in semiconductor device | |
| KR100882090B1 (en) | Method for fabricating capacitor of semiconductor device | |
| EP0801421B1 (en) | Method for growing hemispherical grain silicon | |
| KR100316064B1 (en) | Method for manufacturing bottom electrod of capacitor in semiconductor device | |
| KR100504434B1 (en) | Method of forming capacitor | |
| KR100377171B1 (en) | A method for forming capacitor insemiconductor device using hemispherical grained silicon | |
| JP2000200883A (en) | Manufacture of memory cell capacitor and substrate processing equipment | |
| JPH11163274A (en) | Forming of capacitor using hemispherical grain silicon layer through selective evaporation process | |
| KR20010066393A (en) | Method for Manufacturing of Thin Film Trunsistor | |
| JPH09331042A (en) | Method for growing hemispherical granular silicon | |
| KR20010003954A (en) | method of manufacturing capacitor in semiconductor device | |
| KR20010008584A (en) | Method of forming capacitor in high integrated semiconductor device | |
| KR20010008412A (en) | Method for manufacturing capacitor of semiconductor device | |
| KR20050045724A (en) | Method for fabricating capacitor of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100423 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |