KR100338009B1 - Thin Film Transistor Substrate for Liquid Crystal Display Panels And a Manufacturing Method of thereof - Google Patents
Thin Film Transistor Substrate for Liquid Crystal Display Panels And a Manufacturing Method of thereof Download PDFInfo
- Publication number
- KR100338009B1 KR100338009B1 KR1019990012287A KR19990012287A KR100338009B1 KR 100338009 B1 KR100338009 B1 KR 100338009B1 KR 1019990012287 A KR1019990012287 A KR 1019990012287A KR 19990012287 A KR19990012287 A KR 19990012287A KR 100338009 B1 KR100338009 B1 KR 100338009B1
- Authority
- KR
- South Korea
- Prior art keywords
- gate
- data line
- pad
- auxiliary
- forming
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 47
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 21
- 239000010409 thin film Substances 0.000 title claims description 25
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 23
- 239000004065 semiconductor Substances 0.000 claims abstract description 22
- 238000000034 method Methods 0.000 claims abstract description 19
- 230000001681 protective effect Effects 0.000 claims abstract description 9
- 239000010408 film Substances 0.000 claims description 31
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 17
- 229920002120 photoresistant polymer Polymers 0.000 claims description 8
- 239000004020 conductor Substances 0.000 claims description 7
- 238000005530 etching Methods 0.000 claims description 7
- 238000000059 patterning Methods 0.000 claims description 5
- 230000002787 reinforcement Effects 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 239000010410 layer Substances 0.000 abstract description 44
- 229910052782 aluminium Inorganic materials 0.000 abstract description 13
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 13
- 229910000838 Al alloy Inorganic materials 0.000 abstract description 12
- 239000002356 single layer Substances 0.000 abstract description 5
- 238000000206 photolithography Methods 0.000 abstract description 4
- 238000002161 passivation Methods 0.000 abstract description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 239000002245 particle Substances 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 229910001182 Mo alloy Inorganic materials 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 239000002365 multiple layer Substances 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 230000003014 reinforcing effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13458—Terminal pads
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/13625—Patterning using multi-mask exposure
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Optics & Photonics (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
투명 기판 위에 알루미늄 또는 알루미늄 합금의 단일막으로 게이트 배선과 보조 데이터선을 형성하고, 하나의 마스크를 이용한 사진 식각 공정으로 게이트 패드 및 보조 데이터선을 드러내는 접촉 구멍을 각각 가지는 게이트 절연막과 게이트 전극 상부의 게이트 절연막 위에 반도체층을 형성한다. 이어, 게이트선과 교차하며 접촉 구멍을 통하여 보조 데이터선과 연결되는 데이터선과 소스 및 드레인 전극을 포함하는 데이터 배선과 접촉 구멍을 통하여 게이트 패드를 덮는 제1 보조 게이트 패드를 형성한다. 다음, 투명 도전막인 ITO로 드레인 전극과 연결되는 화소 전극을 형성하면서, 제1 보조 게이트 패드와 데이터 패드를 각각 덮는 제2 보조 게이트 패드와 보조 데이터 패드를 형성한 다음, 화소 전극을 드러내는 개구부와 제2 보조 게이트 패드와 보조 데이터 패드를 드러내는 접촉 구멍을 가지는 보호막을 형성한다. 이렇게 하면, 5매의 마스크를 사용하면서도 맨 위층에 보호막이 있는 구조를 얻을 수 있고, 데이터선을 저저항화할 수 있는 동시에 데이터선이 단선되는 것을 방지할 수 있다. 또한, 단일의 게이트 배선과, 접촉 구멍과 반도체층을 하나의 마스크로 형성함으로써, 제조 공정을 단순화할 수 있다.A gate layer and an auxiliary data line are formed on a transparent substrate using a single layer of aluminum or an aluminum alloy, and a gate insulating film and an upper portion of the gate electrode having contact holes for exposing the gate pad and the auxiliary data line are formed by a photolithography process using a mask. A semiconductor layer is formed over the gate insulating film. Subsequently, a first auxiliary gate pad is formed to cross the gate line and to cover the gate pad through the contact hole and the data line including the data line and the source and drain electrodes connected to the auxiliary data line through the contact hole. Next, a second conductive gate pad and an auxiliary data pad covering the first auxiliary gate pad and the data pad are formed while the pixel electrode connected to the drain electrode is formed of ITO, which is a transparent conductive film. A passivation layer having a contact hole exposing the second auxiliary gate pad and the auxiliary data pad is formed. In this way, a structure having a protective film on the top layer can be obtained while using five masks, whereby the data line can be made low in resistance and the data line can be prevented from being disconnected. In addition, the manufacturing process can be simplified by forming the single gate wiring, the contact hole and the semiconductor layer into one mask.
Description
본 발명은 액정 표시 장치의 박막 트랜지스터 기판의 제조 방법에 관한 것이다.The present invention relates to a method for manufacturing a thin film transistor substrate of a liquid crystal display device.
일반적으로 액정 표시 장치는 전극이 형성되어 있는 두 장의 기판 사이에 액정을 주입하고, 전극에 가하는 전압의 세기를 조절하여 광 투과량을 조절하는 구조로 되어 있다.In general, a liquid crystal display device has a structure in which a liquid crystal is injected between two substrates on which an electrode is formed, and a light transmission amount is controlled by adjusting the intensity of a voltage applied to the electrode.
이러한 액정 표시 장치가 비틀린 네마틱 방식(twisted nematic mode)인 경우에는, 일반적으로 화상 신호가 전달되는 화소 전극과 기준 전압이 전달되는 공통 전극을 서로 다른 기판에 각각 구비하며, 이들은 투명한 도전 물질인 ITO(indium tin oxide)로 형성한다.In the case where the liquid crystal display is in a twisted nematic mode, a pixel electrode through which an image signal is transmitted and a common electrode through which a reference voltage is transmitted are respectively provided on different substrates, and ITO, which is a transparent conductive material, is provided. (indium tin oxide).
액정 표시 장치의 두 기판 중 하나의 기판인 박막 트랜지스터 기판의 제조 방법에는 여러 가지가 있으며, 화소 전극을 가장 상부막으로 형성하는 방법도 하나의 방법이다. 우선, 게이트 전극과 게이트선을 포함하는 게이트 배선을 형성하고 게이트 배선이 형성된 기판 위에 게이트 절연막을 형성한다. 다음 게이트 전극 위에 형성되어 있는 게이트 절연막 위에 비정질 규소층과 n+ 비정질 규소층을 차례로 형성하고 n+ 비정질 실리콘층 위의 소스 전극과 드레인 전극 그리고 게이트선과 교차하여 화소를 정의하는 데이터선을 포함하는 데이터 배선을 형성한다. 다음으로, 기판의 전면에 보호막을 형성하고, 보호막의 상부에 보호막의 접촉 구멍을 통하여 드레인 전극과 연결되는 화소 전극을 화소에 형성한다. 화소 전극을 형성할 때, 데이터선이 단선되는 것을 방지하기 위하여 접촉 구멍을 통하여 데이터선과 연결되는 ITO의 보조 데이터선을 추가로 형성할 수도 있다. 이렇게 하여 형성한 박막 트랜지스터 기판은 화소 전극이 가장 상층에 형성되는 구조(top ITO)를 취하게 된다.한편, 컬러 필터 기판에는 컬러 필터와 블랙 매트릭스가 형성되어 있고, 그들 위에 ITO의 공통 전극이 형성되어 있다.There are various methods of manufacturing a thin film transistor substrate, which is one of two substrates of a liquid crystal display, and one method of forming a pixel electrode as the uppermost layer is also a method. First, a gate wiring including a gate electrode and a gate line is formed, and a gate insulating film is formed on a substrate on which the gate wiring is formed. Next, an amorphous silicon layer and an n + amorphous silicon layer are sequentially formed on the gate insulating film formed on the gate electrode, and a data line including a source electrode and a drain electrode on the n + amorphous silicon layer and a data line crossing the gate line to define a pixel. Form. Next, a protective film is formed on the entire surface of the substrate, and a pixel electrode connected to the drain electrode is formed in the pixel through the contact hole of the protective film on the protective film. When forming the pixel electrode, an auxiliary data line of ITO connected to the data line through the contact hole may be further formed to prevent the data line from being disconnected. The thin film transistor substrate thus formed has a structure in which the pixel electrode is formed on the top layer (top ITO). On the other hand, a color filter and a black matrix are formed on the color filter substrate, and a common electrode of ITO is formed thereon. It is.
그러나, 이와 같은 액정 표시 장치의 제조 방법에서 각각 완성된 박막 트랜지스터 기판과 컬러 필터 기판을 조립할 때, 두 기판 사이에 도전성 입자가 있을 경우는 박막 트랜지스터 기판의 화소 전극 또는 데이터선과 컬러 필터 기판의 공통 전극이 단락되는 문제점이 발생한다.However, in assembling the completed thin film transistor substrate and the color filter substrate in the method of manufacturing such a liquid crystal display device, when there are conductive particles between the two substrates, the pixel electrode of the thin film transistor substrate or the common electrode of the data line and the color filter substrate This short-circuit problem occurs.
또한, 액정 표시 장치가 대형화되면서 데이터선을 수리함에 있어서 신호의 지연이 발생하여 전달되는 신호가 왜곡되는 문제점도 발생한다.In addition, as the liquid crystal display becomes larger, a delay of a signal occurs in repairing a data line, thereby causing a problem in that a transmitted signal is distorted.
또한, 신호선, 특히 주사 신호를 전달하는 게이트 배선은 저저항을 가지는 알루미늄 또는 알루미늄 합금을 사용하는데, 외부로 노출되는 경우에 물리적 또는 화학적 성질이 좋지 않아 패드부에서 ITO를 사용하여 알루미늄을 보강하는 경우 알루미늄 또는 알루미늄 합금과 ITO의 접촉 특성이 좋지 않아 게이트 배선을 다층막으로 형성하여 제조 공정이 복잡하고 생산 원가가 상승되는 문제점이 있다.In addition, a signal line, particularly a gate wiring that transmits a scan signal, uses aluminum or an aluminum alloy having low resistance. When the external portion is exposed to the outside, the physical or chemical properties are not good, and thus, the pad portion reinforces aluminum using ITO. Since the contact characteristics of aluminum or an aluminum alloy and ITO are not good, there is a problem that the manufacturing process is complicated and the production cost is increased by forming the gate wiring as a multilayer.
본 발명의 과제는 액정 표시 장치용 두 기판이 도전성 물질에 의해 단락되지 않도록 하여 표시 장치의 불량을 줄이는 데 있다.An object of the present invention is to reduce the defect of the display device by preventing the two substrates for the liquid crystal display device from being short-circuited by the conductive material.
본 발명의 다른 과제는 데이터선의 단선을 방지함과 동시에 신호의 지연을 줄이는 것이다.Another object of the present invention is to prevent disconnection of data lines and to reduce signal delay.
본 발명의 또 다른 과제는 액정 표시 장치의 제조 공정을 단순화하는데 있다.Another object of the present invention is to simplify the manufacturing process of the liquid crystal display device.
도 1은 본 발명의 실시예에 따른 액정 표시 장치의 박막 트랜지스터 기판의 평면도이고,1 is a plan view of a thin film transistor substrate of a liquid crystal display according to an exemplary embodiment of the present invention;
도 2는 도 1에 나타난 박막 트랜지스터 기판에서 Ⅱ-Ⅱ' 선을 따라 잘라 도시한 단면도이고,FIG. 2 is a cross-sectional view taken along the line II-II 'of the thin film transistor substrate shown in FIG. 1;
도 3은 도 1에 나타난 박막 트랜지스터 기판에서 Ⅲ-Ⅲ' 선을 따라 잘라 도시한 단면도이고,3 is a cross-sectional view taken along line III-III ′ of the thin film transistor substrate shown in FIG. 1;
도 4는 도 1에 나타난 박막 트랜지스터 기판에서 Ⅳ-Ⅳ' 선을 따라 잘라 도시한 단면도이고,4 is a cross-sectional view taken along the line IV-IV 'of the thin film transistor substrate shown in FIG. 1;
도 5a 내지 도 8d는 본 발명의 실시예에 따른 액정 표시 장치의 박막 트랜지스터 기판의 제조 과정을 나타낸 단면도이다.5A through 8D are cross-sectional views illustrating a manufacturing process of a thin film transistor substrate of a liquid crystal display according to an exemplary embodiment of the present invention.
본 발명에 따른 박막 트랜지스터 기판 및 그 제조 방법에서는 저저항을 가지는 도전성 물질로 게이트 배선을 단일막으로 형성하면서 보조 데이터선을 형성하고, 보조 데이터선과 연결되는 데이터 배선과 화소 전극을 형성한 다음 보호막을 맨 위층에 형성한다.In the thin film transistor substrate according to the present invention and a method of manufacturing the same, an auxiliary data line is formed while the gate wiring is formed of a single layer with a low resistance, a data line and a pixel electrode connected to the auxiliary data line are formed, and then a protective film is formed. Form on the top floor.
더욱 상세하게 본 발명에 따른 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법은, 우선 투명 기판 위에 게이트선과 게이트선의 분지 또는 일부인 게이트 전극으로 이루어진 게이트 배선과 보조 데이터선을 형성한다. 이어, 보조 데이터선 상부에 접촉 구멍을 가지는 게이트 절연막과 게이트 전극의 게이트 절연막 상부에 반도체층을 형성한다. 다음, 게이트 전극을 중심으로 서로 마주하는 소스 전극과 드레인 전극 및 게이트 절연막의 접촉 구멍을 통하여 보조 데이터선과 연결되는 데이터선으로 이루어진 데이터 배선을 형성한다. 이어, 게이트선과 데이터선으로 둘러싸인 화소에 투명 도전 물질로 이루어진 화소 전극을 형성하고, 보호막을 형성하고 화소 전극을 드러내는 개구부를 형성한다.More specifically, in the method for manufacturing a thin film transistor substrate for a liquid crystal display according to the present invention, first, a gate line and an auxiliary data line formed of a gate electrode and a gate electrode which is a branch or part of a gate line are formed on a transparent substrate. Subsequently, a semiconductor layer is formed on the gate insulating film having the contact hole on the auxiliary data line and on the gate insulating film of the gate electrode. Next, a data line including a data line connected to the auxiliary data line is formed through the contact hole of the source electrode, the drain electrode, and the gate insulating layer facing each other with respect to the gate electrode. Subsequently, a pixel electrode made of a transparent conductive material is formed in the pixel surrounded by the gate line and the data line, and a protective layer is formed to form an opening that exposes the pixel electrode.
여기서, 게이트 배선과 보조 데이터선은 알루미늄 또는 알루미늄 합금의 단일막으로 형성하는 것이 바람직하다.Here, the gate wirings and the auxiliary data lines are preferably formed of a single film of aluminum or aluminum alloy.
이러한 본 발명에 따른 액정 표시 장치 및 그 제조 방법에서 게이트 배선과 데이터 배선은 게이트선과 연결된 게이트 패드와 데이터선과 연결된 데이터 패드를 더 포함한다. 데이터 배선을 형성할 때, 게이트 절연막의 접촉 구멍을 통하여 게이트 패드와 연결되는 제1 보조 게이트 패드를 더 형성할 수 있으며, 화소 전극을형성하는 단계에서 게이트 패드 및 데이터 패드와 연결되는 제2 보조 게이트 패드와 보조 데이터 패드를 더 형성할 수 있다. 또한 화소 전극을 형성하는 단계에서서 게이트선을 지나는 데이터선의 상부에 데이터선 보강부를 추가로 형성할 수 있다.In the liquid crystal display and the manufacturing method thereof according to the present invention, the gate wiring and the data wiring further include a gate pad connected to the gate line and a data pad connected to the data line. When the data line is formed, a first auxiliary gate pad connected to the gate pad may be further formed through a contact hole of the gate insulating layer, and the second auxiliary gate connected to the gate pad and the data pad may be formed in the forming of the pixel electrode. The pad and the auxiliary data pad may be further formed. In the forming of the pixel electrode, a data line reinforcement may be further formed on the data line passing through the gate line.
이제 본 발명의 실시예에 따른 박막 트랜지스터 기판의 제조 방법에 대해 상세히 설명한다.Now, a method of manufacturing a thin film transistor substrate according to an embodiment of the present invention will be described in detail.
먼저, 도 1 내지 도 4를 참고로 하여 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 구조에 대하여 설명한다. 도 1은 본 발명의 실시예에 따른 액정 표시 장치의 박막 트랜지스터 기판의 평면도이고, 도 2는 도 1에 나타난 박막 트랜지스터 기판에서 Ⅱ-Ⅱ' 선을 따라 잘라 도시한 단면도로 화소부와 박막 트랜지스터부를 나타낸 도면이고, 도 3은 도 1에 나타난 박막 트랜지스터 기판에서 Ⅲ-Ⅲ' 선을 따라 잘라 도시한 단면도로 게이트 패드부를 나타낸 도면이고, 도 4는 도 1에 나타난 박막 트랜지스터 기판에서 Ⅳ-Ⅳ' 선을 따라 잘라 도시한 단면도로 데이터 패드부를 나타낸 도면이다.First, the structure of a thin film transistor substrate for a liquid crystal display according to an exemplary embodiment of the present invention will be described with reference to FIGS. 1 to 4. 1 is a plan view of a thin film transistor substrate of a liquid crystal display according to an exemplary embodiment of the present invention, and FIG. 2 is a cross-sectional view taken along line II-II 'of the thin film transistor substrate of FIG. FIG. 3 is a cross-sectional view taken along line III-III 'of the thin film transistor substrate of FIG. 1 and illustrates the gate pad portion, and FIG. 4 is line IV-IV' of the thin film transistor substrate of FIG. A cross-sectional view of the data pad portion is taken along the line.
기판(10) 위에 가로 방향의 게이트선(20), 게이트선의 분지인 게이트 전극(210) 및 게이트선(20)의 한쪽에 연결되어 외부로부터 주사 신호를 전달받을 게이트선(20)에 전달하는 게이트 패드(220)로 게이트 배선이 형성되어 있다. 또한, 기판(10) 위에는 게이트 전극(21)에 인접하게 세로 방향으로 보조 데이터선(23)이 형성되어 있다. 여기서, 게이트 배선(20, 21, 22)과 보조 데이터선(23)은 알루미늄 또는 알루미늄 합금의 단일막으로 형성되어 있다.A gate which is connected to the gate line 20 in the horizontal direction, the gate electrode 210 which is a branch of the gate line, and the gate line 20 on the substrate 10 to the gate line 20 to receive scan signals from the outside. The gate wiring is formed by the pad 220. In addition, the auxiliary data line 23 is formed on the substrate 10 in the vertical direction adjacent to the gate electrode 21. Here, the gate wirings 20, 21, 22 and the auxiliary data lines 23 are formed of a single film of aluminum or aluminum alloy.
기판(10) 위에는 게이트 배선(20, 21, 22) 및 보조 데이터선(23)을 덮는 게이트 절연막(30)이 형성되어 있다. 이때, 게이트 절연막(30)은 보조 데이터선(23) 및 게이트 패드(22)를 드러내는 접촉 구멍(31, 32)이 형성되어 있다.A gate insulating film 30 is formed on the substrate 10 to cover the gate wirings 20, 21, 22, and the auxiliary data line 23. In this case, the gate insulating layer 30 has contact holes 31 and 32 exposing the auxiliary data line 23 and the gate pad 22.
게이트 전극(140)의 게이트 절연막(20) 위에는 비정질 규소 따위의 반도체로 이루어진 반도체층(40)이 형성되어 있으며, 그 위에는 게이트 전극(21)을 중심으로 양쪽에 n형의 불순물이 고농도로 도핑되어 있는 비정질 규소 따위로 이루어진 저항 접촉층(51, 52)이 형성되어 있다.A semiconductor layer 40 made of a semiconductor such as amorphous silicon is formed on the gate insulating film 20 of the gate electrode 140, and n-type impurities are heavily doped on both sides of the gate electrode 21. Resistive contact layers 51 and 52 made of amorphous silicon are formed.
각각의 저항 접촉층(51, 52) 위에는 게이트 전극(21)을 사이에 두고 양쪽으로 분리되어 있는 소스 전극(61)과 드레인 전극(62)이 형성되어 있다. 이때, 소스 전극(61)은 게이트선(20)과 교차하도록 형성되어 있으며, 보조 데이터선(23)과 나란히 중첩되어 접촉 구멍(31)을 통하여 보조 데이터선(23)과 연결되어 있는 데이터선(60)과 연결되어 있으며, 데이터선(60)의 한쪽에는 외부로부터 영상 신호를 전달받아 데이터선(60)에 전달하는 데이터 패드(63)가 형성되어 있다. 또한, 게이트 패드(22)의 게이트 절연막(30) 상부에는 접촉 구멍(32)을 통하여 게이트 패드(22)와 연결되어 있는 제1 보조 게이트 패드(64)가 데이터 배선(60, 61, 62, 63)과 동일한 층으로 형성되어 있다. 제1 보조 게이트 패드(64)는 알루미늄 또는 알루미늄 합금으로 이루어진 게이트 패드(22)가 ITO와 직접 접촉되는 것을 방지한다. 여기서, 데이터 배선(60, 61, 62, 63)과 제1 보조 게이트 패드(64)는 알루미늄 또는 알루미늄 합금 또는 몰리브덴 또는 몰리브덴 합금 또는 크롬 등의 단일막 또는 이들의 다중막으로 형성할 수 있다.On each of the ohmic contacts 51 and 52, a source electrode 61 and a drain electrode 62 separated from both sides with a gate electrode 21 therebetween are formed. In this case, the source electrode 61 is formed to intersect the gate line 20, and overlaps with the auxiliary data line 23 and is connected to the auxiliary data line 23 through the contact hole 31. 60 is connected to the data line 60, and on one side of the data line 60, a data pad 63 receiving an image signal from the outside and transmitting the image signal to the data line 60 is formed. In addition, the first auxiliary gate pad 64 connected to the gate pad 22 through the contact hole 32 is formed on the gate insulating layer 30 of the gate pad 22 through the data lines 60, 61, 62, and 63. It is formed of the same layer as). The first auxiliary gate pad 64 prevents the gate pad 22 made of aluminum or aluminum alloy from directly contacting the ITO. The data lines 60, 61, 62, and 63 and the first auxiliary gate pad 64 may be formed of a single layer of aluminum, an aluminum alloy, molybdenum, molybdenum alloy, or chromium, or multiple layers thereof.
게이트선(20)과 데이터선(60)으로 둘러싸인 화소의 게이트 절연막(30) 위에는 투명한 도전 물질인 ITO 등으로 이루어진 화소 전극(70)이 드레인 전극(62)과 연결되어 형성되어 있다. 또한, 화소 전극(70)과 동일한 층으로는 게이트선(20)과 교차하는 데이터선(60)의 상부에는 데이터선 보강부(71)가 형성되어 있으며, 제1 보조 게이트 패드(64) 및 데이터 패드(63) 위에는 제2 보조 게이트 패드(72) 및 보조 데이터 패드(73)가 형성되어 있다. 여기서, 데이터선 보강부(71)는 데이터선(60)이 게이트선(20)과 교차하면서 발생하는 단차로 인하여 단선될 수 있는 데이터선(60)을 보강하기 위함이다.On the gate insulating layer 30 of the pixel surrounded by the gate line 20 and the data line 60, a pixel electrode 70 made of ITO, which is a transparent conductive material, is connected to the drain electrode 62. In addition, a data line reinforcing part 71 is formed on the same layer as the pixel electrode 70 and above the data line 60 that intersects the gate line 20, and the first auxiliary gate pad 64 and the data. The second auxiliary gate pad 72 and the auxiliary data pad 73 are formed on the pad 63. Here, the data line reinforcement unit 71 is to reinforce the data line 60 which may be disconnected due to the step that occurs when the data line 60 intersects the gate line 20.
기판(10)의 전면 위에는 질화 규소 또는 산화 규소로 이루어진 보호막(80)이 형성되어 있으며, 보호막(80)에는 화소 전극(70)의 대부분을 드러내는 개구부(81)와 제2 보조 게이트 패드(72) 및 보조 데이터 패드(73)를 드러내는 접촉 구멍(82, 83)이 각각 형성되어 있다.A passivation layer 80 made of silicon nitride or silicon oxide is formed on the entire surface of the substrate 10, and the opening 81 and the second auxiliary gate pad 72 exposing most of the pixel electrode 70 are formed in the passivation layer 80. And contact holes 82 and 83 exposing the auxiliary data pad 73, respectively.
그러면, 도 1 내지 도 4에 도시한 구조의 액정 표시 장치용 박막 트랜지스터 기판을 제조하는 방법에 대하여 도 5a 내지 도 8d와 도 1 내지 도 4를 참고로 하여 설명한다.Next, a method of manufacturing a thin film transistor substrate for a liquid crystal display device having the structure shown in FIGS. 1 to 4 will be described with reference to FIGS. 5A to 8D and FIGS. 1 to 4.
먼저, 도 5a 내지 도 5d에서 보는 바와 같이, 투명한 절연 기판(10) 위에 알루미늄 또는 알루미늄 합금을 적층하고 패터닝하여 게이트선(20)과 게이트 전극(21)과 게이트 패드(22)로 이루어진 게이트 배선과 보조 데이터선(23)을 형성한다. 이와 같이 게이트 배선(20, 21, 22)과 보조 데이터선(23)을 단일막으로 형성하면, 이중막 또는 삼중막으로 형성하는 경우보다 증착 공정이나 식각 공정을 생략할 수 있어 제조 비용을 줄일 수 있다.First, as shown in FIGS. 5A to 5D, an aluminum or aluminum alloy is laminated and patterned on the transparent insulating substrate 10 to form a gate wiring including a gate line 20, a gate electrode 21, and a gate pad 22. The auxiliary data line 23 is formed. As such, when the gate wirings 20, 21, 22 and the auxiliary data lines 23 are formed as a single layer, the deposition process and the etching process can be omitted, compared to the case of forming a double layer or a triple layer, thereby reducing manufacturing costs. have.
다음, 도 6a 내지 도 6d에서 보는 바와 같이, 질화 규소 또는 산화 규소의 게이트 절연막(30), 비정질 규소로 이루어진 반도체층(40) 및 도핑된 비정질 규소층(50)을 차례로 적층하고, 하나의 마스크를 이용한 사진 식각 공정으로 도핑된 비정질 규소층(50), 반도체층(40) 및 게이트 절연막(30)을 식각하여 게이트 전극(21) 상부의 반도체층(40) 및 도핑된 비정질 규소층(50)과 보조 데이터선(23)과 게이트 패드(22)를 드러내는 접촉 구멍(31, 32)을 가지는 게이트 절연막(30)을 형성한다. 이때, 사용되는 셋째 마스크는 투과되는 빛의 세기를 부분적으로 다르게 할 수 있는 마스크를 사용하여 부분적으로 다른 두께를 가지는 감광막을 남긴 다음 남겨진 감광막을 마스크로 식각한다. 즉, 이때의 마스크는 반도체층(40)과 도핑된 비정질 규소층(50)에 대응하는 제1 부분에는 빛이 투과되지 못하도록 하고, 접촉 구멍(31, 32)에 대응하는 제2 부분에는 빛의 대부분이 투과되도록 하고 나머지 제3 부분은 투명 및 불투명의 모자이크 패턴 또는 요절 또는 슬릿을 통하여 빛의 세기를 임의로 조절할 수 있다. 이러한 마스크를 이용하여 감광막을 노광하면 반도체층(40)과 도핑된 비정질 규소층(50)에 대응하는 부분에는 제1 두께, 접촉 구멍(31, 32)에 대응하는 부분에는 두께가 없거나 미세한 제3 두께, 나머지 부분은 제1 두께와 제3 두께 사이의 두께를 가지는 감광막 패턴을 형성할 수 있다. 이어, 이러한 감광막 패턴을 마스크로 식각 공정을 진행하면, 먼저 게이트 절연막(30)의 일부가 식각되어 게이트 패드(22)와 보조 데이터선(23)을 드러내는 접촉 구멍(32, 31)이 형성되고, 게이트 전극(21) 상부에 반도체층(40)과 도핑된 비정질 규소층(50)만을 남기고게이트 절연막(30)을 드러낼 수 있어 도 6b 내지 도 6d와 같은 구조를 완성할 수 있다.Next, as shown in FIGS. 6A to 6D, the gate insulating film 30 of silicon nitride or silicon oxide, the semiconductor layer 40 made of amorphous silicon, and the doped amorphous silicon layer 50 are sequentially stacked, and one mask is used. The semiconductor layer 40 and the doped amorphous silicon layer 50 on the gate electrode 21 are etched by etching the doped amorphous silicon layer 50, the semiconductor layer 40, and the gate insulating layer 30 by a photolithography process using a photolithography process. And a gate insulating film 30 having contact holes 31 and 32 exposing the auxiliary data line 23 and the gate pad 22. In this case, the third mask to be used may leave a photosensitive film having a partially different thickness by using a mask that may partially vary the intensity of transmitted light, and then etch the remaining photosensitive film as a mask. That is, at this time, the mask prevents light from passing through the first portion corresponding to the semiconductor layer 40 and the doped amorphous silicon layer 50, and the second portion corresponding to the contact holes 31 and 32. Most of the light is transmitted and the remaining third portion can arbitrarily adjust the intensity of light through the transparent and opaque mosaic pattern or the passage or the slit. When the photoresist is exposed using such a mask, the semiconductor layer 40 and the doped amorphous silicon layer 50 have a first thickness, and portions corresponding to the contact holes 31 and 32 have no thickness or are fine. The thickness, the remaining portion may form a photosensitive film pattern having a thickness between the first thickness and the third thickness. Subsequently, when the etching process is performed using the photoresist pattern, a portion of the gate insulating layer 30 is etched to form contact holes 32 and 31 exposing the gate pad 22 and the auxiliary data line 23. The gate insulating layer 30 may be exposed leaving only the semiconductor layer 40 and the doped amorphous silicon layer 50 on the gate electrode 21, thereby completing the structure of FIGS. 6B to 6D.
여기서, 접촉 구멍(32, 31)을 형성하는 단계에서 제3 부분에는 감광막을 일정한 두께로 남도록 노광 공정에서 제3 부분의 감광막 패턴을 충분한 두께로 형성하는 것이 바람직하다. 왜냐하면, 식각이 진행되는 동안에 제3 부분의 감광막 두께가 균일하지 않을 수 있으므로 일정한 두께로 감광막을 남기고, 산소(O2)를 이용한 애싱(ashing) 공정을 통하여 제3 부분에 잔류하는 감광막을 완전히 제거한 후 제3 부분의 비정질 규소층을 식각하면, 게이트 절연막(30)을 균일한 두께로 형성할 수 있다. 이때, 식각 조건은 SF6/HCl/O2/Ar 기체를 적용한다.Here, in the step of forming the contact holes 32 and 31, it is preferable to form the photoresist pattern of the third part in a sufficient thickness in the exposure process so that the photoresist remains at a constant thickness in the third part. Because the thickness of the photoresist film of the third part may not be uniform during the etching process, the photoresist film is left at a constant thickness, and the photoresist film remaining in the third part is completely removed through an ashing process using oxygen (O 2 ). After the etching of the amorphous silicon layer of the third portion, the gate insulating film 30 can be formed to have a uniform thickness. At this time, the etching conditions are applied SF 6 / HCl / O 2 / Ar gas.
다음 도 7a 내지 도 7d에서 보는 바와 같이, 데이터 배선용 도전 물질을 적층하고 패터닝하여 접촉 구멍(31)을 통하여 보조 데이터선(23)과 연결되어 중첩되며, 접촉 구멍(31)을 완전히 덮는 데이터선(60)과 데이터선(60)의 분지인 소스 전극(61)과 게이트 전극(21)을 중심으로 소스 전극(61)과 마주하는 드레인 전극(62)고 데이터 패드(63)로 이루어진 데이터 배선을 형성한다. 이때, 접촉 구멍(32)을 통하여 게이트 패드(22)와 연결되는 제1 보조 게이트 패드(64)를 접촉 구멍(32)을 완전히 덮도록 형성한다. 이러한 구조는 데이터선(60)에서 단선이 발생하더라도 저저항의 알루미늄 또는 알루미늄 합금 등으로 이루어진 보조 데이터선(23)을 통하여 영상 신호가 전달되어 신호에 대한 지연이 발생하지 않아 액정 표시 장치의 대형화에도 용이하게 적용할 수 있다. 또한, 제1 보조 게이트 패드(64)를 경유하여게이트 패드(22)와 이후에 형성되는 제2 보조 게이트 패드(72)와 연결되도록 함으로써 알루미늄 또는 알루미늄 합금과 ITO와의 직접 접촉을 방지할 수 있다. 이어 이 데이터 배선(60, 61, 62)으로 가리지 않는 n+비정질 규소층(50)을 식각하여 저항 접촉층(51, 52)을 완성하고 저항 접촉층(51, 52) 사이의 반도체층(40)을 드러낸다.Next, as shown in FIGS. 7A to 7D, the data line conductive material is stacked and patterned to be connected to and overlapped with the auxiliary data line 23 through the contact hole 31 and completely cover the contact hole 31. A data line consisting of a data pad 63 and a drain electrode 62 facing the source electrode 61 are formed around the source electrode 61 and the gate electrode 21, which are branches of the 60 and the data line 60. do. In this case, the first auxiliary gate pad 64 connected to the gate pad 22 through the contact hole 32 is formed to completely cover the contact hole 32. This structure allows the image signal to be transmitted through the auxiliary data line 23 made of low-resistance aluminum or aluminum alloy even when a disconnection occurs in the data line 60, so that no delay occurs for the signal. It can be applied easily. In addition, direct contact between the aluminum or aluminum alloy and ITO may be prevented by connecting the gate pad 22 and the second auxiliary gate pad 72 formed thereafter via the first auxiliary gate pad 64. Subsequently, the n + amorphous silicon layer 50 not covered by the data lines 60, 61, and 62 is etched to complete the ohmic contacts 51 and 52, and the semiconductor layer 40 between the ohmic contacts 51 and 52. )
이어, 기판(10)의 상부에 ITO 따위로 이루어진 투명한 도전 물질을 적층하고 패터닝하여 드레인 전극(62)과 연결되는 화소 전극(70)을 형성하고, 제1 보조 게이트 패드(64)와 데이터 패드(63)를 덮는 제2 보조 게이트 패드(72)와 보조 데이터 패드(73)를 형성한다.Subsequently, a transparent conductive material made of ITO or the like is stacked and patterned on the substrate 10 to form the pixel electrode 70 connected to the drain electrode 62. The first auxiliary gate pad 64 and the data pad ( A second auxiliary gate pad 72 and an auxiliary data pad 73 covering the 63 are formed.
마지막으로, 도 1 내지 도 4에서 보는 바와 같이, 기판(10)의 상부에 질화 규소 또는 산화 규소를 적층하고 패터닝하여 화소 전극(70)을 드러내는 개구부(81)와 제2 보조 게이트 패드(72) 및 보조 데이터 패드(73)를 드러내는 접촉 구멍(82, 83)을 가지는 보호막(80)을 형성한다.Finally, as shown in FIGS. 1 to 4, the opening 81 and the second auxiliary gate pad 72 exposing the pixel electrode 70 by stacking and patterning silicon nitride or silicon oxide on the substrate 10. And a protective film 80 having contact holes 82 and 83 exposing the auxiliary data pad 73.
따라서, 본 발명의 실시예에 따르면, 맨 위층에 보호막이 형성되므로 두 기판을 조립할 때 도전성 입자가 있더라도 데이터선이 상판의 공통 전극과 단락되는 것을 방지할 수 있다. 또한, 게이트선을 알루미늄 또는 알루미늄 합금의 단일막으로 형성하여 공정을 단순화할 수 있고, 이를 통하여 제조 비용을 줄일 수 있다. 또한, 게이트선과 교차하는 데이터선의 상부에 데이터선 보강부를 두어 데이터선이단선되는 것을 방지할 수 있으며, 저저항의 알루미늄 또는 알루미늄 합금으로 보조 데이터선을 두어 데이터선의 단선을 방지할 수 있는 동시에 대형화된 액정 표시 장치를 제작할 수 있다. 또한, 하나의 마스크를 이용한 사진 식각 공정으로 게이트 패드를 드러내는 접촉 구멍과 반도체층을 동일한 마스크로 형성함으로써 생산 비용을 줄일 수 있다.Therefore, according to the embodiment of the present invention, since the protective film is formed on the top layer, even if there are conductive particles when assembling the two substrates, it is possible to prevent the data line from being short-circuited with the common electrode of the upper plate. In addition, the gate line may be formed of a single layer of aluminum or an aluminum alloy to simplify the process, thereby reducing manufacturing costs. In addition, the data line reinforcement part may be placed on the data line crossing the gate line to prevent the data line from being disconnected. The auxiliary data line may be prevented from the low resistance aluminum or aluminum alloy to prevent the disconnection of the data line. A liquid crystal display device can be manufactured. In addition, the production cost may be reduced by forming the contact hole and the semiconductor layer exposing the gate pad using the same mask using a photolithography process using one mask.
Claims (21)
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019990012287A KR100338009B1 (en) | 1999-04-08 | 1999-04-08 | Thin Film Transistor Substrate for Liquid Crystal Display Panels And a Manufacturing Method of thereof |
US09/545,891 US6524876B1 (en) | 1999-04-08 | 2000-04-07 | Thin film transistor array panels for a liquid crystal display and a method for manufacturing the same |
US10/302,927 US6887742B2 (en) | 1999-04-08 | 2002-11-25 | Method for manufacturing a thin film transistor array panel for a liquid crystal display |
US10/303,016 US6849873B2 (en) | 1999-04-08 | 2002-11-25 | Thin film transistor array panel for a liquid crystal display |
US11/080,612 US7176496B2 (en) | 1999-04-08 | 2005-03-16 | Thin film transistor array panels for a liquid crystal display and a method for manufacturing the same |
US11/625,694 US7507994B2 (en) | 1999-04-08 | 2007-01-22 | Thin film transistor array panels for a liquid crystal display and a method for manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019990012287A KR100338009B1 (en) | 1999-04-08 | 1999-04-08 | Thin Film Transistor Substrate for Liquid Crystal Display Panels And a Manufacturing Method of thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20000065687A KR20000065687A (en) | 2000-11-15 |
KR100338009B1 true KR100338009B1 (en) | 2002-05-24 |
Family
ID=19579096
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019990012287A KR100338009B1 (en) | 1999-04-08 | 1999-04-08 | Thin Film Transistor Substrate for Liquid Crystal Display Panels And a Manufacturing Method of thereof |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100338009B1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101172666B1 (en) * | 2005-09-29 | 2012-08-08 | 엘지디스플레이 주식회사 | Liquid crystal display device and method for fabricating thereof |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100694577B1 (en) * | 2000-12-29 | 2007-03-13 | 엘지.필립스 엘시디 주식회사 | Array substrate for Liquid crystal display and method for fabricating thereof |
KR100694576B1 (en) * | 2000-12-29 | 2007-03-13 | 엘지.필립스 엘시디 주식회사 | array panel of liquid crystal display and manufacturing method thereof |
KR100956340B1 (en) * | 2003-06-23 | 2010-05-06 | 삼성전자주식회사 | Thin film transistor array panel |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02240636A (en) * | 1989-03-15 | 1990-09-25 | Hitachi Ltd | Active matrix substrate and liquid crystal display element using the same |
JPH03149884A (en) * | 1989-11-07 | 1991-06-26 | Toppan Printing Co Ltd | Thin film transistor |
-
1999
- 1999-04-08 KR KR1019990012287A patent/KR100338009B1/en not_active IP Right Cessation
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02240636A (en) * | 1989-03-15 | 1990-09-25 | Hitachi Ltd | Active matrix substrate and liquid crystal display element using the same |
JPH03149884A (en) * | 1989-11-07 | 1991-06-26 | Toppan Printing Co Ltd | Thin film transistor |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101172666B1 (en) * | 2005-09-29 | 2012-08-08 | 엘지디스플레이 주식회사 | Liquid crystal display device and method for fabricating thereof |
Also Published As
Publication number | Publication date |
---|---|
KR20000065687A (en) | 2000-11-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6927105B2 (en) | Thin film transistor array substrate and manufacturing method thereof | |
US8294839B2 (en) | Thin film transistor array panel for liquid crystal display and method of manufacturing the same | |
US6650379B2 (en) | Thin film transistor array panel | |
USRE41426E1 (en) | Manufacturing methods of liquid crystal displays | |
KR101177720B1 (en) | LCD and Method of fabricating of the same | |
KR100905470B1 (en) | Thin film transistor array panel | |
US6798442B1 (en) | Thin film transistor array panel for liquid crystal display and method of manufacturing the same | |
US7605416B2 (en) | Thin film translator array panel and a method for manufacturing the panel | |
KR20050028531A (en) | Thin film transistor substrate and method of manufacturing the same | |
KR100338009B1 (en) | Thin Film Transistor Substrate for Liquid Crystal Display Panels And a Manufacturing Method of thereof | |
JPH11295760A (en) | Array substrate for display device and manufacture thereof | |
KR100333978B1 (en) | Manufacturing method of thin film transistor substrate for liquid crystal display device | |
KR20020064021A (en) | manufacturing method of thin film transistor array panel for liquid crystal display | |
KR100750921B1 (en) | thin film transistor array panel for a liquid crystal display with a repair structure, manufacturing method thereof and repairing method thereof | |
KR100590755B1 (en) | Thin film transistor panels for liquid crystal display and method manufacturing the same | |
KR100709710B1 (en) | manufacturing method of thin film transistor array panel for liquid crystal display | |
KR100695295B1 (en) | a structure of a wire and a thin film transistor array panel using of the wire and a manufacturing method thereof | |
KR100502813B1 (en) | Manufacturing Method of Thin Film Transistor, Thin Film Transistor Board and Manufacturing Method Thereof | |
KR100686232B1 (en) | a liquid crystal display and a manufacturing method thereof | |
KR100670050B1 (en) | Thin film transistor panels for liquid crystal display and method manufacturing the same | |
KR100720096B1 (en) | thin film transistor array panel for liquid crystal display and manufacturing method thereof | |
JP2003295220A (en) | Matrix board for liquid crystal, manufacturing method therefor, and method for forming connection part of electronic circuit board | |
KR100905471B1 (en) | Thin film transistor array panel and method manufacturing the panel | |
KR100656904B1 (en) | Thin film transistor for liquid crystal display | |
KR100859523B1 (en) | Thin film transistor array panel for liquid crystal display |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130430 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20140430 Year of fee payment: 13 |
|
FPAY | Annual fee payment |
Payment date: 20150430 Year of fee payment: 14 |
|
FPAY | Annual fee payment |
Payment date: 20180502 Year of fee payment: 17 |
|
EXPY | Expiration of term |