KR100332642B1 - 반도체 소자의 제조방법 - Google Patents

반도체 소자의 제조방법 Download PDF

Info

Publication number
KR100332642B1
KR100332642B1 KR1019990035897A KR19990035897A KR100332642B1 KR 100332642 B1 KR100332642 B1 KR 100332642B1 KR 1019990035897 A KR1019990035897 A KR 1019990035897A KR 19990035897 A KR19990035897 A KR 19990035897A KR 100332642 B1 KR100332642 B1 KR 100332642B1
Authority
KR
South Korea
Prior art keywords
chip
lead frame
manufacturing
semiconductor device
electrodes
Prior art date
Application number
KR1019990035897A
Other languages
English (en)
Other versions
KR20010019473A (ko
Inventor
이택렬
Original Assignee
이택렬
광전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이택렬, 광전자 주식회사 filed Critical 이택렬
Priority to KR1019990035897A priority Critical patent/KR100332642B1/ko
Publication of KR20010019473A publication Critical patent/KR20010019473A/ko
Application granted granted Critical
Publication of KR100332642B1 publication Critical patent/KR100332642B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

반도체 소자의 제조방법에 관한 것으로, 웨이퍼를 캐리어 테이프에 접착시키고 일정한 크기로 절단하여 칩을 형성하는 단계와; 상기 칩에 배치되어 있는 전극이 캐리어 테이프의 접착방향으로 방향을 바꾸는 단계와; 상기 칩을 일정한 간격으로 이격되도록 캐리어 테이프를 늘이는 단계와; 리드 프레임에 상기 칩의 전극이 접촉하도록 배치하고 히트 블록으로 가열하여 상기 리드 프레임의 일 측과 칩의 전극이 접합되도록 하는 단계와; 상기 리드 프레임의 일부와 상기 칩을 몰딩하는 단계를 포함하는 반도체 소자의 제조방법을 제공한다.
이와 같이 본 발명의 반도체 소자의 제조방법은 칩의 전극과 리드 프레임을 전기적으로 연결하는 와이어 본딩을 생략하고, 칩을 전사시킨 후 리드 프레임에 칩을 직접 접합하여 제조 공정을 간단하게 함으로서 생산성을 증대시키며, 와이어 루프의 높이 만큼 외부 봉지의 높이를 낮춰 반도체 칩 어셈블리를 초박형 패킹으로 제작할 수 있는 장점이 있다.

Description

반도체 소자의 제조방법{manufacture method of semiconductor element}
본 발명은 반도체 소자의 제조방법에 관한 것으로, 더욱 상세하게는 반도체 제조 공정 중 다이 어태치(die attach) 공정 후 실시되는 와이어 본딩을 생략하여 제조 공정을 간단하게 하고, 외부 봉지의 높이를 낮추어 초박형 패킹이 가능한 반도체 소자의 제조방법에 관한 것이다.
도 2a 내지 도 2e는 종래의 반도체를 제조하는 공정의 일부를 순서대로 도시한 도면이다.
우선 도 2a는 웨이퍼의 일면을 캐리어 테이프(101)에 부착시킨 후 웨이퍼를 절단하여 다수의 칩(103, 105, 107, 109, 111, 113, 115)이 서로 분리되도록 한다. 이때 칩(103, 모두 동일한 구조 및 형태를 가지고 있으므로 임의의 하나를 선택하여 설명함)의 상부에는 복수의 전극(103a, 103b)이 배치되어 있다.
이러한 상태에서 캐리어 테이프(101)를 늘려 서로의 간격이 충분히 이격되도록 한다(도 2b에 도시하고 있음). 그리고 각각 분리된 칩(103)은, 도 2c에 도시하고 있는 바와 같이, 리드 프레임(117, 119, 121)중의 하나에 안착시키고, 상기 리드 프레임(117, 119, 121)의 하부에 히트 블록(121)이 배치되어 있다. 상기 히트 블록(121)은 상기 칩(103)을 리드 프레임(119)에 부착하는 역할을 한다.
그리고 도 2d에서는 칩(103)의 상부에 배치되어 있는 전극(103a, 103b)과 인접하는 리드 프레임(117, 121)과 와이어 본딩을 한다. 그리고 상기 리드 프레임(117, 119, 121)과 칩(103)은 봉지용 수지를 이용하여 몰딩한다(도 2e에 도시하고 있음). 미설명 부호 127은 리드 프레임(117, 119, 121)과 칩(103)을 감싸고 있는 몰드를 지칭한다.
이러한 반도체 소자의 제조방법은, 칩의 전극과 리드 프레임을 전기적으로 연결하는 와이어 본딩이 반드시 필요하여 반도체 칩 어셈블리 제조시 제조 비용이 증대되는 문제점이 있다.
또한 상기와 바와 같이 제작되는 반도체 소자는 와이어 본딩시 필연적으로 수반하는 와이어 루프(wire loop)의 높이 만큼 반도체 칩 어셈블리의 두께가 두꺼워져 초박형의 반도체 칩 소자를 구현하는데 어려운 문제점이 있다.
따라서 본 발명은 상기한 문제점을 해결하기 위하여 제안된 것으로서, 본 발명의 목적은 반도체 소자의 제조 공정을 줄여 제조 비용을 감소시키며, 이에 따라생산성을 증대시키는 것은 물론 반도체 칩 어셈블리의 높이를 줄여 초박형 반도체 칩 소자를 구현하기 위한 반도체 소자의 제조방법을 제공하는데 있다.
상기의 목적을 달성하기 위하여 본 발명은,
웨이퍼를 캐리어 테이프에 접착시키고 일정한 크기로 절단하여 칩을 형성하는 단계와;
상기 칩에 배치되어 있는 전극이 캐리어 테이프의 접착방향으로 방향을 바꾸는 단계와;
상기 칩을 일정한 간격으로 이격되도록 캐리어 테이프를 늘이는 단계와;
리드 프레임에 상기 칩의 전극이 접촉하도록 배치하고 히트 블록으로 가열하여 상기 리드 프레임의 일 측과 칩의 전극이 접합되도록 하는 단계와;
상기 리드 프레임의 일부와 상기 칩을 몰딩하는 단계;
를 포함하는 반도체 소자의 제조방법을 제공한다.
도 1a 내지 도 1e는 본 발명에 따른 실시예를 설명하기 위한 반도체 소자의 제조 순서를 도시하고 있는 도면,
도 2a 내지 도 2e는 종래의 반도체 소자의 제조 순서를 나타내고 있는 도면이다.
이하, 첨부 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하면 다음과 같다.
도 1a 내지 도 1e는 본 발명에 따른 반도체 소자의 제조방법을 단계적으로 나타내고 있는 도면이다.
도 1a는 웨이퍼의 일면에 캐리어 테이프(2)를 부착하고 웨이퍼를 절단하여 다수의 칩(1, 3, 5, 7, 9)을 형성한 단계를 나타내고 있다. 상기 칩(1, 3, 5, 7, 9)은 도면을 기준으로 상부에 다수의 전극(1a, 1b, 다른 칩에도 동일한 형태의 전극이 배치되어 있으며 동일한 구조이므로 다른 칩의 전극 부호는 생략한다)이 배치되어 있다. 상기 칩(1)은, 도 1b에 도시하고 있는 바와 같이, 전극(1a, 1b)이 도 1d의 리드프레임(11, 13)을 향하도록 뒤집는 전사 단계를 거친다.
그 다음에 캐리어 테이프(2)를 늘임으로서 칩(1, 3,... , 9)의 간격이 이격되어 칩의 분리가 용이하도록 하는 익스팬딩(expending) 단계를 거친다 (도 1c).
그리고 상기 칩(1)의 전극(1a, 1b)이 리드 프레임(11, 13)에 접촉하도록 배치하고, 리드 프레임(11, 13)을 히트 블록(15, heat block)에 안착시킨다. 그리고 히트 블록(15)에 열을 가하면 칩(1)의 전극(1a, 1b)과 리드 프레임(11, 13)이 접합된다(도 1d에 도시하고 있음).
그리고 도 1e에 도시하고 있는 바와 같이, 상기 칩(1)과 리드 프레임(11, 13)의 일부를 몰딩하여 반도체 칩 소자 어셈블리를 제작한다.
이와 같이 제작되는 반도체 소자의 제조방법은 와이어 본딩 과정을 생략하고 직접 리드 프레임에 칩의 단자를 접합함으로서 반도체 칩 어셈블리의 제조 과정을 간단하게 할 수 있으며, 와이어 본딩을 생략함으로 와이어 루프 높이만큼 높이를 낮추어 초박형으로 칩 어셈블리를 제작할 수 있다.
이와 같이 본 발명의 반도체 소자의 제조방법은 칩의 전극과 리드 프레임을 전기적으로 연결하는 와이어 본딩을 생략하고, 칩을 전사시킨 후 리드 프레임에 칩을 직접 접합하여 제조 공정을 간단하게 함으로서 생산성을 증대시키며, 와이어 루프의 높이 만큼 외부 봉지의 높이를 낮춰 반도체 칩 어셈블리를 초박형 패킹으로 제작할 수 있는 효과가 있다.

Claims (1)

  1. 웨이퍼를 캐리어 테이프에 접착시키고 일정한 크기로 절단하여 칩을 형성하는 단계와;
    상기 칩에 배치되어 있는 전극이 리드 프레임을 향하도록 방향을 바꾸는 단계와;
    상기 칩을 일정한 간격으로 이격되도록 캐리어 테이프를 늘이는 단계와;
    리드 프레임에 상기 칩의 전극이 접촉하도록 배치하고 히트 블록으로 가열하여 상기 리드 프레임의 일 측과 칩의 전극을 접합시키는 단계와;
    상기 리드 프레임의 일부와 상기 칩을 몰딩하는 단계;
    를 포함하는 반도체 소자의 제조방법.
KR1019990035897A 1999-08-27 1999-08-27 반도체 소자의 제조방법 KR100332642B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990035897A KR100332642B1 (ko) 1999-08-27 1999-08-27 반도체 소자의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990035897A KR100332642B1 (ko) 1999-08-27 1999-08-27 반도체 소자의 제조방법

Publications (2)

Publication Number Publication Date
KR20010019473A KR20010019473A (ko) 2001-03-15
KR100332642B1 true KR100332642B1 (ko) 2002-04-17

Family

ID=19608960

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990035897A KR100332642B1 (ko) 1999-08-27 1999-08-27 반도체 소자의 제조방법

Country Status (1)

Country Link
KR (1) KR100332642B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR930005149A (ko) * 1991-08-28 1993-03-23 김광호 반도체 장치의 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR930005149A (ko) * 1991-08-28 1993-03-23 김광호 반도체 장치의 제조방법

Also Published As

Publication number Publication date
KR20010019473A (ko) 2001-03-15

Similar Documents

Publication Publication Date Title
EP1662565B1 (en) Semiconductor package
US5646829A (en) Resin sealing type semiconductor device having fixed inner leads
JPH11260856A (ja) 半導体装置及びその製造方法並びに半導体装置の実装構造
WO1996007198A2 (en) A lead frame having layered conductive planes
KR20030035952A (ko) 리드 프레임과 그 제조 방법 및 그 리드 프레임을 이용한반도체 장치의 제조 방법
JP2000294715A (ja) 半導体装置及び半導体装置の製造方法
US6265760B1 (en) Semiconductor device, and semiconductor device with die pad and protruding chip lead frame and method of manufacturing the same
JP2001044226A (ja) 半導体装置の製造方法および半導体装置
JP3522177B2 (ja) 半導体装置の製造方法
KR100332642B1 (ko) 반도체 소자의 제조방법
JP2003007951A (ja) リードフレームおよび樹脂封止型半導体装置の製造方法
US7534661B2 (en) Method of forming molded resin semiconductor device
JP3414663B2 (ja) 半導体装置の製造方法およびそれに用いられる基板フレーム
US6858474B1 (en) Wire bond package and packaging method
US20020048851A1 (en) Process for making a semiconductor package
US10079162B1 (en) Method for making lead frames for integrated circuit packages
CN112242307A (zh) 具有双侧冷却的模制半导体封装
JPH0621305A (ja) 半導体装置
JP4544675B2 (ja) 半導体装置の製造方法
JP2795069B2 (ja) 半導体装置
JPH03105950A (ja) 半導体集積回路のパッケージ
JP2002246531A (ja) リードフレーム及びそれを用いた樹脂封止型半導体装置の製造方法
JP4471863B2 (ja) 半導体装置及びその製造方法
JP4207671B2 (ja) 半導体パッケージの製造方法
JP2944590B2 (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070402

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee