KR100329112B1

KR100329112B1 - 결정-지향 반송파 복원 장치의 병렬 처리 장치

Info

Publication number: KR100329112B1
Application number: KR1020000004146A
Authority: KR
Inventors: 송윤정; 김명섭; 오덕길
Original assignee: 오길록; 한국전자통신연구원
Priority date: 2000-01-28
Filing date: 2000-01-28
Publication date: 2002-03-18
Also published as: KR20010076791A

Abstract

본 발명은 고속 위성통신에 적합한 결정-지향 반송파 복원 장치에 관한 것으로 특히, 반송파 신호를 병렬로 입력하여 병렬 주파수 추적 루프(FTL) 에서 주파수 오프셋을 보상하는 병렬 주파수 오프셋 보상 수단과, 상기 오프셋 보상 수단에서 보상된 신호를 병렬 위상 추적 루프(PTL)에서 위상 오프셋을 보상하는 병렬 위상 오프셋 보상 수단을 포함하는 것을 특징으로 하는 결정-지향 반송파 복원 장치의 병렬 처리 장치를 제공하여 반송파 주파수 및 위상 복원 시 기존의 반송파 복원 방법에서 일반적으로 사용되는 순차적인 신호처리 방법과 비교해서 계산 처리 속도를 높이도록 병렬 처리를 이용하여 해결하는 효과가 있다.

Description

결정-지향 반송파 복원 장치의 병렬 처리 장치{Device of parallel processing for decision-directed carrier recovery}

본 발명은 고속 위성통신에 적합한 결정-지향 반송파 복원 장치의 병렬 처리 방법에 관한 것으로 특히, 반송파 주파수 및 위상 복원 시 기존의 반송파 복원 방법에서 일반적으로 사용되는 순차적인 신호처리 방법에 대해 계산 처리 속도를 높이기 위하여 병렬 처리 방법을 사용하는 결정-지향 반송파 복원 장치에 관한 것이다.

일반적으로, 디지털 무선통신 시스템의 복조기에서 반송파 복원은 심볼 데이터를 결정하기 위해 샘플 데이터에 포함되어 있는 반송파 주파수 오프셋(FrequencyOffset)과 위상 오프셋(Phase Offset)을 보상해 주는 것을 의미한다. 수신된 신호에 포함된 반송파 성분은 RF 부를 거친 후 IF 부에서 국부 발진기에 의해 제거된다.

그러나, 반송파의 주파수 오프셋과 위상 오프셋이 존재하며, 일반적으로 이들 잔류 주파수 및 위상은 복조기 구현을 간단히 하기 위해 기저대역에서 검출과 보상이 이루어진다. 위성 통신에서는 IF 및 RF 주파수로 높은 주파수를 사용하기 때문에, 수신 신호는 전송 신호의 신호 대역폭이 좁으면 좁을수록 주파수 편이에 대한 영향을 많이 받는다. 음성과 같은 협대역 신호를 위성링크를 통해서 전송할 때, 수신된 신호는 신호 대역폭에 비해 수배의 주파수 편이가 발생한다.

따라서, 수신 신호를 기저 대역 신호로 올바르게 변환시켜주는 주파수 합성기가 필요하다.

이에 반해 45 Mbps 이상의 전송속도를 가지는 신호를 QPSK (Quadrature Phase Shiht Keying) 변조 방식을 사용하여 전송하는 것과 같은 광대역 위성통신의 경우, 협대역 신호에 비해 상대적으로 정확한 주파수 발진기를 사용함으로써 주파수 편이는 전송 심볼 속도에 대해서 5000 PPM(Particles Per Million) 내에서 제어 가능하면 된다. 즉 광대역 통신에서는 협대역 통신에 비해 상대적으로 주파수 편이의 영향을 적게 받는다고 볼 수 있다.

그에 따라, 반송파 복원 성능을 향상시키기 위해서 많은 방법들이 제시되었는데, 1983년 Viterbi, Viterbi(V&V)는 MPSK(M-ary Phase Shiht Keying) 신호에 대한 반송파 위상을 검출하기 위한 M승 알고리즘(Mth Powering Algorithm)을 제안하였다

참고문헌: A.J. Viterbi and A.M. Viterbi, Nonlinear Estimation of PSK Modulation Carrier Phase with Application to Burst Digital Communication,IEEE Trans. Info. Theory, vol.IT-32, July 1983.

그리고 1991년 Fitz는 V&V가 제안한 알고리즘의 모호성을 분석하고 그 해법을 제시하였다(참고문헌: M.P. Fitz, Equivocation in nonlinear digital carrier synchronizers,IEEE Trans. On Comm., Vol.COM-39, NO.11, Nov. 1991).

그러나, V&V 알고리즘은 M이 증가할 경우 신호에 대한 잡음이 과도하게 증가하는 단점을 가지고 있기 때문에, Classen은 결정-지향 방법을 이용한 반송파 주파수 및 위상 검출방법을 제안하고 그 성능을 분석하였다(참고문헌: F. Classen, H. Meyer and P. Sehier, An all feedforward synchronization unit for digital radio,Proc. Of VTC93, 1993).

상기 Classen에 의해 제안되어진 방법은 비록 VCO를 사용하지 않았지만, 검출된 반송파 위상을 복소수 값으로 나타내기 위해서 ROM(Read Only Memory)표를 사용하였다.

또한, Fitz는 또한 TMDA방식에 적용 가능한 버스트 모뎀의 DD 반송파 동기 방법을 제안하였다(참고문헌: M.P. Fitz, Decision-Directed Burst-Mode Carrier Synchronization Techniques,IEEE Trans. On Comm., Vol.COM-40, NO.10, Oct. 1992).

상기 Fitz가 제안한 방식에서는 반송파 주파수를 검출하기 위해서 VCO를 사용하는 대신에 나누기 연산자가 필요하다. 그러나 이 Fitz 의 방법은 넓은 범위에서 주파수 복원이 가능하나 고속 통신인 경우에 나누기 연산자를 이용하는 것은 적절한 방법이 아니라고 볼 수 있다. 이들 방법들에서는 실제적으로 고속의 통신 시스템으로 구성될 경우 발생되는 계산 처리 속도를 높이기 위해서는 순차적인 방법 보다 병렬로 처리하는 방법이 필요하다.

상기와 같은 문제점을 해결하기 위한 본 발명의 목적은 반송파 주파수 및 위상 복원 시 기존의 반송파 복원 방법에서 일반적으로 사용되는 순차적인 신호처리 방법에 대해 계산 처리 속도를 높이기 위하여 병렬 처리 방법을 통해서 해결하기 위한 결정-지향 반송파 복원 장치의 병렬 처리 장치를 제공하는 데 있다.

도 1은 본 발명에 따른 결정-지향 반송파 복원 블록 구성도

도 2는 본 발명에 따른 반송파 주파수 추적 루프의 병렬처리 구조도

도 3은 본 발명에 따른 반송파 위상 추적 루프의 병렬처리 구조도

상기 목적을 달성하기 위한 본 발명의 특징은, 고속 위성통신에 적합한 결정-지향 반송파 복원 장치에 있어서, 반송파 신호를 병렬로 입력하여 병렬 주파수 추적 루프(FTL) 에서 주파수 오프셋을 보상하는 병렬 주파수 오프셋 보상 수단과, 상기 오프셋 보상 수단에서 보상된 신호를 병렬 위상 추적 루프(PTL)에서 위상 오프셋을 보상하는 병렬 위상 오프셋 보상 수단을 포함하는데 있다.

상기 목적을 달성하기 위한 본 발명의 부가적인 특징으로 상기 주파수 오프셋 보상 수단은 입력 반송파 신호를 2p심볼 만큼 지연시키는 제 1지연부와; 상기오프셋 보상 수단으로부터 복원된 신호를 결정한 후 복소수 켤레한 신호와 곱하는 제 1승산기와; 상기 제 1승산기의 승산 결과 신호가 입력되어 반송파 주파수 오프셋을 검출하는 제 1저역 통과 필터와; 상기 제 1저역 통과 필터에서 필터된 신호를 복소수 켤레하는 제 1켤레부; 및 검출된 반송파 주파수 오프셋과 입력 반송파 신호를 곱하는 제 2승산기로 구성되는 데 있다.

상기 목적을 달성하기 위한 본 발명의 부가적인 다른 특징으로 상기 위상 오프셋 보상 수단은 상기 주파수 오프셋이 보상된 신호를 p심볼만큼 두 번 지연시키는 제2, 제3 지연부와; 현재 입력되는 위상 오프셋을 보상하기 위하여 종전에 주파수 오프셋이 보상된 신호와 복원된 신호를 결정한 후 복소수 켤레한 신호와 곱하는 제 3승산기와; 상기 제 3승산기의 승산 결과 신호가 입력되어 반송파 위상 오프셋을 검출하는 제 2저역 통과 필터와; 상기 제 2저역 통과 필터를 경유하여 필터된 신호를 복소수 켤레하는 제 2켤레부와; 주파수 오프셋이 보상된 신호를 p심볼만큼 지연시킨 신호와 반송파 위상 오프셋 신호를 곱하는 제 4승산기와; 복원된 신호를 p심볼만큼 지연시키는 제 4지연부와; 상기 제 4지연부를 통해 지연된 신호를 결정하기 위한 신호 결정부; 및 이 신호를 복소수 켤레하는 제 3켤레부로 구성되는 데 있다.

상기 목적을 달성하기 위한 본 발명의 다른 특징은, 반송파 신호를 병렬로 입력하여 병렬 주파수 추적 루프(FTL) 에서 주파수 오프셋을 보상하는 병렬 주파수 오프셋 보상 수단과, 상기 오프셋 보상 수단에서 보상된 신호를 병렬 위상 추적 루프(PTL)에서 위상 오프셋을 보상하는 병렬 위상 오프셋 보상 수단을 포함하는 수단을 구비하되 고속 위성통신에 적합한 결정-지향 반송파 복원 장치의 병렬 처리를 위한 장치에 있어서:

상기 주파수 오프셋 보상 수단은 데이터의 병렬 처리를 고려하여 k 시각 및 k+1 시각의 심볼을 동시에 분리처리하는 분리수단; 상기 분리수단에서 복소수 곱셈 기능을 수행하기 위하여 k 시각의 복소영역의 입력 데이터 I_phase 및 Q_phase, Xion(k) 및 Xqon(k)를 기설정된 임의의 시간동안 지연시키는 제 1지연수단과; 상기 제 1지연수단을 통해 출력되는 신호중 일부를 음의 값으로 변환시키는 제 1변환수단과; 상기 제 1지연수단과 제 1변환수단을 통해 출력되는 신호를 입력받고 동작을 제어하는 신호 di(k)와 dq(k)의 값에 따라 입력받은 신호중 일측의 신호를 선택적으로 출력하는 제 1다중화수단과; 상기 분리수단에서 복소수 곱셈 기능을 수행하기 위하여 k+1 시각의 복소영역의 입력 데이터 I_phase 및 Q_phase, Xion(k+1) 및 Xqon(k+1)를 기설정된 임의의 시간동안 지연시키는 제 2지연수단과; 상기 제 2지연수단을 통해 출력되는 신호중 일부를 음의 값으로 변환시키는 제 2변환수단과; 상기 제 2지연수단과 제 1변환수단을 통해 출력되는 신호를 입력받고 동작을 제어하는 신호 di(k+1)와 dq(k+1)의 값에 따라 입력받은 신호중 일측의 신호를 선택적으로 출력하는 제 2다중화수단과; 상기 제 1다중화수단과 제 2다중화수단의 출력신호중 di에 의해 제어되어 출력되는 신호를 입력받아 가산하는 제 1가산수단과; 상기 제 1다중화수단과 제 2다중화수단의 출력신호중 dq에 의해 제어되어 출력되는 신호를 입력받아 가산하는 제 2가산수단과; 상기 제 1가산수단에서 출력되는 신호에서 K 시각의 주파수 오프셋을 검출하는 제 1필터링 수단과; 상기 제 2가산수단에서 출력되는 신호에서 K+1 시각의 주파수 오프셋을 검출하는 제 2필터링 수단과; 상기 제 1필터링 수단과 제 2필터링 수단에서 출력되는 신호를 입력받고 동시에 상기 분리수단에서 복소수 곱셈 기능을 수행하기 위하여 k 시각의 복소영역의 입력 데이터 Xion(k) 및 Xqon(k)를 입력받아 주파수 오프셋을 보상한 신호를 출력하는 제 1승산기; 및 상기 제 1필터링 수단과 제 2필터링 수단에서 출력되는 신호를 입력받고 동시에 상기 분리수단에서 복소수 곱셈 기능을 수행하기 위하여 k+1 시각의 복소영역의 입력 데이터 Xion(k+1) 및 Xqon(k+1)를 입력받아 주파수 오프셋을 보상한 신호를 출력하는 제 2승산기를 포함하는 데 있다.

반송파 신호를 병렬로 입력하여 병렬 주파수 추적 루프(FTL) 에서 주파수 오프셋을 보상하는 병렬 주파수 오프셋 보상 수단과, 상기 오프셋 보상 수단에서 보상된 신호를 병렬 위상 추적 루프(PTL)에서 위상 오프셋을 보상하는 병렬 위상 오프셋 보상 수단을 포함하는 수단을 구비하되 고속 위성통신에 적합한 결정-지향 반송파 복원 장치의 병렬 처리를 위한 장치에 있어서:

상기 위상 오프셋 보상 수단은 상기 주파수 오프셋 보상 수단에서 출력되는 데이터의 병렬 처리를 고려하여 k 시각 및 k+1 시각의 심볼을 동시에 분리처리하는 분리수단; 상기 분리수단에서 복소수 곱셈 기능을 수행하기 위하여 k 시각의 복소영역의 입력 데이터 I_phase 및 Q_phase, Yion(k) 및 Yqon(k)를 기설정된 임의의 시간동안 지연시키는 제 1지연수단과; 상기 제 1지연수단을 통해 출력되는 신호중 일부를 음의 값으로 변환시키는 제 1변환수단과; 상기 제 1지연수단과 제 1변환수단을 통해 출력되는 신호를 입력받고 동작을 제어하는 신호 di(k)와 dq(k)의 값에따라 입력받은 신호중 일측의 신호를 선택적으로 출력하는 제 1다중화수단과; 상기 분리수단에서 복소수 곱셈 기능을 수행하기 위하여 k+1 시각의 복소영역의 입력 데이터 I_phase 및 Q_phase, Yion(k+1) 및 Yqon(k+1)를 기설정된 임의의 시간동안 지연시키는 제 2지연수단과; 상기 제 2지연수단을 통해 출력되는 신호중 일부를 음의 값으로 변환시키는 제 2변환수단과; 상기 제 2지연수단과 제 1변환수단을 통해 출력되는 신호를 입력받고 동작을 제어하는 신호 di(k+1)와 dq(k+1)의 값에 따라 입력받은 신호중 일측의 신호를 선택적으로 출력하는 제 2다중화수단과; 상기 제 1다중화수단과 제 2다중화수단의 출력신호중 di에 의해 제어되어 출력되는 신호를 입력받아 가산하는 제 1가산수단과; 상기 제 1다중화수단과 제 2다중화수단의 출력신호중 dq에 의해 제어되어 출력되는 신호를 입력받아 가산하는 제 2가산수단과; 상기 제 1가산수단에서 출력되는 신호에서 K 시각의 위상 오프셋을 검출하는 제 1필터링 수단과; 상기 제 2가산수단에서 출력되는 신호에서 K+1 시각의 위상 오프셋을 검출하는 제 2필터링 수단과; 상기 제 1필터링 수단과 제 2필터링 수단에서 출력되는 신호를 입력받고 동시에 상기 분리수단에서 복소수 곱셈 기능을 수행하기 위하여 k 시각의 복소영역의 입력 데이터 Yion(k) 및 Yqon(k)를 입력받아 위상 오프셋을 보상한 신호를 출력하는 제 1승산기; 및 상기 제 1필터링 수단과 제 2필터링 수단에서 출력되는 신호를 입력받고 동시에 상기 분리수단에서 복소수 곱셈 기능을 수행하기 위하여 k+1 시각의 복소영역의 입력 데이터 Yion(k+1) 및 Yqon(k+1)를 입력받아 위상 오프셋을 보상한 신호를 출력하는 제 2승산기를 포함하는 데 있다.

본 발명의 상술한 목적과 여러 가지 장점은 이 기술 분야에 숙련된 사람들에의해 첨부된 도면을 참조하여 후술되는 발명의 바람직한 실시 예로부터 더욱 명확하게 될 것이다.

우선, 본 발명에서 제공하고자 하는 기술적 사상에 대하여 간략히 살펴보면, 결정 지향 반송파 복원 회로에서 제공되는, 주파수와 위상 오프셋(Offset)을 보상하는 것으로 두 개의 대표적인 루프로 구성되어 있으며, 각각은 반송파 주파수 오프셋과 위상 오프셋을 검출하여 보상하는 형태로 되어 있다.

이들 루프에서는 4 개의 복소수 곱셈기가 존재하며, 이들 곱셈 기능은 반송파 복원 장치의 처리 속도에 가장 많은 영향을 미치는 부분이다. 복소수 곱셈기의 처리 속도를 높이기 위해서는 루프 내에 몇 개의 지연기를 삽입하여 처리 속도를 높였으며, 또한 2 심볼 단위로 데이터를 병렬로 처리하여 계산 속도를 증대시키는 방법을 사용하였다.

이하, 첨부한 도면을 참조하여 본 발명에 따른 결정-지향 반송파 복원 장치의 병렬 처리 방식을 살펴보기로 한다.

도 1은 본 발명에 따른 결정-지향 반송파 복원 블록 구성도로서, 2 개의 루프로 구성되며 첫 번째 루프는 주파수 추적 루프(Frequency Tracking Loop: FTL)로 주파수 오프셋(Offset)을 보상하는 주파수 오프셋 보상부(101)이며, 두 번째 루프는 위상 추적 루프(Phase Tracking Loop: PTL)로 위상 오프셋을 보상하는 위상 오프셋 보상부(102)이다.

상기 첫 번째 루프인 주파수 오프셋 보상부(101)는 입력 복소수 신호(103)를 처리하기 위한 반송파 복원 회로에 있어서, 입력 반송파 신호를 2p심볼만큼 지연시키는 제 1지연부(104)와, 복원된 신호를 결정한 후 복소수 켤레한 신호와 곱하는 제 1승산기(105)와, 상기 승산 결과 신호가 입력되어 반송파 주파수 오프셋을 검출하는 제 1저역 통과 필터(106), 상기 필터된 신호를 복소수 켤레하는 제 1켤레부(107)와, 상기 검출된 반송파 주파수 오프셋(107)과 입력 반송파 신호(103)를 곱하는 제 2승산기(108)로 구성된다.

또한, 상기 두 번 째 루프인 위상 오프셋 보상부(102)는 상기 주파수 오프셋이 보상된 신호를 p심볼만큼 두 번 지연시키는 제2, 제3 지연부(109, 110)와, 이 신호를 위상 오프셋을 보상하기 위하여 주파수 오프셋이 보상된 신호와 복원된 신호를 결정(116)한 후 복소수 켤레한 신호(117)와 곱하는 제 3승산기(111)와, 상기 제 3승산기(111)의 승산 결과 신호가 입력되어 반송파 위상 오프셋을 검출하는 제 2저역 통과 필터(112), 상기 제 2저역 통과 필터(112)를 경유하여 필터된 신호를 복소수 켤레하는 제 2켤레부(113)와, 주파수 오프셋이 보상된 신호를 p심볼만큼 지연시킨 신호(109)와 반송파 위상 오프셋 신호를 곱하는 제 4승산기(114)와, 복원된 신호를 p심볼만큼 지연시키는 제 4지연부(115)와, 상기 제 4지연부(115)를 통해 지연된 신호를 결정하기 위한 신호 결정부(116), 및 이 신호를 복소수 켤레하는 제 3켤레부(117)로 구성된다.

상기와 같이 구성된 본 발명에 따른 결정-지향 반송파 복원 블록 구성에서 제공하는 주파수 추적 루프(Frequency Tracking Loop: FTL)로 주파수 오프셋(Offset)을 보상하는 참조번호 101로 표시되는 부분을 병렬로 처리하는 구성은 첨부한 도 2에 도시되어 있는 바와 같다.

도 2의 구성을 참조하여 본 발명에 따른 주파수 오프셋 보상부(101)의 동작을 살펴보면, 데이터를 병렬 처리를 고려하여 k 시각 및 k+1 시각의 심볼을 동시에 처리하는 방안을 나타내고 있는 것으로, 먼저, 첨부한 도 1에서 나타낸 복소수 곱셈 기능(105)을 수행하기 위하여 k 시각의 복소영역의 입력 데이터 I_phase 및 Q_phase, Xion(k) 및 Xqon(k)는 심볼 지연기(209, 210)를 통한 후 다중화기(218, 219, 220, 221)로 입력된다.

또한, 이때 계산의 간략화를 위해서 입력을 음의 값으로 나타내는 블록(211, 212)을 통해서 입력 데이터를 음의 값으로 나타내는 부분을 생성한다.

이들 다중화기의 출력은 결정 데이터 di(k)와 dq(k)의 값에 따라 결정된다. 첫 번째 다중화기(218)의 경우 di(k)가 '1'이면 Xion(k) 값을 선택하고, '0' 이면 -Xion(k)를 선택하고, 두 번째 다중화기(219)의 경우 di(k)가 '1'이면 Xqon(k) 값을 선택하고 '0' 이면 -Xqon(k)를 선택하며, 세 번째 다중화기(220)의 경우 dq(k)가 '1'이면 Xqon(k) 값을 선택하고 '0'이면 -Xqon(k)를 선택하고, 네 번째 다중화기(221)의 경우 dq(k)가 '1'이면 -Xion(k) 값을 선택하고 '0'이면 Xion(k)를 선택한다.

병렬 처리를 위해서 k+1시각에 대한 복소수 영역에서의 처리도 동일하게 이루어지는데 즉, k+1시각의 복소 영역의 입력 데이터 I_phase 및 Q_phase, Xion(k+1) 및 Xqon(k+1)는 심볼 지연기(213, 214)를 통한 후 다중화기(223, 224, 225, 226)로 입력된다.

또한 계산의 간략화를 위해서 입력을 음의 값으로 나타내는 블록(215, 216)을 통해서 입력 데이터를 음의 값으로 나타내는 부분을 생성한다. 이들 다중화기의 출력은 결정 데이터 di(k+1)와 dq(k+1)의 값에 따라 결정된다.

첫 번째 다중화기(223)의 경우 di(k+1)가 '1'이면 Xion(k+1)값을 선택하고 '0'이면 -Xion(k+1)를 선택한다. 또한, 두 번째 다중화기(224)의 경우 di(k+1)가 '1'이면 Xqon(k+1) 값을 선택하고 '0'이면 -Xqon(k+1)를 선택한다.

역시, 세 번째 다중화기(225)의 경우 dq(k+1)가 '1'이면 Xqon(k+1)값을 선택하고 '0'이면 -Xqon(k+1)를 선택하며, 네 번째 다중화기(226)의 경우 dq(k+1)가 '1' 이면 -Xion(k+1) 값을 선택하고 '0' 이면 Xion(k+1)를 선택한다.

이들 다중화기 출력은 I_phase 및 Q_phase 로 나누어져 계산된다.

따라서 첫 번째 덧셈기(222)에서는 I_phase에 관련된 다중화기(218, 219, 223, 226)의 출력을 더하고, 두 번째 덧셈기(227)에서는 Q_phase에 관련된 다중화기(220, 221, 224, 225) 출력을 더한다.

이들 출력은 I_phase 및 Q_phase 의 저역 통과 필터(AR filter)(228,245)로 입력되고 이곳에서 주파수 오프셋의 평균값을 추출한다.

따라서, 이들 출력은 첨부한 도 1의 복소수 곱셈기(108)기능을 수행하기 위해서 복소수 곱셈기에서 입력 데이터(201, 202, 203, 204)와 곱해진다.

첨부한 도 2에서 나타낸 복소수 곱셈기는 계산 처리 속도를 높이기 위하여 부스(Booth) 곱셈기(229, 230)를 사용하는데, 상기 곱셈기(229, 230)들의 출력은 첫 번째 복소수 곱셈기를 통해서 출력 Yion(k)(239)와 Yqon(k)(240)를 내보내며 이 값은 K시각에서의 출력을 나타낸다.

또한, 두 번째 복소수 곱셈기를 통해서는 출력 Yion(k+1)(241)와 Yqon(k+1)(242)를 내보내며 이 값은 K+1 시각에서의 출력을 나타낸다.

상술한 바와 같이 주파수 추적 루프(Frequency Tracking Loop: FTL)로 주파수 오프셋(Offset)을 보상하는 첨부한 도 1의 참조번호 101로 표시되는 부분을 병렬로 처리하는 도 2의 동작을 살펴보았는데, 첨부한 도 3에서는 도 1에서 제공하는 위상 추적 루프(Phase Tracking Loop: PTL)로 위상 오프셋(Offset)을 보상하는 첨부한 도 1의 참조번호 102로 표시되는 부분을 병렬로 처리하는 과정을 살펴보기로 한다.

첨부한 도 3에서도 첨부한 도 2에서와 같이 데이터를 병렬 처리를 고려하여 k 시각 및 k+1 시각의 심볼을 동시에 처리하는 방안을 나타내고 있다.

먼저, 도 1에서 나타낸 복소수 곱셈 기능(111)을 수행하기 위하여 k 시각의 복소 영역의 입력 데이터 I_phase 및 Q_phase, Yion(k) 및 Yqon(k)는 심볼 지연기(309, 310)를 통한 후 다중화기(318, 319, 320, 321)로 입력된다. 이때도 첨부한 도 2에서와 같이 계산의 간략화를 위해서 입력을 음의 값으로 나타내는 블록(311, 312)을 통해서 입력 데이터를 음의 값으로 나타내는 부분을 생성한다.

이들 다중화기의 출력은 결정 데이터 di(k)와 dq(k)의 값에 따라 결정되는데, 첫 번째 다중화기(318)의 경우 di(k)가 '1'이면 Yion(k) 값을 선택하고 '0'이면 -Yion(k)를 선택한다. 두 번째 다중화기(319)의 경우 di(k)가 '1'이면 Yqon(k) 값을 선택하고 '0'이면 -Yqon(k)를 선택한다. 세 번째 다중화기(320)의 경우 dq(k)가 '1'이면 Yqon(k)값을 선택하고 '0'이면 -Yqon(k)를 선택한다. 네 번째다중화기(321)의 경우 dq(k)가 '1'이면 -Yion(k) 값을 선택하고 '0'이면 Yion(k)를 선택한다.

또한, 첨부한 도 3에서도 첨부한 도 2에서와 마찬가지로, 병렬 처리를 위해서 k+1 시각에 대한 복소수 영역에서의 처리도 동일하게 이루어지는데, k+1시각의 복소영역의 입력 데이터 I_phase 및 Q_phase, Yion(k+1) 및 Yqon(k+1)는 심볼 지연기(313, 314)를 통한 후 다중화기(323, 324, 325, 326)로 입력된다. 또한 계산의 간략화를 위해서 입력을 음의 값으로 나타내는 블록(315, 316)을 통해서 입력 데이터를 음의 값으로 나타내는 부분을 생성한다.

이들 다중화기의 출력은 결정 데이터 di(k+1)와 dq(k+1)의 값에 따라 결정된다. 첫 번째 다중화기(323)의 경우 di(k+1)가 '1'이면 Yion(k+1)값을 선택하고 '0' 이면 -Yion(k+1)를 선택한다. 두 번째 다중화기(324)의 경우 di(k+1)가 '1'이면 Yqon(k+1) 값을 선택하고 '0'이면 -Yqon(k+1)를 선택한다. 세 번째 다중화기(325)의 경우 dq(k+1)가 '1'이면 Xqon(k+1)값을 선택하고 '0'이면 -Yqon(k+1)를 선택한다. 네 번째 다중화기(326)의 경우 dq(k+1)가 '1'이면 -Yion(k+1)값을 선택하고 '0' 이면 Yion(k+1)를 선택한다.

이들 다중화기 출력은 I_phase 및 Q_phase 로 나누어져 계산된다. 따라서 첫 번째 덧셈기(322)에서는 I_phase에 관련된 다중화기(318, 319, 323, 326) 출력을 더하고 두 번째 덧셈기(327)에서는 Q_phase에 관련된 다중화기(320, 321, 324, 325) 출력을 더한다.

이들 출력은 I_phase 및 Q_phase 의 저역 통과 필터(AR filter)(328,329)로입력되고 이곳에서 위상 오프셋의 평균값을 추출한다. 이들 출력은 도 1의 복소수 곱셈기(114) 기능을 수행하기 위해서 복소수 곱셈기에서 입력 데이터(301, 302, 303, 304)와 곱해진다.

따라서, 첨부한 도 3에서 나타낸 복소수 곱셈기는 계산 처리 속도를 높이기 위하여 부스(Booth) 곱셈기(329, 330)를 사용한다. 이들 출력은 첫 번째 복소수 곱셈기를 통해서 출력 Zion(k)(339)와 Zqon(k)(40)를 내보내며 이 값은 K 시각에서의 출력을 나타낸다.

두 번째 복소수 곱셈기를 통해서는 출력 Zion(k+1)(341)와 Zqon(k+1)(342)를 내보내며 이 값은 K+1 시각에서의 출력을 나타낸다.

이상의 설명에서 본 발명은 특정의 실시예와 관련하여 도시 및 설명하였지만, 특허청구범위에 의해 나타난 발명의 사상 및 영역으로부터 벗어나지 않는 한도 내에서 다양한 개조 및 변화가 가능하다는 것을 당업계에서 통상의 지식을 가진 자라면 누구나 쉽게 알 수 있을 것이다.

이상 설명한 바와 같이 본 발명에 따르면, 반송파 주파수 및 위상 복원 시 기존의 반송파 복원 방법에서 일반적으로 사용되는 순차적인 신호처리 방법에 대해 계산 처리 속도를 높이기 위하여 병렬 처리를 통해서 해결하는 효과가 있다.

Claims

고속 위성통신에 적합한 결정-지향 반송파 복원 장치에 있어서,

반송파 신호를 병렬로 입력하여 병렬 주파수 추적 루프(FTL) 에서 주파수 오프셋을 보상하는 병렬 주파수 오프셋 보상 수단과;

상기 오프셋 보상 수단에서 보상된 신호를 병렬 위상 추적 루프(PTL)에서 위상 오프셋을 보상하는 병렬 위상 오프셋 보상 수단을 포함하는 것을 특징으로 결정-지향 반송파 복원 장치의 병렬 처리 장치.
제 1항에 있어서,

상기 주파수 오프셋 보상 수단은 입력 반송파 신호를 2p심볼만큼 지연시키는 제 1지연부와;

상기 오프셋 보상 수단으로부터 복원된 신호를 결정한 후 복소수 켤레한 신호와 곱하는 제 1승산기와;

상기 제 1승산기의 승산 결과 신호가 입력되어 반송파 주파수 오프셋을 검출하는 제 1저역 통과 필터와;

상기 제 1저역 통과 필터에서 필터된 신호를 복소수 켤레하는 제 1켤레부; 및

검출된 반송파 주파수 오프셋과 입력 반송파 신호를 곱하는 제 2승산기가 병렬로 구성되는 것을 특징으로 하는 결정-지향 반송파 복원 장치의 병렬 처리 장치.
제 1항에 있어서,

상기 위상 오프셋 보상 수단은 상기 주파수 오프셋이 보상된 신호를 p심볼만큼 두 번 지연시키는 제2, 제3 지연부와;

현재 입력되는 위상 오프셋을 보상하기 위하여 종전에 주파수 오프셋이 보상된 신호와 복원된 신호를 결정한 후 복소수 켤레한 신호와 곱하는 제 3승산기와;

상기 제 3승산기의 승산 결과 신호가 입력되어 반송파 위상 오프셋을 검출하는 제 2저역 통과 필터와;

상기 제 2저역 통과 필터를 경유하여 필터된 신호를 복소수 켤레하는 제 2켤레부와;

주파수 오프셋이 보상된 신호를 p심볼만큼 지연시킨 신호와 반송파 위상 오프셋 신호를 곱하는 제 4승산기와;

복원된 신호를 p심볼만큼 지연시키는 제 4지연부와;

상기 제 4지연부를 통해 지연된 신호를 결정하기 위한 신호 결정부; 및

이 신호를 복소수 켤레하는 제 3켤레부가 병렬로 구성되는 것을 특징으로 하는 결정-지향 반송파 복원 장치의 병렬 처리 장치.
반송파 신호를 병렬로 입력하여 병렬 주파수 추적 루프(FTL) 에서 주파수 오프셋을 보상하는 병렬 주파수 오프셋 보상 수단과, 상기 오프셋 보상 수단에서 보상된 신호를 병렬 위상 추적 루프(PTL)에서 위상 오프셋을 보상하는 병렬 위상 오프셋 보상 수단을 구비하되 고속 위성통신에 적합한 결정-지향 반송파 복원 장치의 병렬 처리를 위한 장치에 있어서:

상기 주파수 오프셋 보상 수단은 데이터를 병렬 처리를 고려하여 k 시각 및 k+1 시각의 심볼을 동시에 분리처리하는 분리수단;

상기 분리수단에서 복소수 곱셈 기능을 수행하기 위하여 k 시각의 복소영역의 입력 데이터 I_phase 및 Q_phase, Xion(k) 및 Xqon(k)를 기설정된 임의의 시간동안 지연시키는 제 1지연수단과;

상기 제 1지연수단을 통해 출력되는 신호중 일부를 음의 값으로 변환시키는 제 1변환수단과;

상기 제 1지연수단과 제 1변환수단을 통해 출력되는 신호를 입력받고 동작을 제어하는 신호 di(k)와 dq(k)의 값에 따라 입력받은 신호중 일측의 신호를 선택적으로 출력하는 제 1다중화수단과;

상기 분리수단에서 복소수 곱셈 기능을 수행하기 위하여 k+1 시각의 복소영역의 입력 데이터 I_phase 및 Q_phase, Xion(k+1) 및 Xqon(k+1)를 기설정된 임의의 시간동안 지연시키는 제 2지연수단과;

상기 제 2지연수단을 통해 출력되는 신호중 일부를 음의 값으로 변환시키는제 2변환수단과;

상기 제 2지연수단과 제 1변환수단을 통해 출력되는 신호를 입력받고 동작을 제어하는 신호 di(k+1)와 dq(k+1)의 값에 따라 입력받은 신호중 일측의 신호를 선택적으로 출력하는 제 2다중화수단과;

상기 제 1다중화수단과 제 2다중화수단의 출력신호중 di에 의해 제어되어 출력되는 신호를 입력받아 가산하는 제 1가산수단과;

상기 제 1다중화수단과 제 2다중화수단의 출력신호중 dq에 의해 제어되어 출력되는 신호를 입력받아 가산하는 제 2가산수단과;

상기 제 1가산수단에서 출력되는 신호에서 주파수 오프셋을 검출하는 제 1필터링 수단과;

상기 제 2가산수단에서 출력되는 신호에서 주파수 오프셋을 검출하는 제 2필터링 수단과;

상기 제 1필터링 수단과 제 2필터링 수단에서 출력되는 신호를 입력받고 동시에 상기 분리수단에서 복소수 곱셈 기능을 수행하기 위하여 k 시각의 복소영역의 입력 데이터 Xion(k) 및 Xqon(k)를 입력받아 주파수 오프셋을 보상한 신호를 출력하는 제 1승산기; 및

상기 제 1필터링 수단과 제 2필터링 수단에서 출력되는 신호를 입력받고 동시에 상기 분리수단에서 복소수 곱셈 기능을 수행하기 위하여 k+1 시각의 복소영역의 입력 데이터 Xion(k+1) 및 Xqon(k+1)를 입력받아 주파수 오프셋을 보상한 신호를 출력하는 제 2승산기를 포함하는 것을 특징으로 하는 결정-지향 반송파 복원장치의 병렬 처리 장치.
제 4항에 있어서,

상기 제 1다중화수단은 di(k)가 '1'이면 Xion(k) 값을 선택하고 '0' 이면 -Xion(k)를 선택하는 첫 번째 다중화기(218)와;

di(k)가 '1'이면 Xqon(k) 값을 선택하고 '0' 이면 -Xqon(k)를 선택하는 두 번째 다중화기(219)와;

dq(k)가 '1'이면 Xqon(k) 값을 선택하고 '0'이면 -Xqon(k)를 선택하는 세 번째 다중화기(220); 및

dq(k)가 '1'이면 -Xion(k) 값을 선택하고 '0'이면 Xion(k)를 선택하는 네 번째 다중화기(221)로 이루어지는 것을 특징으로 하는 결정-지향 반송파 복원 장치의 병렬 처리 장치.
제 4항에 있어서,

상기 제 2다중화수단은 di(k+1)가 '1'이면 Xion(k+1)값을 선택하고 '0'이면 -Xion(k+1)를 선택하는 첫 번째 다중화기(223)와;

di(k+1)가 '1'이면 Xqon(k+1) 값을 선택하고 '0'이면 -Xqon(k+1)를 선택하는 두 번째 다중화기(224)와;

dq(k+1)가 '1'이면 Xqon(k+1)값을 선택하고 '0'이면 -Xqon(k+1)를 선택하는 세 번째 다중화기(225); 및

dq(k+1)가 '1' 이면 -Xion(k+1) 값을 선택하고 '0' 이면 Xion(k+1)를 선택하는 네 번째 다중화기(226)로 이루어지는 것을 특징으로 하는 결정-지향 반송파 복원 장치의 병렬 처리 장치.
제 4항에 있어서,

상기 제 1, 2승산기는 계산 처리 속도를 높이기 위하여 부스(Booth) 곱셈기를 사용하며;

상기 제 1승산기를 통해서 출력 Yion(k)와 Yqon(k)를 내보내며, 이 값이 K시각에서의 출력을 나타내고;

상기 제 2승산기를 통해서 출력 Yion(k+1)와 Yqon(k+1)를 내보내며, 이 값이 K+1 시각에서의 출력을 나타내는 것을 특징으로 하는 결정-지향 반송파 복원 장치의 병렬 처리 장치.
반송파 신호를 병렬로 입력하여 병렬 주파수 추적 루프(FTL) 에서 주파수 오프셋을 보상하는 병렬 주파수 오프셋 보상 수단과, 상기 오프셋 보상 수단에서 보상된 신호를 병렬 위상 추적 루프(PTL)에서 위상 오프셋을 보상하는 병렬 위상 오프셋 보상 수단을 구비하되 고속 위성통신에 적합한 결정-지향 반송파 복원 장치의 병렬 처리를 위한 장치에 있어서:

상기 위상 오프셋 보상 수단은 상기 주파수 오프셋 보상 수단에서 출력되는 데이터를 병렬 처리를 고려하여 k 시각 및 k+1 시각의 심볼을 동시에 분리처리하는 분리수단;

상기 분리수단에서 복소수 곱셈 기능을 수행하기 위하여 k 시각의 복소영역의 입력 데이터 I_phase 및 Q_phase, Yion(k) 및 Yqon(k)를 기설정된 임의의 시간동안 지연시키는 제 1지연수단과;

상기 제 1지연수단을 통해 출력되는 신호중 일부를 음의 값으로 변환시키는 제 1변환수단과;

상기 제 1지연수단과 제 1변환수단을 통해 출력되는 신호를 입력받고 동작을 제어하는 신호 di(k)와 dq(k)의 값에 따라 입력받은 신호중 일측의 신호를 선택적으로 출력하는 제 1다중화 수단과;

상기 분리수단에서 복소수 곱셈 기능을 수행하기 위하여 k+1 시각의 복소영역의 입력 데이터 I_phase 및 Q_phase, Yion(k+1) 및 Yqon(k+1)를 기설정된 임의의 시간동안 지연시키는 제 2지연수단과;

상기 제 2지연수단을 통해 출력되는 신호 중 일부를 음의 값으로 변환시키는 제 2변환수단과;

상기 제 2지연수단과 제 1변환수단을 통해 출력되는 신호를 입력받고 동작을 제어하는 신호 di(k+1)와 dq(k+1)의 값에 따라 입력받은 신호 중 일측의 신호를 선택적으로 출력하는 제 2다중화 수단과;

상기 제 1다중화 수단과 제 2다중화 수단의 출력 신호 중 di에 의해 제어되어 출력되는 신호를 입력받아 가산하는 제 1가산수단과;

상기 제 1다중화 수단과 제 2다중화 수단의 출력 신호 중 dq에 의해 제어되어 출력되는 신호를 입력받아 가산하는 제 2가산수단과;

상기 제 1가산수단에서 출력되는 신호에서 위상 오프셋을 검출하는 제 1필터링 수단과;

상기 제 2가산수단에서 출력되는 신호에서 위상 오프셋을 검출하는 제 2필터링 수단과;

상기 제 1필터링 수단과 제 2필터링 수단에서 출력되는 신호를 입력받고 동시에 상기 분리수단에서 복소수 곱셈 기능을 수행하기 위하여 k 시각의 복소영역의 입력 데이터 Yion(k) 및 Yqon(k)를 입력받아 위상 오프셋을 보상한 신호를 출력하는 제 1승산기; 및

상기 제 1필터링 수단과 제 2필터링 수단에서 출력되는 신호를 입력받고 동시에 상기 분리수단에서 복소수 곱셈 기능을 수행하기 위하여 k+1 시각의 복소영역의 입력 데이터 Yion(k+1) 및 Yqon(k+1)를 입력받아 위상 오프셋을 보상한 신호를 출력하는 제 2승산기를 포함하는 것을 특징으로 하는 결정-지향 반송파 복원 장치의 병렬 처리 장치.
제 8항에 있어서,

상기 제 1다중화수단은 di(k)가 '1'이면 Yion(k) 값을 선택하고 '0' 이면 -Yion(k)를 선택하는 첫 번째 다중화기(318)와;

di(k)가 '1'이면 Yqon(k) 값을 선택하고 '0' 이면 -Yqon(k)를 선택하는 두 번째 다중화기(319)와;

dq(k)가 '1'이면 Yqon(k) 값을 선택하고 '0'이면 -Yqon(k)를 선택하는 세 번째 다중화기(320); 및

dq(k)가 '1'이면 -Yion(k) 값을 선택하고 '0'이면 Yion(k)를 선택하는 네 번째 다중화기(321)로 이루어지는 것을 특징으로 하는 결정-지향 반송파 복원 장치의 병렬 처리 장치.
제 8항에 있어서,

상기 제 2다중화수단은 di(k+1)가 '1'이면 Yion(k+1)값을 선택하고 '0'이면 -Yion(k+1)를 선택하는 첫 번째 다중화기(323)와;

di(k+1)가 '1'이면 Yqon(k+1) 값을 선택하고 '0'이면 -Yqon(k+1)를 선택하는 두 번째 다중화기(324)와;

dq(k+1)가 '1'이면 Yqon(k+1)값을 선택하고 '0'이면 -Yqon(k+1)를 선택하는 세 번째 다중화기(325); 및

dq(k+1)가 '1' 이면 -Yion(k+1) 값을 선택하고 '0' 이면 Yion(k+1)를 선택하는 네 번째 다중화기(326)로 이루어지는 것을 특징으로 하는 결정-지향 반송파 복원 장치의 병렬 처리 장치.
제 8항에 있어서,

상기 제 1, 2승산기는 계산 처리 속도를 높이기 위하여 부스(Booth) 곱셈기를 사용하며;

상기 제 1승산기를 통해서 출력 Zion(k)와 Zqon(k)를 내보내며, 이 값이 K시각에서의 출력을 나타내고;

상기 제 2승산기를 통해서 출력 Zion(k+1)와 Zqon(k+1)를 내보내며, 이 값이 K+1 시각에서의 출력을 나타내는 것을 특징으로 하는 결정-지향 반송파 복원 장치의 병렬 처리 장치.