KR100325980B1 - Method for testing inner path of time switch in Exchange - Google Patents

Method for testing inner path of time switch in Exchange Download PDF

Info

Publication number
KR100325980B1
KR100325980B1 KR1019990017657A KR19990017657A KR100325980B1 KR 100325980 B1 KR100325980 B1 KR 100325980B1 KR 1019990017657 A KR1019990017657 A KR 1019990017657A KR 19990017657 A KR19990017657 A KR 19990017657A KR 100325980 B1 KR100325980 B1 KR 100325980B1
Authority
KR
South Korea
Prior art keywords
time switch
test
memory management
control memory
management device
Prior art date
Application number
KR1019990017657A
Other languages
Korean (ko)
Other versions
KR20000074011A (en
Inventor
김승민
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1019990017657A priority Critical patent/KR100325980B1/en
Publication of KR20000074011A publication Critical patent/KR20000074011A/en
Application granted granted Critical
Publication of KR100325980B1 publication Critical patent/KR100325980B1/en

Links

Classifications

    • A—HUMAN NECESSITIES
    • A23—FOODS OR FOODSTUFFS; TREATMENT THEREOF, NOT COVERED BY OTHER CLASSES
    • A23P—SHAPING OR WORKING OF FOODSTUFFS, NOT FULLY COVERED BY A SINGLE OTHER SUBCLASS
    • A23P30/00—Shaping or working of foodstuffs characterised by the process or apparatus
    • A23P30/20—Extruding
    • A—HUMAN NECESSITIES
    • A23—FOODS OR FOODSTUFFS; TREATMENT THEREOF, NOT COVERED BY OTHER CLASSES
    • A23P—SHAPING OR WORKING OF FOODSTUFFS, NOT FULLY COVERED BY A SINGLE OTHER SUBCLASS
    • A23P10/00—Shaping or working of foodstuffs characterised by the products
    • A—HUMAN NECESSITIES
    • A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47J—KITCHEN EQUIPMENT; COFFEE MILLS; SPICE MILLS; APPARATUS FOR MAKING BEVERAGES
    • A47J43/00—Implements for preparing or holding food, not provided for in other groups of this subclass
    • A47J43/20—Shapes for preparing foodstuffs, e.g. meat-patty moulding devices, pudding moulds
    • A—HUMAN NECESSITIES
    • A23—FOODS OR FOODSTUFFS; TREATMENT THEREOF, NOT COVERED BY OTHER CLASSES
    • A23V—INDEXING SCHEME RELATING TO FOODS, FOODSTUFFS OR NON-ALCOHOLIC BEVERAGES AND LACTIC OR PROPIONIC ACID BACTERIA USED IN FOODSTUFFS OR FOOD PREPARATION
    • A23V2300/00—Processes
    • A23V2300/16—Extrusion
    • A—HUMAN NECESSITIES
    • A23—FOODS OR FOODSTUFFS; TREATMENT THEREOF, NOT COVERED BY OTHER CLASSES
    • A23V—INDEXING SCHEME RELATING TO FOODS, FOODSTUFFS OR NON-ALCOHOLIC BEVERAGES AND LACTIC OR PROPIONIC ACID BACTERIA USED IN FOODSTUFFS OR FOOD PREPARATION
    • A23V2300/00—Processes
    • A23V2300/31—Mechanical treatment

Abstract

본 발명은 타임스위치의 내부 경로 시험을 통해서 타임스위치의 장애가 어느 보드 및 구간에서 발생하였는지를 정확하게 파악할 수 있도록 한 교환기 타임스위치의 내부경로 시험방법에 관한 것으로, 이러한 본 발명은, 타임스위치 정합장치와 제어메모리 관리장치를 타임스위치 프로세서에서 경로시험시 상기 타임스위치 프로세서에서 타임스위치 정합장치의 내부 루프백 경로를 시험하는 방법과; 상기 제어메모리 관리장치의 내부 루프백을 시험하는 방법과; 상기 타임스위치 정합장치에서 제어메모리 관리장치로 경로를 연결한 후, 상기 타임스위치 정합장치에서 임의의 데이터를 쓰기 하여 제어메모리 관리장치에서 읽기후 결과를 비교하는 시험방법과; 상기 제어메모리 관리장치에서 타임스위치 정합장치로 경로를 연결한 후, 제어메모리 관리장치에서 임의의 데이터를 쓰기하여 타임스위치 정합장치에서 읽기 후 결과를 비교하는 시험방법으로, 타임 스위치의 내부 경로를 시험함으로써, 타임스위치의 장애 부분을 정확히 파악할 수 있다.The present invention relates to a test method for the internal path of the switch time switch to accurately determine which board and section the time switch failure occurred through the internal path test of the time switch, the present invention, the time switch matching device and control Testing an internal loopback path of a time switch matching device at the time switch processor when the memory management device is tested at the time switch processor; Testing an inner loopback of the control memory management device; A test method for connecting a path from the time switch matching device to a control memory management device, and then writing arbitrary data in the time switch matching device and reading a result from the control memory management device and comparing the result; After connecting the path from the control memory management device to the time switch matching device, and writing arbitrary data in the control memory management device and reading the result from the time switch matching device and comparing the result, the internal path of the time switch is tested. By doing this, it is possible to accurately grasp the faulty part of the time switch.

Description

교환기 타임스위치의 내부경로 시험방법{Method for testing inner path of time switch in Exchange}Method for testing inner path of time switch in Exchange}

본 발명은 교환기 타임스위치의 내부경로 시험방법에 관한 것으로, 보다 상세하게는 타임스위치의 내부 경로 시험을 통해서 타임스위치의 장애가 어느 보드 및 구간에서 발생하였는지를 정확하게 파악할 수 있도록 한 교환기 타임스위치의 내부경로 시험방법에 관한 것이다.The present invention relates to a test method of the internal path of the exchanger time switch, and more particularly, the internal path test of the switch time switch to accurately determine which board and section the time switch failure occurred through the internal path test of the time switch. It is about a method.

일반적으로 교환기내 타임스위치는 타임슬롯 상호 교환 기능, 집선 기능을 수행하고, 신호장치, 녹음안내장치 및 회의통화장치, 가입자 및 중계선정합장치 간에 연결기능을 수행한다.In general, the time switch in the exchange performs the timeslot interchange function, the aggregation function, and the connection function between the signaling device, the recording guide device and the conference call device, the subscriber and the relay line matching device.

이와 같은 타임스위치는 도 1 에 도시한 바와 같이, 타임스위치 정합장치(100)와, 제어메모리 관리장치(200) 및 타임스위치 프로세서(300)로 구성되고, 상기 타임스위치 정합장치(100)는 가입자 및 중계선 정합장치, 회의통화장치의 연결기능을 수행하고, 상기 제어메모리 관리장치(200)는 타임스위치의 장애수집, 이중화제어, 타임스위치 프로세서(300)와의 정합기능을 수행하며, 상기 타임스위치 프로세서(300)는 TD-bus를 통해 타임스위치 장치들을 제어한다.As shown in FIG. 1, the time switch includes a time switch matching device 100, a control memory management device 200, and a time switch processor 300, and the time switch matching device 100 is a subscriber. And a relay line matching device and a conference call device, and the control memory management device 200 performs a function of fault collection of a time switch, redundancy control, and a matching function with the time switch processor 300, and the time switch processor. 300 controls the time switch devices via the TD-bus.

그리고 상기 타임스위치의 내부 경로 시험방법은, 송신기(TX)/수신기(RX)를 각각 갖는 타임스위치 정합장치(100)에서 제어 메모리 관리장치 간에 루프백 경로(1)로 연결한 후, 상기 타임스위치 프로세서(300)에서 임의로 데이터를 타임스위치 정합장치(100)에서 쓰기(2)한후 상기 루프백 된 데이터를 읽기(3)로하여 일치하는지 확인하는 것으로 내부 경로 시험을 하도록 되어 있다.In the method for testing an internal path of the time switch, the time switch matching device 100 having a transmitter TX / receiver RX is connected to a loopback path 1 between control memory management devices and then the time switch processor. At 300, the internal path test is performed by randomly writing data (2) in the time switch matching device (100) and then checking the looped data to read (3) to match.

그러나 상기와 같은 종래의 타임스위치의 내부 경로 시험방법은, 타임스위치 프로세서(300)에서 읽어드린 데이터의 불일치가 발생되면 상기 타임스위치 정합장치(100)가 비정상적인지 혹은 제어메모리 관리장치(200)가 비정상적인지 확인할 수 없고, 또한 송신기(TX), 수신기(RX) 구간중 어느 구간이 불량인지 전혀 알 수 없다.However, according to the conventional method of the internal path test of the time switch, if the inconsistency of the data read by the time switch processor 300 occurs, the time switch matching device 100 is abnormal or the control memory management device 200 It is not possible to confirm whether it is abnormal, and also it is not known at all which section of the transmitter (TX) and the receiver (RX) section is bad.

결국 타임스위치가 비정상으로 동작할 경우에는 교환기의 정합장치에 영향을 주게 되어 호 서비스에 지장을 초래하게 되는 문제점을 가지게 되었다.As a result, when the time switch operates abnormally, it affects the matching device of the exchange, which causes a problem in the call service.

본 발명의 목적은 타임스위치의 내부 경로시험을 통해서 어느 보드 및 구간에서 장애가 발생하였는지를 정확하게 파악할 수 있도록 하고자 하는데 있다.An object of the present invention is to be able to pinpoint which board and section failure occurred through the internal path test of the time switch.

도 1 은 종래 교환기 타임스위치의 내부경로 시험 구성도1 is a configuration diagram of the internal path test of the conventional switch time switch

도 2 는 본 발명 타임스위치 정합장치 루프백 시험 구성도2 is a block diagram of the present invention time switch matching device loopback test

도 3 는 본 발명 제어메모리 관리장치 루프백 시험 구성도3 is a block diagram of the present invention control memory management loopback test configuration

도 4 는 본 발명 타임스위치 정합장치와 제어메모리 관리장치의 내부경로 시험 구성도4 is an internal path test configuration diagram of a time switch matching device and a control memory management device of the present invention;

도 5 는 본 발명 제어메모리 관리장치와 타임스위치 정합장치의 내부경로 시험 구성도5 is an internal path test configuration diagram of the control memory management device and the time switch matching device of the present invention;

도 6 은 본 발명 교환기 타임스위치의 내부경로 시험방법에 대한 플로우챠트Figure 6 is a flow chart for the internal path test method of the exchanger time switch of the present invention

<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>

100; 타임스위치 정합장치 200; 제어메모리 관리장치100; A time switch matching device 200; Control Memory Management Device

300; 타임스위치 프로세서300; Time switch processor

상기의 목적을 실현하기 위하여 본 발명은,타임스위치 정합장치와 제어메모리 관리장치를 타임스위치 프로세서에서 경로시험시 상기 타임스위치 프로세서에서 타임스위치 정합장치의 내부 루프백 경로를 시험하는 방법과; 상기 제어메모리 관리장치의 내부 루프백을 시험하는 방법과; 상기 타임스위치 정합장치에서 제어메모리 관리장치로 경로를 연결한 후, 상기 타임스위치 정합장치에서 임의의 데이터를 쓰기하여 제어메모리 관리장치에서 읽기후 결과를 비교하는 시험방법과; 상기 제어메모리 관리장치에서 타임스위치 정합장치로 경로를 연결한 후, 제어메모리 관리장치에서 임의의 데이터를 쓰기하여 타임스위치 정합장치에서 읽기 후 결과를 비교하는 시험방법을 포함하여 이루어짐을 특징으로 한다.In order to realize the above object, the present invention provides a method for testing an internal loopback path of a time switch matching device in a time switch processor when a time switch matching device and a control memory management device are path tested in a time switch processor; Testing an inner loopback of the control memory management device; A test method for connecting a path from the time switch matching device to a control memory management device, and then writing arbitrary data in the time switch matching device and reading the result from the control memory management device and comparing the result; And connecting a path from the control memory management device to the time switch matching device, and then writing a random data from the control memory management device to read the data from the time switch matching device and then comparing the results.

본 발명에 의하면 타임스위치의 내부 경로 시험을 순차적으로 수행하여 결과를 출력함으로써 운용자가 타임스위치의 어느 구간 및 장치가 비정상적인지 쉽게 파악하게 되므로 장애시 신속하게 조치를 취할 수 있게 되는 것이다.According to the present invention, by performing the internal path test of the time switch sequentially and outputting the result, the operator can easily identify which section and the device of the time switch is abnormal, so that the user can take action quickly in case of failure.

이하 본 발명의 바람직한 실시예를 첨부한 도면에 의거 상세히 설명하면 다음과 같다.Hereinafter, described in detail with reference to the accompanying drawings, preferred embodiments of the present invention.

도 2는 본 발명 타임스위치의 정합장치 루프백 시험 구성도로서, 타임스위치 정합장치(100)내의 송신기(TX), 수신기(RX)를 연결한 후 타임스위치 프로세서(300)에서 데이터를 송신기(TX)에서 쓰기한 후 수신기(RX)에서 읽기하여 그 결과를 비교하도록 구성하여서 된 것이다.FIG. 2 is a schematic diagram illustrating a loopback test configuration of a time switch matching device according to an embodiment of the present invention. After connecting the transmitter TX and the receiver RX in the time switch matching device 100, the time switch processor 300 transmits data to the transmitter TX. It is configured to write at and read from receiver (RX) and compare the result.

도 3은 본 발명이 적용되는 제어메모리의 관리장치 루프백 시험 구성도로서, 제어메모리 관리장치(200)내의 송신기(TX), 수신기(RX)를 연결한 후, 타임스위치 프로세서(300)에서 송신기(TX)에 데이터를 쓰고, 수신기(RX)에서 읽어 그 결과를 비교하도록 구성된 것이다.3 is a configuration diagram of a control device loopback test of a control memory to which the present invention is applied, and after connecting the transmitter TX and the receiver RX in the control memory management device 200, the transmitter (at the time switch processor 300) Write data to TX, read from receiver RX, and compare the results.

도 4는 본 발명이 적용되는 타임스위치 정합장치와 제어메모리 관리장치의 내부경로 시험 구성도로서, 상기 타임스위치 정합장치(100)의 송신기(TX)와 제어메모리 관리장치(200)의 수신기(RX)의 경로를 연결한 후, 상기 타임스위치 프로세서(300)에서 타임스위치 정합장치(100)의 송신기(TX)에 임의의 데이터를 쓰고, 제어메모리 관리장치(200)의 수신기(RX)에서 이를 읽어 그 결과를 비교하도록 구성된 것이다.4 is an internal path test configuration diagram of a time switch matching device and a control memory management device to which the present invention is applied, and includes a transmitter RX of the time switch matching device 100 and a receiver RX of the control memory management device 200. After connecting the path of), the time switch processor 300 writes arbitrary data to the transmitter TX of the time switch matching device 100, and reads it from the receiver RX of the control memory management device 200. It is configured to compare the results.

도 5는 본 발명이 적용되는 제어메모리 관리장치와 타임스위치 정합장치의 내부경로 시험 구성도로서, 상기 제어메모리 관리장치(200)의 송신기(TX)와 타임스위치 정합장치(100)의 수신기(RX)의 경로를 연결한 후, 상기 타임스위치 프로세서(300)에서 제어메모리 관리장치(200)의 송신기(TX)에 임의의 데이터를 쓰고 타임 스위치 정합장치(100)의 수신기(RX)에서 이를 읽어 그 결과를 비교하도록 구성된 것이다.5 is an internal path test configuration diagram of a control memory management device and a time switch matching device to which the present invention is applied, and the receiver RX of the transmitter and time switch matching device 100 of the control memory management device 200 are shown. After the path is connected, the time switch processor 300 writes arbitrary data to the transmitter TX of the control memory management device 200 and reads it from the receiver RX of the time switch matching device 100. It is configured to compare the results.

상기와 같이 구성된 본 발명은 도 6 에 도시한 바와 같이, 운용자의 시험 명령어를 입력받으면, 해당 액세스 스위칭 프로세서내의 타임스위치의 내부 경로 시험이 실행중 인가를 판단하게 된다(단계601).In the present invention configured as described above, as shown in FIG. 6, when an operator's test command is input, it is determined whether the internal path test of the time switch in the corresponding access switching processor is being executed (step 601).

이 판단 결과 타임스위치의 내부 경로가 시험중이면 '시험중' 메시지를 출력하고 종료한다(단계602).As a result of this determination, if the internal path of the time switch is under test, the message 'under test' is output and ends (step 602).

그러나 타임스위치의 내부 경로가 시험 상태가 아니면, 제어메모리 관리장치(200)가 실장되어 있는가를 판단하게 되고(단계604), 그 결과 제어메모리 관리장치(200)가 실장되어 있지 않으면 제어메모리 관리장치(200)가 미실장 되었다는 '미실장 메시지'를 출력하고 종료한다(단계603).반면에 제어메모리 관리장치(200)가 실장되어 있으면 타임스위치 정합장치(100)의 실장되어 있는가를 판단하게 된다(단계605).However, if the internal path of the time switch is not in the test state, it is determined whether the control memory management apparatus 200 is mounted (step 604). As a result, if the control memory management apparatus 200 is not mounted, the control memory management apparatus ( If the control memory management device 200 is mounted on the other hand, it is determined whether the time switch matching device 100 is mounted (step 603). 605).

상기 판단 결과 타임스위치 정합장치(100)가 실장되어 있으면 순차적으로 내부 경로 시험을 수행하게 되는데, 먼저 각 시험 방법 별로 시험용 채널을 할당한다(단계606). 그리고 타임스위치 프로세서(300)로 시험 수행 요구를 하여(단계607), 도 2에 도시한 바와 같이 타임스위치 정합장치(100) 내의 송신기(TX), 수신기(RX)를 연결한 후 타임스위치 프로세서(300)로 데이터를 송신기(TX)에서 쓰기한 후 수신기(RX)에서 읽기하여 시험결과를 비교하여 타임스위치 프로세서(300)에서 시험 결과를 수신하고(단계608), 이어서 상기 기 구성된 시험이 모두 완료되었는가를 판단하게 된다(단계609).As a result of the determination, when the time switch matching device 100 is mounted, the internal path test is sequentially performed. First, a test channel is allocated to each test method (step 606). After performing a test request with the time switch processor 300 (step 607), as shown in FIG. 2, the transmitter (TX) and the receiver (RX) in the time switch matching device 100 are connected, and then the time switch processor ( 300, the data is written in the transmitter TX, read in the receiver RX, the test results are compared, and the test results are received by the time switch processor 300 (step 608). Then, all the configured tests are completed. It is determined whether or not (step 609).

이때 상기 기 구성된 시험이 모두 완료되지 않았으면, 도 3 에 도시한 바와 같이, 타임스위치 프로세서(300)에서 데이터를 송신기(TX)에서 쓰기한 후 수신기(RX)에서 읽기하여 타임스위치 프로세서(300)에서 그 결과를 비교하는 방법으로 시험을 수행한다.In this case, if all of the configured tests are not completed, as shown in FIG. 3, the time switch processor 300 writes data from the transmitter TX and reads from the receiver RX to time switch processor 300. The test is carried out by comparing the results with.

이어서 다시 도 4 에 도시한 바와 같이 상기 타임스위치 정합장치(100)의 송신기(TX)와 제어메모리 관리장치(200)의 수신기(RX)의 경로가 연결된 상태에서, 상기 타임스위치 프로세서(300)에서 타임스위치 정합장치(100)의 송신기(TX)에 임의의 데이터를 쓰기한 후 제어메모리 관리장치(200)의 수신기(RX)에서 읽기하여 그 결과를 비교하는 방법으로 시험을 수행한다.Subsequently, as shown in FIG. 4, in the state in which the paths of the transmitter TX of the time switch matching device 100 and the receiver RX of the control memory management device 200 are connected, in the time switch processor 300. The test is performed by writing arbitrary data to the transmitter TX of the time switch matching device 100, reading the data from the receiver RX of the control memory management device 200, and comparing the results.

그리고 도 5 에 도시한 바와 같이, 상기 제어메모리 관리장치(200)의 송신기(TX)와 타임스위치 정합장치(100)의 수신기(RX)의 경로가 연결된 상태에서, 상기 타임스위치 프로세서(300)에서 제어메모리 관리장치(200)의 송신기(TX)에 임의의 데이터를 쓰기한 후 타임스위치 정합장치(100)의 수신기(RX)에서 읽기하여 그 결과를 비교하는 방법으로 내부 경로를 시험하게 된다.As shown in FIG. 5, in the state where the paths of the transmitter TX of the control memory management device 200 and the receiver RX of the time switch matching device 100 are connected, The internal path is tested by writing arbitrary data to the transmitter TX of the control memory management device 200 and reading the data from the receiver RX of the time switch matching device 100 and comparing the results.

상기와 같이 4 가지 시험이 완료되면 그 결과를 운용자 터미널에 출력하고 시험을 종료한다(단계610).When the four tests are completed as described above, the results are output to the operator terminal and the test is terminated (step 610).

한편 상기 단계(605)에서 타임스위치 정합장치(100)가 실장되지 않고, 상기 제어메모리 관리장치(200)만 실장된 경우에는 제어메모리 관리장치(200)의 시험용 채널을 할당한 후(단계611), 타임스위치 프로세서(300)로 제어메모리 관리장치(200) 루프백 시험만을 요구하여(단계612), 도 3 에 도시한 바와 같이, 송신기(TX)와 수신기(RX)가 연결된 상태에서, 타임스위치 프로세서(300)에서 데이터를 송신기(TX)에 쓰기한 후, 수신기(RX)에서 읽고, 그 결과를 비교하여 액세스 스위칭 프로세서로 전송하고(단계613), 이를 출력한 후 시험을 종료한다(단계610).On the other hand, when the time switch matching device 100 is not mounted in step 605 and only the control memory management device 200 is mounted, the test channel of the control memory management device 200 is allocated (step 611). In addition, only the control memory management device 200 loopback test is requested to the time switch processor 300 (step 612). As shown in FIG. 3, the time switch processor is connected to the transmitter TX and the receiver RX. After the data is written to the transmitter TX at 300, the data is read by the receiver RX, the results are compared and transmitted to the access switching processor (step 613), and the test is terminated after the output (step 610). .

이상에서 설명한 바와 같이 본 발명은 타임스위치의 내부 경로 시험을 순차적으로 실행하여 그 결과를 출력함으로써 타임스위치의 어느 구간 및 장치가 비정상 상태인지를 운용자가 쉽게 파악하고 적절한 조치를 취할 수 있도록 도모해주는 효과를 제공하게 되는 것이다.As described above, the present invention executes the internal path test of the time switch sequentially and outputs the result so that the operator can easily identify which section and device of the time switch is abnormal and to take appropriate measures. Will be provided.

Claims (6)

운용자의 시험 명령어를 입력받으면, 액세스 스위칭 프로세서내의 타임스위치의 내부 경로 시험이 실행중 인가를 판단하는 단계와; 상기 단계에서 타임스위치의 내부 경로가 시험중이면 '시험중' 메시지를 출력하고 종료하는 단계와; 상기 단계에서 타임스위치의 내부 경로가 시험상태가 아니면, 제어메모리 관리장치가 실장되어 있는가를 판단하고 제어메모리 관리장치가 실장되어 있지 않으면 제어 메모리 관리장치가 미실장 되었다는 '미실장 메시지'를 출력하고 종료하는 단계와; 상기 단계에서 제어메모리 관리장치가 실장되어 있으면 타임스위치 정합장치가 실장되어 있는가를 판단하는 단계와; 상기 단계에서 타임스위치 정합장치가 실장되어 있으면 각 시험 방법 별로 시험용 채널을 할당하는 단계와; 타임스위치 프로세서로 시험 수행을 요구하는 단계와; 상기 타임스위치 프로세서에서 미리 설정된 각 시험 방법 별로 시험을 수행하고, 그 결과를 상기 액세스 스위칭 프로세서로 전송해주는 단계와; 상기 내부 경로 시험이 모두 완료되었는가를 판단하는 단계와; 상기 시험이 모두 완료되지 않았으면, 상기 시험이 완료될 때까지 시험을 수행하고 시험이 완료되면 그 결과를 운용자 터미널에 출력한 후 종료하는 단계를 포함하여 이루어짐을 특징으로 하는 교환기 타임스위치의 내부경로 시험방법.Determining whether an internal path test of a time switch in the access switching processor is being executed upon receiving an operator's test command; Outputting and terminating a 'testing' message if the internal path of the time switch is being tested in this step; In this step, if the internal path of the time switch is not in the test state, it is determined whether the control memory management device is mounted. If the control memory management device is not mounted, the controller outputs a 'unmounted message' indicating that the control memory management device is not mounted. Making a step; Determining whether the time switch matching device is mounted if the control memory management device is mounted in the step; Allocating a test channel for each test method if the time switch matching device is mounted in the step; Requesting a test run with a time switch processor; Performing a test for each test method preset by the time switch processor, and transmitting a result to the access switching processor; Determining whether all of the internal path tests have been completed; If the tests are not completed, the internal path of the switch time switch, characterized in that comprises the steps of performing the test until the test is completed, and outputting the result to the operator terminal when the test is complete and terminates Test Methods. 제 1 항에 있어서, 상기 타임스위치 정합장치가 실장되지 않고, 상기 제어메모리 관리장치만 실장된 경우에는, 제어메모리 관리장치의 시험용 채널을 할당한 후, 타임스위치 프로세서로 제어메모리 관리장치 루프백 시험만을 요구하고, 그 요구한 시험결과를 수신하고 이를 출력한 후 시험을 종료하는 단계를 더 포함하여 이루어짐을 특징으로 하는 교환기 타임스위치의 내부경로 시험방법.The control memory management device loopback test is performed by the time switch processor after allocating a test channel of the control memory management device when the time switch matching device is not mounted and only the control memory management device is mounted. Requesting, receiving the required test result, outputting the same, and ending the test. 제 1 항에 있어서, 상기 각 시험 방법중 하나의 시험 방법은, 상기 타임스위치 정합장치내의 송신기(TX)와 수신기(RX)를 연결한 후 타임스위치 프로세서를 통해 송신기(TX)에서 데이터를 쓰도록 하고 수신기(RX)에서 이를 읽도록 한 후, 기록 및 판독 신호를 비교하여 그 결과를 출력하도록 하는 것을 특징으로 하는 교환기 타임스위치의 내부경로 시험방법.The test method according to claim 1, wherein one test method of each test method comprises connecting a transmitter TX and a receiver RX in the time switch matching device and writing data at the transmitter TX through a time switch processor. And reading the data from the receiver (RX), and comparing the write and read signals to output the result. 제 1 항에 있어서, 상기 각 시험 방법중 다른 하나의 시험 방법은, 제어메모리 관리장치내의 송신기(TX)와 수신기(RX)를 연결한 후, 타임스위치 프로세서를 통해 송신기(TX)에서 데이터를 쓰도록 하고, 수신기(RX)에서 이를 읽도록 한 후, 기록 및 판독 신호를 비교하여 그 결과를 출력하도록 하는 것을 특징으로 하는 교환기 타임스위치의 내부경로 시험방법.The test method according to claim 1, wherein another test method of each of the test methods comprises: connecting the transmitter TX and the receiver RX in the control memory management apparatus and writing data at the transmitter TX through a time switch processor. And after reading it at the receiver (RX), comparing the write and read signals and outputting the result. 제 1 항에 있어서, 상기 각 시험 방법중 또 다른 하나의 시험 방법은, 상기 타임스위치 정합장치의 송신기(TX)와 제어메모리 관리장치의 수신기(RX)로 경로를 연결한 후, 상기 타임스위치 프로세서를 통해 타임스위치 정합장치의 송신기(TX)에 임의의 데이터를 쓰고 제어메모리 관리 장치의 수신기(RX)에서 읽도록 한 후, 기록 및 판독 신호를 비교하여 그 결과를 출력하도록 하는 것을 특징으로 하는 교환기 타임스위치의 내부경로 시험방법.According to claim 1, Another test method of each of the test method, After connecting the path to the transmitter (TX) of the time switch matching device and the receiver (RX) of the control memory management device, the time switch processor And writes arbitrary data to the transmitter TX of the time switch matching device and reads it from the receiver RX of the control memory management device, and compares the write and read signals to output the result. Test method of internal path of time switch. 제 1 항에 있어서, 상기 각 시험 방법중 또 다른 하나의 시험 방법은, 상기 제어메모리 관리장치의 송신기(TX)와 타임스위치 정합장치의 수신기(RX)로 경로를 연결한 후, 상기 타임스위치 프로세서를 통해 제어 메모리 관리장치의 송신기(TX)에 임의의 데이터를 쓰고 타임스위치 정합장치의 수신기(RX)에서 읽도록 한 후, 기록 및 판독 신호를 비교하여 그 결과를 출력하도록 하는 것을 특징으로 하는 교환기 타임스위치의 내부경로 시험방법.The method of claim 1, wherein another test method of each test method comprises: connecting a path to a transmitter TX of the control memory management device and a receiver RX of a time switch matching device, and then performing the time switch processor. And writes arbitrary data to the transmitter TX of the control memory management device and reads it from the receiver RX of the time switch matching device, and then compares the write and read signals and outputs the result. Test method of internal path of time switch.
KR1019990017657A 1999-05-17 1999-05-17 Method for testing inner path of time switch in Exchange KR100325980B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990017657A KR100325980B1 (en) 1999-05-17 1999-05-17 Method for testing inner path of time switch in Exchange

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990017657A KR100325980B1 (en) 1999-05-17 1999-05-17 Method for testing inner path of time switch in Exchange

Publications (2)

Publication Number Publication Date
KR20000074011A KR20000074011A (en) 2000-12-05
KR100325980B1 true KR100325980B1 (en) 2002-03-07

Family

ID=19585961

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990017657A KR100325980B1 (en) 1999-05-17 1999-05-17 Method for testing inner path of time switch in Exchange

Country Status (1)

Country Link
KR (1) KR100325980B1 (en)

Also Published As

Publication number Publication date
KR20000074011A (en) 2000-12-05

Similar Documents

Publication Publication Date Title
JP2648406B2 (en) Digital loop transmission system equipment
CA1228167A (en) Diagnostic method and system of channel control unit
US6023774A (en) Computer system having facility for detection of data abnormalities
KR100325980B1 (en) Method for testing inner path of time switch in Exchange
KR19990002727A (en) Space switch and link part test method in electronic exchange
KR100210800B1 (en) Method for testing mfr channel source in the switching system
JPH1164450A (en) Semiconductor-testing device
KR100580106B1 (en) Method for testing leased line remote using circuit access function of dcs
JPH10133903A (en) Data transfer controller and loop back test system
KR100208234B1 (en) Method for function examination in full electronic switching system
KR200348447Y1 (en) Time division switch call furnace test device
JP2872118B2 (en) Equipment test method
KR960015576B1 (en) Method for testing input/output interface part of switch interface system in full electronic switching system
KR100277476B1 (en) Trunk Line Board Self Diagnosis Apparatus and Method of Private Exchange
KR100329187B1 (en) Method for testing link loop-back and bearer channel connection in switching system
JP2616418B2 (en) Relay transmission line test method
KR100214139B1 (en) Method for testing of sending dial pulse
JPH1023048A (en) Communication control method
JPH07182254A (en) Bus fault testing system
KR100264860B1 (en) Circuit test method of bami subscriber
KR0181139B1 (en) Signal link tester
JPS6120448A (en) Testing method of data transmitting device
JPH06244826A (en) Transmission device
KR19990037621A (en) Trunk test apparatus at the exchange
JPH01184550A (en) Test circuit for intermediate controller

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070206

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee