KR100325909B1 - 전압램프신호제공회로및제공방법 - Google Patents

전압램프신호제공회로및제공방법 Download PDF

Info

Publication number
KR100325909B1
KR100325909B1 KR1019950001480A KR19950001480A KR100325909B1 KR 100325909 B1 KR100325909 B1 KR 100325909B1 KR 1019950001480 A KR1019950001480 A KR 1019950001480A KR 19950001480 A KR19950001480 A KR 19950001480A KR 100325909 B1 KR100325909 B1 KR 100325909B1
Authority
KR
South Korea
Prior art keywords
voltage
capacitor
output
ramp
pulse
Prior art date
Application number
KR1019950001480A
Other languages
English (en)
Other versions
KR950035044A (ko
Inventor
팍-콩딴
콩-반님
치-만린
Original Assignee
비센트 비.인그라시아, 알크 엠 아헨
모토로라 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 비센트 비.인그라시아, 알크 엠 아헨, 모토로라 인코포레이티드 filed Critical 비센트 비.인그라시아, 알크 엠 아헨
Publication of KR950035044A publication Critical patent/KR950035044A/ko
Application granted granted Critical
Publication of KR100325909B1 publication Critical patent/KR100325909B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K4/00—Generating pulses having essentially a finite slope or stepped portions
    • H03K4/06—Generating pulses having essentially a finite slope or stepped portions having triangular shape
    • H03K4/08—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape
    • H03K4/48—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices
    • H03K4/50—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor
    • H03K4/501—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor the starting point of the flyback period being determined by the amplitude of the voltage across the capacitor, e.g. by a comparator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K4/00—Generating pulses having essentially a finite slope or stepped portions
    • H03K4/06—Generating pulses having essentially a finite slope or stepped portions having triangular shape
    • H03K4/08—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape
    • H03K4/48—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices
    • H03K4/50—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor
    • H03K4/501—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor the starting point of the flyback period being determined by the amplitude of the voltage across the capacitor, e.g. by a comparator
    • H03K4/502—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor the starting point of the flyback period being determined by the amplitude of the voltage across the capacitor, e.g. by a comparator the capacitor being charged from a constant-current source

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Picture Signal Circuits (AREA)
  • Measurement Of Current Or Voltage (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

큰 주파수 범위에 대해 최소한으로 진폭이 변동하는 전압 램프 신호(VRAMP)를 발생하는 회로(10)가 제공되었다.
상기 회로는 램프 캐패시터(32) 양단의 전압을 기준 전압과 비교하는 비교기(40)를 포함한다. 상기 비교의 결과로 인해, 샘플링 캐패시터(16)는 전압 램프 신호가 기준 전압 이하인 시간 동안 방전되고 전압 램프 신호가 기준 전압 이상인 시간동안 충전된다. 샘플링 캐패시터 양단에 발생한 전압이 유지되고 램프 캐패시터를 충전하는 전류를 조정하는 상호컨덕턴스 증폭기(20)로 피이드백되어, 전압 램프 신호의 피크 진폭을 조정한다.

Description

전압 램프 신호 제공 회로 및 제공 방법{Circuit for providing a voltage ramp signal}
발명의 분야
본 발명은 램프 신호에 관한 것으로서, 특히 큰 동작 주파수 범위에 대해 일정한 수직 램프 신호를 제공하는 회로에 관한 것이다.
발명의 배경
다중-동기화 모니터(multi-sync monitor)용 시간축 처리기(time base processor)에서 처럼 다수의 응용에 수직 램프 신호를 발생시킬 필요가 있다. 그러나, 수직 램프 신호의 진폭 변동은 큰 동작 주파수 범위에 걸처 현저히 변할 수 있다.
예를 들어, 필립스(Philips)사에 의해 제조된 부품 번호 TDA4851 는 40 Hertz 에서 125 Hertz 의 동작 주파수에 대해 3% 의 진폭 변동을 가진 2.4 전압 램프 신호를 제공한다. 상기 진폭 변동은 다수의 응용에선 허용될 수 없을 것이다.
그러므로, 큰 동작 주파수 범위에 대해 최소한으로 진폭이 변동하는 수직 램프 신호를 발생시킬 필요가 있다.
도면의 상세한 설명
제 1 도를 참조하면, 전압 램프 신호(VRAMP)를 제공하는 회로(10)가 상세한 도식/블럭도로 도시되었다. 회로 (10)는 램프 신호 발생기(14)의 출력에 결합된 제 1 입력 및 제 1 기준 전압(VREF1)을 수신하도록 결합된 제 2 입력을 구비한 전류 출력 비교기 회로(12)를 포함한다. 상기 전류 출력 비교기 회로(12)의 출력은 샘플링 캐패시터(16)의 제 1 단자와 샘플 및 홀드 회로(sample and hold circuit; 18)에 결합된다. 상기 캐패시터(16)의 제 2 단자는 접지된다.
샘플 및 홀드 회로(18)의 출력은 상호컨덕턴스 증폭기 (transconductanceamplifier; 20)의 제 1 입력에 결합된다.
상호컨덕턴스 증폭기(20)의 제 2 입력은 제 2 기준 전압 (VREF2)을 수신하도록 결합된다. 상호컨덕턴스 증폭기 (20)의 출력은 클램핑 회로(22)와 램프 신호 발생기(14)의 출력에 결합된다. 램프 신호 발생기(14)와, 전류 출력 비교기(12) 및, 샘플 및 홀드 회로(18)는 수직 동기화 펄스 신호 VERT_SYNC_PULSE 에 결합된 각각의 입력을 모두 구비한다.
특히, 램프 신호 발생기(14)는 수직 동기화 펄스 신호를 수신하도록 결합된 베이스 및 접지된 에미터를 구비한 트랜지스터(30)를 포함한다. 트랜지스터(30)의 콜렉터는 램프 캐패시터(32)를 통해 접지된다. 또한, 트랜지스터(30)의 콜렉터는 전류원(34)을 통해 동작 전위(Vcc)가 인가되는 전원 전압 단자에 결합된다. 또한, 트랜지스더(30)의 콜렉터는 전압 램프 신호(VRAMP)를 제공하는 램프 신호 발생기(14)의 출력에 결합된다.
전류 출력 비교기(12)는 램프 신호 발생기(14)의 출력에 결합된 제 1 입력 및 전압(VREF1)을 수신하도록 결합된 제 2 입력을 구비한 비교기(40)를 포함한다. 비교기(40)는 수직 동기화 펄스 신호를 통해 동작 가능하게 되고 주파수 전환 신호(FREQSW)를 수신하도록 결합된다. 비교기(40)의 제 1 출력이 전환 가능한 전류원(42)에 결합되는 반면에, 비교기(40)의 제 2 출력은 전환 가능한 전류원(44)에 결합된다. 전환 가능한 전류원 (42)은 전원 전압 단자와 전류 출력 비교기(12)의 출력간에 결합되는 반면에, 전환 가능한 전류원(44)은 전류 출력 비교기 (42)의 출력과 접지 기준간에 결합된다.
샘플 및 홀드 회로(18)는 전류 출력 비교기(12)의 출력 및 샘플링 캐패시터(16)의 제 1 단자에 결합된 제 1 입력을 구비한 버퍼(50)를 포함한다. 버퍼(50)의 제 2 입력은 버퍼 (50)의 출력과 샘플 및 홀드 회로(18)의 출력에 결합된다. 버퍼회로(50)의 출력은 홀드 캐패시터(52)를 통해 접지된다.
동작시, 수직 동기화 펄스 신호가 회로(10)에 인가되면, 트랜지스터(30)가 동작되어 램프 캐패시터(32)를 방전하기 시작한다. 그러나, 클램핑 회로(22)로 인해, 전압 램프 신호 (VRAMP)인 트랜지스터(30)의 콜렉터에 나타난 신호는 예를 들어, 1.5 볼트인 선정된 전압 이하로 떨어지진 않을 것이다. 따라서, 램프 캐패시터(32) 양단의 전압은 수직 동기화 기간 동안 최소한 1.5 볼트로 유지될 것이고 이것이 신호 (VRAMP)에 대한 스타트 업 전압(start up voltage)이다.
또한 수직 동기화 펄스 기간 동안, 비교기(40)는 동작 불가능하게 되는 반면에 샘플 및 홀드 회로(18)는 동작 가능하게 된다. 결과로서, 샘플링 캐패시터(16)양단에 나타난 전압은 일정하게 유지되고 버퍼 회로(15)를 통해 결합되어 홀딩 캐패시터(52) 양단으로 전송된다. 홀드 캐패시터(52)는 상호컨덕턴스 증폭기(20)의 출력에서의 전류를 조정하는 효과를 가진 상호컨덕턴스 증폭기(20)의 제 1 입력에 전압을 인가하여 램프 캐패시터(32)용 충전 전류를 조정한다. 상기 방식으로, 홀드 캐패시터(52) 양단에 나타난 전압은 이하 본원에서 상세히 설명될 바와 같이 전압 램프신호(VRAMP)의 진폭을 제어 및 조절한다.
수직 동기화 펄스 기간 이후에, 즉, 수직 동기화 펄스 신호가 논리 저로부터 논리 고로 전이될시에, 트랜지스터(30)가 비-동작하게 되고 램프 캐패시터(32)는 전류원(34)으로부터 공급된 전류를 통해서 상호컨덕턴스 증폭기(20)의 출력에 의해 감소된 전류 이하로 DC 전류에 의해 충전될 것이다. 결과로서, 캐패시터(32) 양단에 전압 램프 신호가 발생된다. 상기 전압 램프 신호는 수직 동기화 기간의 끝에서만 시작되어 수직 지터링 (jittering)을 감소시킬 것이다.
상기 펄스 기간 동안, 비교기(40)가 동작 가능하게 되고 전압 램프 신호(VRAMP)가 기준 전압(VREF1)과 비교되어 샘플링 캐패시터(16)의 충전 및 방전을 제어한다. 램프 신호 (VRAMP)의 중심(중간 지점) 전압이 기준 전압(VREF1)과 동일하면, 전류원(44)이 동작 가능하게 되는 동일한 시간량 동안 전류원(42)이 동작 가능하게 되어 샘플링 캐패시터(16)에 대한 충전 및 방전 시간이 동일하다. 결과로서, 캐패시터(16) 양단의 전압이 앞서의 펄스 기간부터 불변된 상태로 유지된 것이다. 그러나, 램프 신호(VRAMP)의 중심 전압이 기준 전압(VREF1)이 동일하지 않은 경우, 전압 램프신호(VRAMP)의 진폭이 너무 작으면, 샘플링 캐패시터(16) 양단에 발생한 전압이 감소될 것이고 전압 램프 신호(VRAMP)의 진폭이 너무 크면, 캐패시터 (16) 양단에 발생한 전압이 증가될 것이다. 상기 방식으로, 샘플링 캐패시터(16) 양단의 전압은 전압 램프 신호(VRAMP)의 진폭을 나타내는 전압이다.
제 2 도를 참조하면, 제 1 도의 회로와 관련된 다양한 신호의 전형적인 파형을 설명하는 그래픽이 도시되었다. 신호 (VERT_SYNC_PULSE)의 펄스(60)로 재현된 바와 같은 제 1 수직 동기화 펄스 기간 동안, 트랜지스터(30)가 동작하게 되고 신호(VRAMP)가 예를 들어, 1.5 볼트의 클램핑 회로(22)에 의해 설정된 바와 같은 선정된 최소 전압까지 방전된다. 파형 (Ic16)으로 재현된 바와 같은 캐패시터(16)를 통한 전류는, 비교기(40)가 비-동작하게 되기 때문에, 실제로 제로와 동일하다. 또한, 파형(Vc16)으로 재현된 바와 같이, 캐패시터 (16) 양단의 전압은 실제로 일정하다. 또한, 샘플 및 홀드 회로(18)를 통해 유지되고 상호컨덕턴스 증폭기(20)의 제 1 입력으로 피이드백 되는 것이 캐패시터(16) 양단의 상기 전압이다.
일단 한번 펄스(60)가 사라지면, 트랜지스터(30)가 비-동작하게 되고 캐패시터(32) 양단의 전압은 선분(62)으로 재현된 바와 같이 증가하기 시작한다. 선분(62)이 기준 전압 (VREF1) 이하인 부분에 대해선, 전류원(4)이 캐패시터(16)를 방전하여, 캐패시터(16)를 통한 전류(Ic16)는 선분(64)으로 도시된 바와 같은 부의 값으로서 재현되고 캐패시터(16) 양단의 전압(Vc16)은 선분(70)으로 재현된 바와 같이 감소한다.
그러나, 일단 한번 선분(62)이 기준 전압(VREF1)을 초과하면, 전류원(42)이 캐패시터(16)를 충전하기 시작하여, 캐패시터(16)를 통한 전류는 선분(68)으로 재현된 바와 같은 정의 값을 갖고 캐패시터(16) 양단의 전압(Vc16)은 선분(72)으로 재현된 바와 같이 증가한다.
상기 실시예에서, 전압(VRAMP) 때문에, 상기 전압의 피크 진폭값이 상기 전압의 앞서의 피크 진폭값 보다 dV1으로 재현된 바와 같은 전압 만큼 증가된다는 것을 아는 것이 중요하다. 결과로서, 선분(68)의 길이로 재현된 바와 같은 캐패시터(16)를 충전하는데 소비된 시간이 선분(64)의 길이로 재현된 바와 같은 캐패시터(16)를 방전하는데 소비된 시간보다 더 길다. 그러므로, 캐패시터(16) 양단의 전압은 전압(dV2)으로 재현된 바와 같은 앞서의 값(펄스(60) 이전)으로부터 증가될 것이다.
펄스(74)로 재현된 바와 같은 제 2 수직 동기화 펄스 기간 동안, 캐패시터(16) 양단에 나타난 상기 새로운 전압은 샘플 및 홀드 회로(18)를 통하여 유지되고 상호컨덕턴스 증폭기(20)의 제 1 입력에 인가된다. 상기 전압이 앞서의 펄스 기간 이후의 증가된 전압을 나타내기 때문에, 상호컨덕턴스 증폭기(20)는 자신의 출력에서 증가된 전류를 감소시키는 기능을 하여 전이(76)로 재현된 바와 같이 캐패시터(32)를 충전시키는 유효 전류(Ic32)를 감소시킨다. 즉, 신호(VRAMP)의 진폭이 증가되기 때문에, 캐패시터(16) 양단의 전압도 또한 증가되고 상호컨덕턴스 증폭기(20)에 의해 감소된 전류도 증가된다.
따라서, 상호컨덕턴스 증폭기(20)에 의해 감소된 증가 전류가 캐패시터(32)를 충전하기 위한 유효 전류를 감소시켜, 신호 (VRAMP)의 피크 전압을 조정한다(이 경우엔 감소).
유사한 방식으로, 캐패시터(16) 양단의 전압이 이전의 값 이하이면, 캐패시터(32)를 통한 전류에 대한 조정이 행해져, 상호컨덕턴스 증폭기(20)에 의해 감소된 전류가 감소되어 보다 많은 전류가 캐패시터(32)를 충전시킨다.
제 3 도를 참조하면, 40Hertz 및 125Hertz 의 주파수에서 동작하는 제 1 도의 회로에 의해 발생된 바와 같은 전압 램프 신호(VRAMP)의 시뮬레이션 결과를 도시한 그래픽이 도시된다. 수평축(90)은 시간(초단위로)을 나타내는 반면에, 수직축(92)은 전압(볼트로)을 나타낸다. 또한, 파형(94)은 실제로 40Hertz 와 동일한 주파수에서 동작하는 제 1 도의 회로(10)용 신호(VRAMP)를 재현한다. 또한, 파형(96)은 실제로 125Hertz 와 동일한 주파수에서 동작하는 제 1 도의 회로의 신호(VRAMP)를 나타낸다. 제 3 도로부터, 파형(94)과 파형(96)간의 진폭 변동이 최소한도라는 것을 명백히 이해할 수 있다. 특히, 진폭 변동은 40Hertz 및 125Hertz 의 동작 주파수에 대해 5% 이하이다. 덧붙여, 신호(VRAMP)의 진폭 변동이 25℃ 내지 125℃ 의 온도 범위에 대해 1% 이하로 변동하는 것도 시뮬레이트 되었다. 따라서, 본 발명은 큰 주파수 범위에 대해 동작할시에 최소한의 진폭 변동을 가진 전압 램프 신호를 발생하는 회로를 제공한다. 또한, 전압 램프 신호는 큰 온도 범위에 대해 동작하는 동안 최소한으로 진폭이 변동한다.
회로(10)는 또한 부가적인 특징을 포함한다. 인입한 수직 펄스 신호가 예를 들어, 85Hertz 의 선정된 주파수 보다 더 크다면, 신호(FREQSW)가 가동하고 비교기(40)의 전류 출력을 두배로 하여 ac 루프 이득을 증가시킨다. 상기는 빠른 풀인(pull in) 시간에 대해 최소한의 진폭 변동을 유지하는 더 높은 주파수에서도회로(10)가 동작하게 한다. 이제, 큰 주파수 범위에 대해 최소한으로 진폭이 변동하는 전압 렘프 신호를 발생시키는 새로운 회로가 제공되었다는 것이 전술한 설명으로부터 알 수 있어야 한다. 상기 회로는 램프 캐패시터 양단의 전압을 기준 전압과 비교하는 비교기를 포함한다. 상기 비교의 결과로 인해, 샘플링 캐패시터는 전압 램프 신호가 기준 전압 이하인 시간 동안 방전되고 전압 램프 신호가 기준 전압 이상인 시간 동안 충전된다. 샘플링 캐패시터 양단에 발생한 전압이 유지되고 램프 캐패시터를 충전하는 전류를 조정하는 상호컨덕턴스에 피이드백되어, 전압 램프 신호의 피크 진폭을 조정한다.
비록 본 발명이 본 발명의 특정 실시예에 기술되었다 하더라도 당업자에게는 다양한 수정, 변경 및, 변화가 가능하다는 것이 명백하다. 따라서, 첨부된 청구범위내에 이러한 수정, 변경 및, 변화가 모두 포함되도록 한다.
제 1 도는 본 발명에 따른 전압 램프 신호(voltage ramp signal)를 제공하는 회로를 도시한 상세한 도식/블록도.
제 2 도는 제 1 도의 회로와 관련된 다양한 신호의 전형적인 파형을 도시한 그래픽.
제 3 도는 40 Hertz 및 125 Hertz 의 주파수에서 동작하는 동안 제 1 도의 회로에 의해 발생된 전압 램프 신호의 시뮬레이션 결과를 도시한 그래픽.
*도면의 주요부분에 대한 부호의 설명
12:비교기 회로 14:램프 신호 발생기
16:샘플링 캐패시터 18:샘플 및 홀드 회로
20:상호컨덕턴스 증폭기 22:클램핑 회로

Claims (3)

  1. 전압 램프 신호(VRAMP)를 제공하기 위한 회로(10)에 있어서,
    펄스 신호(VERT_SYNC_PULSE)를 수신하도록 결합되어진 입력과, 전압 램프 신호(VRAMP)를 제공하도록 결합되어진 출력을 구비한 램프 신호 발생기(14);
    상기 펄스 신호(VERT_SYNC_PULSE)에 응답하며, 상기 램프 신호 발생기(14)의 상기 출력에 결합된 입력 및 출력을 구비한 전류 출력 비교기(12);
    상기 전류 출력 비교기(12)의 상기 출력에 결합된 제 1 단자와, 제 1 전원 전압 단자에 결합된 제 2단자를 구비한 제 1 캐패시터(16);
    상기 펄스 신호(VERT_SYNC_PULSE)에 응답하며, 상기 제 1 캐패시터(16)의 상기 제 1 단자에 결합된 입력 및, 출력을 구비한 샘플 및 홀드 회로(18) 및;
    상기 샘플 및 홀드 회로(18)의 상기 출력에 결합된 입력과, 상기 램프 신호 발생기(14)의 상기 출력에 결합된 출력을 구비한 상호컨덕턴스 증폭기(20)를 포함하는 전압 램프 신호 제공 회로.
  2. 전압 램프 신호(VRAMP)를 제공하기 위한 방법에 있어서,
    제 1 논리 상태에 있는 펄스 신호(VERT_SYNC_PULSE)에 응답하여, 제 1 캐패시티(32)를 방전하는 단계;
    제 2 논리 상태에 있는 상기 펄스 신호(VERT_SYNC_PULSE)에 응답하여, 제 1전류로 상기 제 1 캐패시터(32)를 충전하는 단계;
    상기 제 1 캐패시터(32) 양단에 나타난 전압이 기준 전압(VREF1) 이하일 때, 제 2 캐패시터(16)를 방전하는 단계;
    상기 제 1 캐패시터(32)양단에 나타난 상기 전압이 상기 기준 전압(VREF1)이상일 때, 상기 제 2 캐패시터(32)를 충전하는 단계:
    상기 제 1 캐패시터(32) 양단에 나타난 상기 전압의 피크 진폭을 나타내는 상기 제 2 캐패시터(16) 양단에 나타난 전압을 홀딩하는 단계 및;
    상기 제 1 전류를 조정하기 위해 상기 홀딩된 전압을 사용하여, 상기 제 1 캐패시터(32) 양단에 나타난 전압의 피크 진폭을 조정하는 단계를 포함하는 전압 램프 신호(VRAMP) 제공 방법.
  3. 주파수 범위에 대해 최소한으로 진폭이 변동하는 전압 램프 신호(VRAMP)를 제공하는 회로(10)에 있어서,
    제 1 캐패시터(32)를 방전 및 충전하는 펄스 신호 (VERT_SYNC_PULSE)에 응답하며, 상기 펄스 신호(VERT_SYNC_PULSE)를 수신하기 위해 결합된 입력과, 전압 램프신호(VRAMP)를 제공하도록 결합된 출력을 구비한 제 1수단(14);
    제 1 단자와 제 1 전원 전압 단자에 결합된 제 2 단자를 구비한 제 2 캐패시터(16);
    상기 펄스 신호(VSRT_SYNC_PULSE)에 응답하여, 상기 제 1 캐패시터(32) 양단에 나타난 전압이 기준 전압(VREF1) 이하일 때, 상기 제 2 캐패시터(16)를 방전하고 상기 제 1 캐패시터(32) 양단에 나타난 전압이 기준 전압(VREF1) 이상일 때 상기 제 2 캐패시터(16)를 충전하며, 상기 제 1 수단(14)에 결합된 입력과, 상기 제 2 캐패시터(16)의 상기 제 1단자에 결합된 출력을 구비한 제 2수단(12);
    상기 펄스 신호(VERT_SYNC_PULSE)에 응답하여, 상기 제 2 캐패시터(16) 양단에 나타난 전압을 홀딩시키며, 상기 제 2 캐패시터(16)의 상기 제 1 단자에 결합된 입력 및, 출력을 구비한 제 3 수단(18) 및;
    상기 제 3 수단(18)의 상기 출력에 나타난 전압에 응답하여, 상기 제 1 캐패시터(32)를 충전하기 위한 전류를 조정하며, 상기 제 3 수단(18)의 상기 출력에 결합된 입력과 상기 제 1 수단(14)의 상기 출력에 결합된 출력을 구비한 제 4 수단(20)을 포함하는 전압 램프 신호 제공 회로.
KR1019950001480A 1994-03-14 1995-01-27 전압램프신호제공회로및제공방법 KR100325909B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US212,750 1994-03-14
US08/212,750 US5502410A (en) 1994-03-14 1994-03-14 Circuit for providing a voltage ramp signal

Publications (2)

Publication Number Publication Date
KR950035044A KR950035044A (ko) 1995-12-30
KR100325909B1 true KR100325909B1 (ko) 2002-06-29

Family

ID=22792283

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950001480A KR100325909B1 (ko) 1994-03-14 1995-01-27 전압램프신호제공회로및제공방법

Country Status (3)

Country Link
US (1) US5502410A (ko)
JP (1) JP4139447B2 (ko)
KR (1) KR100325909B1 (ko)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2738089B1 (fr) * 1995-08-24 1997-10-31 Sgs Thomson Microelectronics Dispositif de correction de linearite de rampes d'un signal en dents de scie et generateur d'un tel signal
US5734276A (en) * 1996-02-20 1998-03-31 Motorola, Inc. Circuit and method for reducing distortion in a track and hold amplifier
JP3087668B2 (ja) * 1996-05-01 2000-09-11 日本電気株式会社 液晶表示装置、その製造方法およびその駆動方法
US5952858A (en) * 1997-01-23 1999-09-14 Stmicroelectronics, Inc. Junction capacitor compensation for wave shaping
US5973518A (en) * 1997-10-17 1999-10-26 Lucent Technologies, Inc. Low voltage sample and hold circuit
US5982205A (en) * 1997-10-17 1999-11-09 Lucent Technologies, Inc. Low voltage sample and hold circuits
JP3566060B2 (ja) * 1998-01-29 2004-09-15 富士通株式会社 半導体装置
US5914621A (en) * 1998-02-05 1999-06-22 Applied Micro Circuits Corporation Charge balanced ramp with improved signal linearity
US5973522A (en) * 1998-02-05 1999-10-26 Applied Micro Circuits Corporation Current injected ramp with reduced recovery time background of the invention
US5952949A (en) * 1998-02-05 1999-09-14 Applied Micro Circuits Corporation Timer with dynamic reset threshold
US6023133A (en) * 1998-03-20 2000-02-08 Motorola, Inc. Parabolic signal generator
DE19841719C2 (de) 1998-09-11 2002-04-25 St Microelectronics Gmbh Schaltungsanordnung zur Flankensteilheitsformung
US6169433B1 (en) * 1999-01-14 2001-01-02 National Semiconductor Corporation Method and apparatus using feedback to generate a ramped voltage with controlled maximum amplitude
EP1143617B1 (en) * 2000-03-31 2008-06-04 STMicroelectronics S.r.l. Integrated generator of a slow voltage ramp
JP2001326562A (ja) * 2000-05-15 2001-11-22 Nec Corp 可変遅延回路
US6670941B2 (en) * 2001-10-22 2003-12-30 Koninklijke Philips Electronics N.V. Slow rate controlled ramp and its use in liquid crystal displays
US7038514B2 (en) * 2003-10-28 2006-05-02 Intersil Americas Inc. Startup circuit for a DC-DC converter
KR100843194B1 (ko) * 2004-01-30 2008-07-02 삼성전자주식회사 램프신호 발생회로
US7750706B1 (en) * 2006-07-21 2010-07-06 Marvell International Ltd. Circuits, architectures, apparatuses, systems, and methods for low voltage clock delay generation
ATE547840T1 (de) * 2006-07-26 2012-03-15 Austriamicrosystems Ag Verstärkeranordnung und verstärkungsverfahren
EP1884856B1 (en) * 2006-07-26 2016-04-06 ams AG Voltage/current converter circuit and method for providing a ramp current
US7583113B2 (en) * 2006-12-04 2009-09-01 Linear Technology Corporation Sawtooth oscillator having controlled endpoints and methodology therefor
US7671642B2 (en) * 2006-12-13 2010-03-02 Atmel Corporation Amplitude controlled sawtooth generator
US7336110B1 (en) 2007-01-17 2008-02-26 Atmel Corporation Differential amplitude controlled sawtooth generator
US7746129B2 (en) * 2008-04-04 2010-06-29 Freescale Semiconductor, Inc. Ultra low power servo-controlled single clock ramp generator with amplitude independent to clock frequency
US7746130B2 (en) * 2008-07-14 2010-06-29 Elite Semiconductor Memory Technology, Inc. Triangular wave generating circuit having synchronization with external clock
TWI448056B (zh) * 2010-06-14 2014-08-01 Richtek Technology Corp 適應性調整固定導通時間之電路與適應性調整固定導通時間之方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4284906A (en) * 1979-10-03 1981-08-18 The United States Of America As Represented By The Secretary Of The Navy Constant amplitude variable frequency synchronized linear ramp generator
US4945292A (en) * 1988-08-08 1990-07-31 Unisys Corp. Dynamic vertical height control circuit
US5196741A (en) * 1989-01-25 1993-03-23 Hewlett-Packard Company Recycling ramp interpolator
US5394020A (en) * 1992-12-30 1995-02-28 Zenith Electronics Corporation Vertical ramp automatic amplitude control

Also Published As

Publication number Publication date
JP4139447B2 (ja) 2008-08-27
US5502410A (en) 1996-03-26
JPH07273614A (ja) 1995-10-20
KR950035044A (ko) 1995-12-30

Similar Documents

Publication Publication Date Title
KR100325909B1 (ko) 전압램프신호제공회로및제공방법
US5606296A (en) Pulse width modulation control circuit
US6194913B1 (en) Output circuit for digital integrated circuit devices
USRE41791E1 (en) Pulse generator provided with a duty-factor limiting function
US6201426B1 (en) Pulse generation device having integrating circuit having substantially constant charging/discharging ratio
US5283476A (en) Waveform generator
KR19990010369A (ko) 전압제어 이장 발진기
KR100207544B1 (ko) 위상 조정이 가능한 삼각파 신호 발생기
KR100481770B1 (ko) 편향장치용방해신호제거톱니파발생기
JPH0715623A (ja) ビデオ信号の黒レベルが予め決められた基準レベルに一致するように信号を調整するための装置
KR100524629B1 (ko) 액정디스플래이 백라이트 인버터 드라이브 회로
KR830008560A (ko) 수평 발진기
US4408514A (en) Electronic musical instrument having portaments property
JP3089021B2 (ja) 垂直偏向用鋸歯状波発生回路
KR0151100B1 (ko) 다중 동기용 수평 전압 제어 발진 회로
KR0123835B1 (ko) 다중 모드 모니터의 수평 구동 듀티 제어 회로
KR940010484B1 (ko) 멀티 모드 모니터의 수평출력 보호회로
KR0120534B1 (ko) 펄스폭 신장회로
JP3037298B1 (ja) 水平ドライブ信号出力装置
JP3128394B2 (ja) 発振回路
USRE32445E (en) Electronic musical instrument having portamento property
JP2535851B2 (ja) 鋸歯状波信号発生回路
US6791393B1 (en) Anti-jitter circuits
JPH099104A (ja) ソフトクランプ装置及びソフトクランプ方法
KR930000450Y1 (ko) 디스플레이 장치의 고압안정화회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130409

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20140107

Year of fee payment: 13

EXPY Expiration of term