KR100325602B1 - manufacturing method of semiconductor devices - Google Patents
manufacturing method of semiconductor devices Download PDFInfo
- Publication number
- KR100325602B1 KR100325602B1 KR1019990016824A KR19990016824A KR100325602B1 KR 100325602 B1 KR100325602 B1 KR 100325602B1 KR 1019990016824 A KR1019990016824 A KR 1019990016824A KR 19990016824 A KR19990016824 A KR 19990016824A KR 100325602 B1 KR100325602 B1 KR 100325602B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- nsg
- pattern
- nitride film
- nsg film
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 29
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 238000000034 method Methods 0.000 claims abstract description 42
- 150000004767 nitrides Chemical class 0.000 claims abstract description 30
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 20
- 238000002955 isolation Methods 0.000 claims abstract description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 12
- 238000005530 etching Methods 0.000 claims abstract description 12
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 12
- 239000010703 silicon Substances 0.000 claims abstract description 12
- 238000001039 wet etching Methods 0.000 claims abstract description 6
- 238000001312 dry etching Methods 0.000 claims abstract description 5
- 238000000206 photolithography Methods 0.000 claims abstract description 3
- 239000011248 coating agent Substances 0.000 claims 1
- 238000000576 coating method Methods 0.000 claims 1
- 238000000151 deposition Methods 0.000 claims 1
- 238000000280 densification Methods 0.000 abstract description 18
- 238000005468 ion implantation Methods 0.000 abstract description 6
- 238000000926 separation method Methods 0.000 abstract description 5
- 239000000126 substance Substances 0.000 abstract description 3
- 230000002277 temperature effect Effects 0.000 abstract description 3
- 238000007517 polishing process Methods 0.000 abstract description 2
- 235000012431 wafers Nutrition 0.000 description 23
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- SCPYDCQAZCOKTP-UHFFFAOYSA-N silanol Chemical compound [SiH3]O SCPYDCQAZCOKTP-UHFFFAOYSA-N 0.000 description 2
- 241000293849 Cordylanthus Species 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B65—CONVEYING; PACKING; STORING; HANDLING THIN OR FILAMENTARY MATERIAL
- B65B—MACHINES, APPARATUS OR DEVICES FOR, OR METHODS OF, PACKAGING ARTICLES OR MATERIALS; UNPACKING
- B65B13/00—Bundling articles
- B65B13/18—Details of, or auxiliary devices used in, bundling machines or bundling tools
- B65B13/24—Securing ends of binding material
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B65—CONVEYING; PACKING; STORING; HANDLING THIN OR FILAMENTARY MATERIAL
- B65B—MACHINES, APPARATUS OR DEVICES FOR, OR METHODS OF, PACKAGING ARTICLES OR MATERIALS; UNPACKING
- B65B27/00—Bundling particular articles presenting special problems using string, wire, or narrow tape or band; Baling fibrous material, e.g. peat, not otherwise provided for
- B65B27/06—Bundling coils of wire or like annular objects
Abstract
반도체 소자 분리를 위한 얕은 트렌치를 가지는 반도체 소자의 제조 방법에 관한 것으로, 실리콘 웨이퍼 상부에 패드 산화막과 질화막을 연속하여 형성한 후, 사진 식각 공정에 의해 소자 분리 영역을 정의하기 위한 패턴을 형성하고, 실리콘 웨이퍼를 일정 깊이로 식각하여 얕은 트렌치를 형성한다. NSG막을 증착하여 트렌치를 채우고, 감광막을 도포한 후 트렌치 패턴과 반대 패턴이 형성된 리버스 마스크를 이용하여 노광 현상하여 감광막 패턴을 형성한다. 감광막 패턴을 마스크로 하고 질화막을 식각 정지막으로 하여 NSG막을 제거한 후, 감광막 패턴을 제거하고 고온 치밀화 공정을 거친다. 이후, 화학 기계적 연마 공정에 의해 NSG막을 평탄화한 후, 질화막을 습식 식각 또는 건식 식각에 의해 제거한다. 이 때, 고온 치밀화 공정을 하기 전에 NSG막을 제거하므로 NSG막의 식각이 쉽고 빠르게 되어 공정 시간을 줄일 수 있고 NSG막을 완전히 제거할 수 있는 확률이 크다. 또한, 고온 치밀화 공정에서 트렌치 영역에 남아 있는 NSG막에 고온 효과를 충분히 전달하여 양질의 NSG막을 얻을 수 있으며, 질화막 식각 시에 질화막을 완전히 제거하거나 두께를 최소화시킬 수 있으므로 후속 공정인 이온 주입 공정을 용이하게 실시할 수 있다.A method of manufacturing a semiconductor device having a shallow trench for semiconductor device separation, the method comprising: forming a pad oxide film and a nitride film on a silicon wafer continuously, and then forming a pattern for defining a device isolation region by a photolithography process; The silicon wafer is etched to a certain depth to form a shallow trench. The NSG film is deposited to fill the trench, the photosensitive film is coated, and then exposed to light using a reverse mask having a pattern opposite to the trench pattern to form a photosensitive film pattern. After removing the NSG film using the photoresist pattern as a mask and the nitride film as an etch stop layer, the photoresist pattern is removed and subjected to a high temperature densification process. Thereafter, after the NSG film is planarized by a chemical mechanical polishing process, the nitride film is removed by wet etching or dry etching. At this time, since the NSG film is removed before the high-temperature densification process, the NSG film is easily and quickly etched, thereby reducing the process time and having a high possibility of completely removing the NSG film. In addition, a high quality NSG film can be obtained by sufficiently transferring the high temperature effect to the NSG film remaining in the trench region in the high temperature densification process, and since the nitride film can be completely removed or the thickness can be minimized during etching of the nitride film, an ion implantation process, which is a subsequent process, is performed. It can be implemented easily.
Description
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 보다 상세하게는 반도체 소자 분리를 위한 얕은 트렌치를 가지는 반도체 소자의 제조 방법에 관한 것이다.The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a method for manufacturing a semiconductor device having a shallow trench for semiconductor device separation.
일반적으로 반도체 소자 분리 방법으로 LOCOS(local oxidation of silicon) 소자 분리가 이용되어 왔다.In general, local oxidation of silicon (LOCOS) device isolation has been used as a semiconductor device isolation method.
LOCOS는 질화막을 마스크로 해서 실리콘 웨이퍼 자체를 열산화시키기 때문에 공정이 간소해서 산화막의 소자 응력 문제가 적고, 생성되는 산화막질이 좋다는 이점이 있다.Since LOCOS thermally oxidizes the silicon wafer itself using a nitride film as a mask, the process is simple, and there is an advantage that the element stress problem of the oxide film is small and the resulting oxide film quality is good.
그러나, LOCOS 소자 분리 방법을 이용하면, 소자 분리 영역이 차지하는 면적이 크기 때문에 미세화에 한계가 있을 뿐만 아니라 버즈 비크(bird's beak)가 발생한다.However, when the LOCOS device isolation method is used, the area of the device isolation region is large, thereby limiting the miniaturization and generating bird's beaks.
이러한 단점을 해결하기 위하여 LOCOS를 대체하는 소자 분리 기술로서 얕은 트렌치 소자 분리(STI; shallow trench isolation)가 있다.In order to solve this disadvantage, shallow trench isolation (STI) is an alternative device isolation technology to replace LOCOS.
트렌치 소자 분리는 건식 식각을 이용하여 실리콘 웨이퍼에 얕은 트렌치를 만들고 그 속에 절연물을 채우는 방법으로서, 버즈 비크와 관련된 문제가 적고, 채워진 트렌치는 표면을 평탄하게 하므로 소자 분리 영역이 차지하는 면적이 작아서 미세화에 유리하다.Trench device isolation is a method of making shallow trenches in silicon wafers by using dry etching and filling insulators in them. It is advantageous.
그러면, 이러한 반도체 소자 분리를 위한 얕은 트렌치를 가지는 반도체 소자의 제조 방법을 첨부된 도 1a 내지 도 1g를 참조하여 설명한다.Next, a method of manufacturing a semiconductor device having a shallow trench for separating the semiconductor device will be described with reference to FIGS. 1A to 1G.
먼저, 도 1a에서과 같이 웨이퍼(1)를 열산화하여 패드 산화막(2)을 열성장시키고, 그 상부에 화학 기상 증착법(CVD ; chemical vapor deposition)을 이용하여 질화막(3)을 형성한 후, 질화막(3) 위에 감광막을 도포한다. 그리고, 트렌치 패턴이 형성된 마스크를 통해 감광막을 노광 현상하여 트렌치 형성을 위한 감광막 패턴을 형성한다. 감광막 패턴을 마스크로 하여 드러난 질화막(3)과 패드 산화막(2)을 순차적으로 식각하여 제거하고, 드러난 실리콘 웨이퍼(1)를 일정 깊이로 식각하여 소자 분리 영역에 트렌치(5)를 형성한 후, 남은 감광막 패턴을 제거하고 트렌치(5)가 형성된 웨이퍼(1)를 세정한다.First, as shown in FIG. 1A, the pad oxide film 2 is thermally grown by thermally oxidizing the wafer 1, and the nitride film 3 is formed thereon by using chemical vapor deposition (CVD). (3) The photosensitive film is apply | coated on it. The photosensitive film is exposed to light through a mask on which the trench pattern is formed to form a photosensitive film pattern for forming a trench. After the nitride film 3 and the pad oxide film 2 exposed by using the photoresist pattern as a mask are sequentially etched and removed, the exposed silicon wafer 1 is etched to a predetermined depth to form the trench 5 in the device isolation region. The remaining photoresist pattern is removed and the wafer 1 on which the trench 5 is formed is cleaned.
그 다음, 도 1b에서와 같이 트렌치(5) 패턴이 형성되어 있는 웨이퍼(1)에 NSG막(nondoped silicate glass)(6)이 증착되어 트렌치를 채우게 된다. NSG막(6)이 형성된 웨이퍼(1)를 세정한다. 이 세정은 후속 공정인 고온 치밀화 공정에서웨이퍼의 내부로 확산되어 들어갈 수 있는 웨이퍼 후면의 불순물을 제거하도록 하기 위한 것이다.Next, as shown in FIG. 1B, a non-doped silicate glass 6 is deposited on the wafer 1 on which the trench 5 pattern is formed to fill the trench. The wafer 1 on which the NSG film 6 is formed is cleaned. This cleaning is intended to remove impurities on the back surface of the wafer which may diffuse into the wafer in the subsequent high temperature densification process.
그 다음, 도 1c에서와 같이 웨이퍼에 형성된 NSG막(6)은 그 자체로는 반도체 소자에 적합한 특성을 갖지 못하므로, 해당 소자에서 원하는 막질을 갖도록 하기 위해 고온 치밀화 공정을 한다. 이 고온 치밀화 공정은 NSG막(6)에 포함되어 있는 실라놀(Si-H)과 수분을 제거하여 막질을 안정화시키고 절연 특성을 좋게 하며 막질을 치밀하게 만들기 위함이다.Next, as shown in FIG. 1C, the NSG film 6 formed on the wafer does not itself have suitable characteristics for the semiconductor device, and thus, a high temperature densification process is performed to have a desired film quality in the device. This high temperature densification process is to remove the silanol (Si-H) and water contained in the NSG film 6 to stabilize the film quality, improve the insulation properties and to make the film quality dense.
그 다음, 도 1d에서와 같이 치밀화 공정을 거친 웨이퍼의 NSG막(6) 위에 감광막을 도포하고, 트렌치 패턴과 반대 패턴이 형성된 리버스 마스크(reverse mask)를 통해 감광막을 노광 현상하여 감광막 패턴(7)을 형성한다.Next, as shown in FIG. 1D, a photoresist film is coated on the NSG film 6 of the wafer subjected to the densification process, and the photoresist film is exposed and developed through a reverse mask in which a pattern opposite to the trench pattern is formed. To form.
그 다음, 도 1e에서와 같이 감광막 패턴(7)을 마스크로 하고 질화막(3)을 식각 정지막으로 하여 NSG막(6)을 제거하고, 감광막 패턴(7)을 제거한 후 웨이퍼를 세정한다.Next, as shown in FIG. 1E, the NSG film 6 is removed using the photoresist pattern 7 as a mask and the nitride film 3 as an etch stop film, and the wafer is cleaned after removing the photoresist pattern 7.
그 다음, 도 1f에서와 같이 화학 기계적 연마(CMP ; chemical mechanical polishing) 공정을 통하여 NSG막(6)을 질화막(3)과 동일한 높이로 평탄화한다.Then, the NSG film 6 is planarized to the same height as the nitride film 3 through a chemical mechanical polishing (CMP) process as shown in FIG. 1F.
이후, 도 1g에서와 같이 후속 공정인 이온 주입(ion implantation) 공정을 용이하게 실시할 수 있도록 질화막(3)을 습식 식각에 의해 제거한다.Thereafter, as illustrated in FIG. 1G, the nitride film 3 is removed by wet etching so that an ion implantation process, which is a subsequent process, may be easily performed.
그러나, 이와 같은 종래의 방법으로 반도체 소자 분리를 위한 트렌치를 제조하면, 도 1e에서와 같이 NSG막의 식각 공정을 거치고 난 후 소스, 드레인이 형성되는 영역에 NSG막(6')이 잔류하게 되어 이후의 질화막 식각 단계에서 질화막이 식각되지 않는 경우가 발생한다. 즉, 패드 산화막만이 남아야 하는 영역에 질화막(3')이 잔류하게 되어 이온 주입을 방해함으로써, 이온 주입 공정이 끝난 후에 소스, 드레인이 형성될 영역의 이온 분포가 부위별로 다르게 되는 문제점이 발생한다.However, when the trench for semiconductor device isolation is manufactured by the conventional method, the NSG film 6 'remains in the region where the source and the drain are formed after the etching process of the NSG film as shown in FIG. 1E. The nitride film may not be etched during the nitride film etching step. That is, since the nitride film 3 'remains in the region where only the pad oxide film should remain, the ion implantation is interrupted, so that after the ion implantation process, the ion distribution of the region where the source and drain are to be formed varies depending on the region. .
이렇게 이온 분포가 부위별로 다르게 되면 반도체 소자를 제어하는 전압이 부위별로 다르게 되고 동작점 또한 달라져 결국 같은 웨이퍼 내에서도 다이(die)별로 각각의 칩을 제어할 수 있는 조건이 엄밀하게 얘기하면 달라지게 된다.If the ion distribution is different for each part, the voltage controlling the semiconductor device is different for each part, and the operating point is also different, so that the conditions for controlling each chip for each die in the same wafer are strictly different.
본 발명이 이루고자 하는 기술적 과제는 반도체 소자 분리를 위한 얕은 트렌치를 가지는 반도체 소자의 제조 시에 잔류하는 질화막을 최소화하기 위한 것이다.An object of the present invention is to minimize the nitride film remaining in the manufacture of a semiconductor device having a shallow trench for semiconductor device separation.
도 1a 내지 도 1g는 종래의 반도체 소자 분리를 위한 얕은 트렌치를 가지는 반도체 소자의 제조 방법을 도시한 공정도이고,1A to 1G are flowcharts illustrating a method of manufacturing a semiconductor device having a shallow trench for separating a conventional semiconductor device.
도 2a 내지 도 2g는 본 발명의 실시예에 따른 반도체 소자 분리를 위한 얕은 트렌치를 가지는 반도체 소자의 제조 방법을 도시한 공정도이다.2A to 2G are flowcharts illustrating a method of manufacturing a semiconductor device having a shallow trench for semiconductor device isolation according to an embodiment of the present invention.
이러한 과제를 달성하기 위하여 본 발명에서는 반도체 소자 분리를 위한 얕은 트렌치를 가지는 반도체 소자의 제조 공정에서 고온 치밀화 공정을 하기 전에 NSG막을 식각한다.In order to achieve this problem, in the present invention, the NSG film is etched before the high temperature densification process in the manufacturing process of the semiconductor device having a shallow trench for semiconductor device separation.
본 발명에 따르면, 먼저 트렌치 패턴이 형성되어 있는 웨이퍼 상부에 NSG막을 형성하여 트렌치를 채우고, 그 위에 감광막을 도포한 후 트렌치 패턴과 반대 패턴이 형성된 리버스 마스크를 통해 감광막을 노광 현상하여 감광막 패턴을 형성한다. 이후, 감광막 패턴을 마스크로 하고 질화막을 식각 정지막으로 하여 NSG막을 습식 식각에 의해 제거하고, 감광막 패턴을 제거한 후에 고온 치밀화 공정을 실시한다.According to the present invention, first, an NSG film is formed on a wafer on which a trench pattern is formed to fill a trench, a photoresist film is applied thereon, and then the photoresist film is exposed and developed through a reverse mask in which a pattern opposite to the trench pattern is formed to form a photoresist pattern. do. Thereafter, the NSG film is removed by wet etching using the photosensitive film pattern as a mask and the nitride film as an etch stop film, and the high temperature densification process is performed after removing the photosensitive film pattern.
이와 같이 고온 치밀화 공정을 하기 전에 NSG막을 식각하므로 종래의 고온치밀화 공정을 한 후의 NSG막을 식각할 때보다 더 쉽고 빠른 식각이 이루어지고, 질화막 위에 NSG막이 남을 확률이 적어지게 된다.As such, since the NSG film is etched prior to the high temperature densification process, etching is easier and faster than the conventional NSG film after the high temperature densification process, and the probability of the NSG film remaining on the nitride film is reduced.
그러면, 첨부한 도면을 참조하여 본 발명의 실시예에 따른 반도체 소자 분리를 위한 얕은 트렌치를 가지는 반도체 소자의 제조에 대하여 본 발명이 속하는 기술 분야에서 통상의 기술을 가진 자가 용이하게 실시할 수 있을 정도로 상세히 설명한다.Then, the manufacture of a semiconductor device having a shallow trench for semiconductor device isolation according to an embodiment of the present invention with reference to the accompanying drawings to the extent that a person of ordinary skill in the art can easily carry out It explains in detail.
도 2a 내지 도 2g를 참조하여 본 발명의 실시예에 따른 반도체 소자 분리를 위한 얕은 트렌치를 가지는 반도체 소자의 제조 방법에 대하여 상세히 설명한다.A method of manufacturing a semiconductor device having a shallow trench for semiconductor device isolation according to an embodiment of the present invention will be described in detail with reference to FIGS. 2A to 2G.
먼저, 도 2a는 트렌치 패턴이 형성되어 있는 실리콘 웨이퍼를 나타낸 것으로, 그 형성 공정은 종래의 트렌치 패턴 형성 공정인 도 1a와 동일하다. 실리콘 웨이퍼(11) 상부에 패드 산화막(12)과 질화막(13)을 연속하여 형성한 후, 사진 식각 공정에 의해 소자 분리 영역을 정의하기 위한 패턴을 형성하고, 실리콘 웨이퍼(11)를 일정 깊이로 식각하여 얕은 트렌치(15)를 형성한다.First, FIG. 2A illustrates a silicon wafer in which a trench pattern is formed, and the formation process is the same as that of FIG. 1A, which is a conventional trench pattern formation process. After the pad oxide film 12 and the nitride film 13 are continuously formed on the silicon wafer 11, a pattern for defining device isolation regions is formed by a photolithography process, and the silicon wafer 11 is formed to a predetermined depth. Etching forms a shallow trench 15.
그 다음, 도 2b에서와 같이 트렌치(15) 패턴이 형성되어 있는 웨이퍼(11)에 NSG막(16)이 증착되어 트렌치(15)를 채우게 된다. NSG막(16)이 형성된 웨이퍼(11)를 세정한다. 이 세정은 후속 공정인 고온 치밀화 공정에서 웨이퍼의 내부로 확산되어 들어갈 수 있는 웨이퍼 후면의 불순물을 제거하도록 하기 위한 것이다.Next, as shown in FIG. 2B, the NSG film 16 is deposited on the wafer 11 on which the trench 15 pattern is formed to fill the trench 15. The wafer 11 on which the NSG film 16 is formed is cleaned. This cleaning is intended to remove impurities on the back surface of the wafer which may diffuse into the wafer in a subsequent high temperature densification process.
그 다음, 도 2c에서와 같이 감광막을 도포하고, 트렌치 패턴과 반대 패턴이 형성된 리버스 마스크를 통해 감광막을 노광 현상하여 감광막 패턴(17)을 형성한다.Next, as shown in FIG. 2C, a photoresist film is applied, and the photoresist film is exposed and developed through a reverse mask in which a pattern opposite to the trench pattern is formed to form the photoresist pattern 17.
그 다음, 도 2d에서와 같이 감광막 패턴(17)을 마스크로 하고 질화막(13)을 식각 정지막으로 하여 NSG막(16)을 식각에 의해 제거하고, 감광막 패턴(17)을 제거한 후 웨이퍼를 세정한다. 이 때, 고온 치밀화 공정을 거치지 않은 NSG막(16)은 분자 간의 결합이 약하므로 식각할 때 분자 간의 결합이 쉽게 깨지게 되어, 종래의 고온 치밀화 공정을 거친 후의 NSG막(16)을 식각할 때보다 더 쉽고 빠른 식각이 이루어지게 되어 공정 시간을 줄일 수 있고, 질화막(13) 위에 NSG막(16)이 남을 확률이 적어지게 된다.Next, as illustrated in FIG. 2D, the NSG film 16 is removed by etching using the photoresist pattern 17 as a mask and the nitride film 13 as an etch stop film, and the wafer is cleaned after removing the photoresist pattern 17. do. At this time, since the NSG film 16 which has not undergone the high temperature densification process is weakly bound between the molecules, the bond between the molecules is easily broken during etching, and thus, the NSG film 16 which has undergone the conventional high temperature densification process is etched. Easier and faster etching is achieved, thereby reducing the process time, and less likely that the NSG film 16 remains on the nitride film 13.
그 다음, 도 2e에서와 같이 웨이퍼에 형성된 NSG막(16)은 절연 특성이 떨어져 그 자체로는 반도체 소자에 적합한 성질을 갖고 있지 못하므로, 해당 소자에서 원하는 막의 성질을 갖도록 하기 위해 고온 치밀화 공정을 거친다. 이 때, NSG막(16)은 종래의 제조 공정에 비해 열을 받는 표면적이 크므로 고온 효과를 충분히 전달하여 효과적인 치밀화 공정이 가능하다.Next, as shown in FIG. 2E, the NSG film 16 formed on the wafer is inferior in insulating property and thus does not have a property suitable for a semiconductor device. Therefore, a high temperature densification process is performed in order to have a desired film property in the device. Rough At this time, since the NSG film 16 has a large surface area subjected to heat as compared with the conventional manufacturing process, the NSG film 16 can sufficiently transmit a high temperature effect, thereby enabling an effective densification process.
그 다음, 도 2f에서와 같이 화학 기계적 연마 공정을 통해 NSG막(16)을 질화막(13)과 동일한 높이로 평탄화한다.Next, as shown in FIG. 2F, the NSG film 16 is planarized to the same height as the nitride film 13 through a chemical mechanical polishing process.
이후, 도 2g에서와 같이 질화막(13)을 습식 식각 또는 건식 식각에 의해 제거한다.Thereafter, as illustrated in FIG. 2G, the nitride layer 13 is removed by wet etching or dry etching.
이 때, NSG막(16)의 평탄화 공정이 진행된 후 NSG막(16')이 남아 있더라도 종래의 제조 공정에서 남아 있는 NSG막의 두께보다는 얇으므로, 질화막이 제거될 가능성이 높아 후속 공정인 이온 주입 공정을 용이하게 실시할 수 있다.At this time, even if the NSG film 16 'remains after the planarization process of the NSG film 16 is thinner than the thickness of the NSG film remaining in the conventional manufacturing process, the nitride film is likely to be removed, and thus an ion implantation process. Can be easily performed.
이와 같이 본 발명은 반도체 소자 분리를 위한 얕은 트렌치를 가지는 반도체 소자의 제조 시에, NSG막을 고온 치밀화 공정하기 전에 NSG막을 식각하여 제거함으로써, NSG막의 식각이 쉽고 빠르게 되어 공정 시간을 줄일 수 있고 질화막 위의 NSG막을 제거할 수 있는 확률이 크며, 이후 고온 치밀화 공정에서 NSG막에 고온 효과를 충분히 전달하여 양질의 NSG막을 얻을 수 있다. 또한, 질화막의 습식 식각 또는 건식 식각 공정 시에 질화막을 제거하거나 두께를 최소화시킬 수 있으므로 후속 공정인 이온 주입 공정을 용이하게 실시할 수 있다.As described above, the present invention, when manufacturing a semiconductor device having a shallow trench for semiconductor device separation, by removing the NSG film by etching before the high temperature densification process of the NSG film, the etching time of the NSG film can be easily and quickly reduced the process time and the nitride film It is highly possible to remove the NSG film, and then, in the high temperature densification process, the high temperature effect is sufficiently transmitted to the NSG film to obtain a good NSG film. In addition, since the nitride film may be removed or the thickness may be minimized during the wet etching or the dry etching process, the ion implantation process may be easily performed.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990016824A KR100325602B1 (en) | 1999-05-11 | 1999-05-11 | manufacturing method of semiconductor devices |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990016824A KR100325602B1 (en) | 1999-05-11 | 1999-05-11 | manufacturing method of semiconductor devices |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000073506A KR20000073506A (en) | 2000-12-05 |
| KR100325602B1 true KR100325602B1 (en) | 2002-02-25 |
Family
ID=19584828
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990016824A KR100325602B1 (en) | 1999-05-11 | 1999-05-11 | manufacturing method of semiconductor devices |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100325602B1 (en) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR970030634A (en) * | 1995-11-10 | 1997-06-26 | 김주용 | Device Separation Method of Semiconductor Device |
| KR970030645A (en) * | 1995-11-30 | 1997-06-26 | 김주용 | Device isolation insulating film formation method of semiconductor device |
| KR19990011953A (en) * | 1997-07-25 | 1999-02-18 | 윤종용 | Trench element isolation method using two kinds of oxide film |
| KR19990046929A (en) * | 1997-12-01 | 1999-07-05 | 윤종용 | How to Form Trench Isolation in Semiconductor Devices |
-
1999
- 1999-05-11 KR KR1019990016824A patent/KR100325602B1/en not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR970030634A (en) * | 1995-11-10 | 1997-06-26 | 김주용 | Device Separation Method of Semiconductor Device |
| KR970030645A (en) * | 1995-11-30 | 1997-06-26 | 김주용 | Device isolation insulating film formation method of semiconductor device |
| KR19990011953A (en) * | 1997-07-25 | 1999-02-18 | 윤종용 | Trench element isolation method using two kinds of oxide film |
| KR19990046929A (en) * | 1997-12-01 | 1999-07-05 | 윤종용 | How to Form Trench Isolation in Semiconductor Devices |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000073506A (en) | 2000-12-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6541382B1 (en) | Lining and corner rounding method for shallow trench isolation | |
| KR20000059513A (en) | Method for manufacturing shallow trench isolation | |
| KR20010024284A (en) | Method for making a groove structure with a silicium substrate | |
| KR100325602B1 (en) | manufacturing method of semiconductor devices | |
| KR100567352B1 (en) | Method for fabricating shallow trench isolation of semiconductor device | |
| KR100319186B1 (en) | Method for fabricating a trench isolation | |
| KR100561515B1 (en) | Method for fabricating shallow trench isolation of semiconductor device | |
| KR100355870B1 (en) | Shallow trench isolation manufacturing method of semiconductor devices | |
| KR100422959B1 (en) | Method for forming isolation layer of semiconductor device | |
| KR100328265B1 (en) | Shallow trench isolation manufacturing method of semiconductor devices | |
| KR100302878B1 (en) | Trench manufacturing method for isolating semiconductor devices | |
| KR100274977B1 (en) | Trench manufacturing method for isolation semiconductor device | |
| KR100315452B1 (en) | Shallow trench manufacturing method for isolating semiconductor devices | |
| KR100295918B1 (en) | Trench isolation method utilizing selective epitaxial growth | |
| KR20030056154A (en) | Fabrication method of semiconductor device | |
| KR20030052663A (en) | method for isolating semiconductor device | |
| KR100548571B1 (en) | Method for fabricating isolation layer of semiconductor device | |
| KR100303365B1 (en) | Method of manufacturing SOI substrate | |
| KR100575080B1 (en) | Method for fabricating shallow trench isolation | |
| KR100511896B1 (en) | Method of manufacturing soi substrate | |
| KR100315440B1 (en) | Method for manufacturing shallow trench isolation of semiconductor devices | |
| KR100571484B1 (en) | Semiconductor device manufacturing method | |
| KR100461329B1 (en) | Method for fabricating device isolation film of semiconductor device | |
| KR100454850B1 (en) | Method for manufacturing shallow trench isolation of semiconductor devices | |
| KR100541707B1 (en) | Method for forming isolation layer of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120119 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |